JPH01143346A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01143346A
JPH01143346A JP62300242A JP30024287A JPH01143346A JP H01143346 A JPH01143346 A JP H01143346A JP 62300242 A JP62300242 A JP 62300242A JP 30024287 A JP30024287 A JP 30024287A JP H01143346 A JPH01143346 A JP H01143346A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
substrate
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62300242A
Other languages
English (en)
Inventor
Hironori Kodama
弘則 児玉
Mamoru Sawahata
沢畠 守
Masahiro Aida
合田 正弘
Tasao Soga
太佐男 曽我
Kazuji Yamada
一二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62300242A priority Critical patent/JPH01143346A/ja
Publication of JPH01143346A publication Critical patent/JPH01143346A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体チップを基板に搭載する半導体装構造に
関する。
〔従来の技術〕
近年、集積回路の大規模集積化、高速化が進み、これに
伴って高信頼性高密度実装に対する要求も高まってきて
いる。特に、半導体チップの大型化、接続点数の増大、
発熱量の増大等の問題に対処するために、種々の半導体
チップ接続方式、パッケージ構造、冷却方式等が検討さ
れている。
従来型の接続方式としては、半導体チップ周辺部に形成
された接続パッドと、半導体チップの搭載された基板上
に設けられた接続パッドをワイヤボンディングする方式
や、配線が形成されたテープを用いるTAB方式と呼ば
れる方式が行われている。しかし、これらの方式では接
続部として半導体チップの周辺部しか利用しておらず、
従って、今後ますます要求される高集積化に伴う接続点
数の増大に充分対応していくことが困難となってきてい
る。これに対して、例えば、IBM  J。
Res、Dev、、25 (3)、116−125(1
981)に示されているようなフリップチップ実装方式
と呼ばれる方法が注目されている。本方式は、半導体チ
ップの全面に接続パッドを設け、これにはんだバンプを
形成した後、このはんだバンプを介して基板上に形成さ
れた接続パッドに接続するもので、チップ全面を接続に
使用できるため上記の接続点数の増大という問題に対処
できる非常に有効な方法と考えられる。
しかし、フリップチップ方式では、半導体チップと基板
の間を、通常、約100〜200μmのはんだバンプで
接続する形となるため、半導体チップと基板の間の熱膨
張差によって発生する歪、応力によりはんだバンプが疲
労破壊するという問題が生じる。この問題を解決する最
も簡単な方法は、基板の熱膨張係数を半導体チップのそ
れと一致させることであるが、実用的に考えると汎用の
基板材料が使用できない事になり現実性に乏しい。
一方、両者の熱膨張差の容認した上ではんだの熱疲労寿
命を向上させる方法として、はんだバンプの高さを高く
する方法が検討されている。しかし、はんだバンプを高
くする方法が非常に煩雑となるためフリップチップ法の
簡便さが失われてしまうという問題がある。これに対し
て、発明者らは第2図に示すように、半導体チップ1と
基板2との間隙5に特定組成の樹脂6を充填することに
より、はんだバンプ3にかかる応力を分散し、はんだバ
ンプの耐応力疲労特性を大幅に向上することができるこ
とを見出した(例えば、特開昭60−63951号公報
記載)。
更に、発明者らは、上記構造体の冷却性能のより一層の
向上を図るため、第3図に示すように、半導体チップ1
の電極端子を形成しない面(裏面)に、熱伝導媒体とし
て高熱伝導性のセラミックス板4を接合する方法を提案
した(特開昭61−159752号公報記載)。これに
より半導体チップで発生した熱をより効率的に取り去る
ことができ、半導体チップの高集積化にも充分対応する
ことが可能となった。
〔発明が解決しようとする問題点〕
第2図又は第3図に示すような実装方式は、通常の使用
環境では非常に有効な方式であるが、半導体チップの性
能検査時の、より過酷な試験条件下、または、半導体装
置のより過酷な特殊使用条件下では、樹脂の耐湿性、耐
薬品性等が問題になる場合がある。
本発明の目的は、フリップチップ方式で接続されたキャ
リア基板と半導体チップとの間隙部、及び、キャリア基
板と熱伝導媒体との間隙部に樹脂を充填した半導体チッ
プキャリア方式において、耐湿性、耐薬品性等のより一
層の向上を図り、特殊条件下でも高い信頼性を保った半
導体装置を提供することにある。
〔問題点を解決するための手段〕
上記目的は、半導体チップと半導体チップが搭載される
基板との間隙部に充填される樹脂の外表面を、更に金属
またはセラミックスで被覆することにより達成される。
〔作用〕
半導体チップ1とこの半導体チップ1の搭載される基板
2との間隙部5に充填される樹脂6は、主として、はん
だバンプにかかる応力の緩和、及び、間隙への充填性、
更に、半導体チップ材、基板材及びはんだ材との接着性
を考慮して、その組成及び特性が選ばれる。特に、基板
材料の熱膨張係数が半導体チップのそれと大きく異なる
場合には、はんだバンプ部にかかる大きなせん断歪によ
りはんだが疲労破壊するため熱サイクル寿命が短いとい
う問題がある。この様な場合には、熱膨張係数がはんだ
材に近く、且つ、ヤング率が10〜1000kg f 
/ nwn2、好ましくは、10〜900kgf/+n
m2である樹脂を用いることにより、はんだバンプ部に
発生する応力を緩和して熱サイクル寿命を大幅に向上す
ることができる。ヤング率が1000kgf /mm2
以上の場合には、小さな歪に対しても大きな応力が発生
するため、半導体チップ表面に形成された電極端子部や
薄膜導体など、構造中で比較的弱い部分が破壊されてし
まう。また、ヤング率が10kgf/mm”以下の場合
には、はんだバンプ部に発生する応力を樹脂が緩和する
ことができないため、接続寿命の大幅な向上は望めない
樹脂の熱膨張係数は、はんだの熱膨張係数の±60%以
内、好ましくは、±30%以内が望ましく、樹脂のヤン
グ率、及び、用いる半導体チップ、基板、はんだ間の熱
膨張係数差に応じて最適値が選ばれる。
一方、基板材料の熱膨張係数が半導体チップのそれに近
く、従って、はんだバンプに発生するせん断歪が小さい
場合には、樹脂の機械的性質として熱膨張係数をはんだ
材に近く選ぶだけで良い。
樹脂の熱膨張係数は一般にはんだ材料に比べて大きいた
め、熱膨張係数の小さな無機材料よりなる粉末を樹脂に
複合添加する方法により、最適の熱膨張係数を任意に選
ぶ事ができる。複合添加する材料は、シリカ、炭酸カル
シウム、スポジュメン、炭化珪素、窒化珪素、ムライト
、アルミナ、窒化アルミ等の材料が選ばれる。また、樹
脂のヤング率は、樹脂単体母材中にシリコーン、ポリブ
タジェン等の液状ゴム成分を配合することでも低減でき
る。
本発明を実現するために用いられる樹脂は、未硬化の状
態で流動性が良く、半導体チップと基板の間隙にボイド
なしで充填可能であり、加熱などの手段により硬化して
所望の物性を示すものが用いられる。
このような材料は幾つか考えられるが、次のような材料
が好適である。つまり、液状のエポキシ樹脂の主成分と
し、それにヤング率調整のためのシリコーン、ポリブタ
ジェン等の液状ゴム成分及び熱膨張係数調整のための無
機材料微粉末成分を配合し、更に、硬化剤及び/又は硬
化促進剤などを混合した組成物があげられる。また、よ
り小さなりフグ率をもつ材料としては、シリコーンゴム
、フロロシリコーンゴム等が有り、これに熱膨張係数及
びヤング率を最適値に調整するための無機材料微粉末を
配合した物を用いることができる。
上記樹脂の外表面を被覆する金属、又は、セラミックス
は、実装構造体の使用環境、試験条件、製造条件等に応
じて必要となる耐熱性、耐湿性、耐薬品性等の必要な物
性を備えた物を選ぶことが必要である。更に、実装構造
との関連で、はんだ接続部、及び、その他の構造体の信
頼性を阻害しないことが必要で、このためには、最適な
被覆層の熱膨張係数、ヤング率、及び、膜厚を選ぶ必要
がある。
被覆層には、バルク材及び薄膜を用いることができるが
、応力、作業性等゛の面で薄膜を用いることが好ましい
。この薄膜は、蒸着、スパッタリング、CVD等、種々
の方法で作製でき、使用環境、試験環境等の条件に応じ
て、最も好適な方法、組成が選ばれる。
また、セラミックスで被覆する場合には、低融点のガラ
ス若しくは低温で焼結可能なセラミックスを用いたり、
更には、ゾル−ゲル法等の手段によりガラス被覆を形成
することもできる。本セラミックスの被覆でも、前述と
同様に、全体構造、充填樹脂組成に応じて、剥離、割れ
等の生じない組成被覆厚が選ばれる。
以上の方法により、充填樹脂によるはんだ寿命の向上、
つまり、半導体チップ接続の信頼性向上効果と、充填樹
脂の被覆材による耐熱性、耐湿性、耐薬品性等の向上、
換言すれば、充填樹脂の保護が可能と成り、半導体チッ
プキャリア構造全体としての信頼性が大幅に向上できる
更に、半導体チップの発熱が問題と成る場合には、半導
体チップキャリアの熱抵抗を低減するために、半導体チ
ップの裏面に高熱伝導性の放熱板を付けた構造が有効で
ある。この放熱板としては、金属板、もしくは、SiC
,AIN、Be01BN等の高熱伝導性のセラミックス
を用いることが有効である。このような放熱板をもつチ
ップキャリア構造でも、上記の充填樹脂の各種被覆法は
いずれも有効である。
また、本方法では、半導体チップの搭載される基板とし
てアルミナ、ガラス1、結晶化ガラス、シリカ、SiC
,AIN、ムライト、樹脂等、種種の基板を用いること
ができる。
〔実施例〕
以下、本発明の一実施例を第1図、第2図及び第4図に
より説明する。
まず、第2図に示したように、多層配線を形成したアル
ミナ基板2に10mnSiチップ1をはんだ3でフリッ
プチップ接続した後、チップ1と基板2の間隙5に樹脂
6を充填し、この樹脂を加熱硬化した。次に、この樹脂
を外表面及びSiチツプの側面に約0.2  μmのA
u薄膜7をスパッタリング法を用いて形成し、第1図に
示す本発明の半導体装置を得た。
本実施例で用いた樹脂組成を下記に示す。
實胤且 ビスフェノールA型エポキシ樹脂   75部脂環式エ
ポキシ樹脂         25部酸無水物(MHA
C−P)       98部硬化触媒(BTPP−K
)         1部シランカップリング剤(A−
187)   1部シリコーンゴム(X−22−166
C)  20部球状シリカ粉(FB−30X)    
 45vo1%本実施例では、Siチップ1と基板2の
接続用のはんだ材3としてPb−5%Snを用いており
、この熱膨張係数は20X10″′6/℃、一方、樹脂
6の熱膨張係数は24 X 10−6/’C、ヤング率
は700kgf /mn2、ガラス転移温度は180°
Cであった。
この実施例のサンプル及び比較例として金属薄膜を形成
しないサンプルを121°C,2atm。
100%RHの条件で高温高温試験を行った結果、比較
例で示したサンプルでは約五百時間後でほぼ半数のサン
プルが断線したのに対して、本実施例のサンプルでは、
十個中−つも断線が発生しなかった。更に、他の実施例
を第4図に示す。上記実施例と同じように、樹脂を充填
した後、樹脂及びSiチップの外表面にTi  (0,
1μm) 、Pt(0,2μm) 、Au (0,5μ
m)7を順次蒸着した。次にこのメタライズしたSiチ
ップの表面に、同様にメタライズが施されたAIN板4
を5n−3,5%Agはんだ8を用いて接合し、本発明
の半導体装置を得た。
〔発明の効果〕
本発明によれば、被覆材料により耐熱性、耐湿性、耐薬
品性の向上、換言すれば、充填樹脂の保護が可能と成り
、被覆材料を広い範囲で選べるので、より過酷な試験条
件、°製造条件、特殊な使用環境下でも充分に対応でき
る。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体装構造の断面図、第
2図は従来法の半導体装置構造の断面図、第3図は半導
体チップの裏面に放熱板をもつ従来法の半導体装置構造
の断面図、第4図は半導体チップの裏面に放熱板をもつ
本発明の半導体装構造の断面図である。 1・・・半導体チップ、2・・・基板、3・・・はんだ
バンプ、4・・・熱伝導媒体、5・・・間隙、6・・・
樹脂、7・・・被覆材、8・・・はんだ。 第1図 第2因 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップと、前記半導体チップの搭載される基
    板と、前記基板と前記半導体チップとの対向する電極端
    子間に形成されたはんだ接続部と、前記基板と前記半導
    体チップとの間隙部を充填する樹脂からなる半導体装置
    において、前記樹脂の外周部表面を金属またはセラミッ
    クスで被覆したことを特徴とする半導体装置。 2、特許請求の範囲第1項において、 前記樹脂が前記はんだ材にほぼ等しい熱膨張係数及び1
    000kgf/mm^2以下のヤング率をもつことを特
    徴とする半導体装置。 3、特許請求の範囲第1項又は第2項において、前記樹
    脂が低熱膨張の無機材料からなる粉粒体を含有すること
    を特徴とする半導体装置。 4、特許請求の範囲第1項、第2項、第3項において、 前記樹脂の外表面を被覆する金属又はセラミックスが薄
    膜状であることを特徴とする半導体装置。 5、特許請求の範囲第1項、第2項、第3項、又は第4
    項において、 前記半導体装置が、更に、前記半導体チップの裏面に熱
    伝導媒体として、高熱伝導性の金属又はセラミックスを
    設けたことを特徴とする半導体装置。 6、特許請求の範囲第5項において、 前記熱伝導媒体であるセラミックスが、 SiC、AIN、BNまたはBeOであることを特徴と
    する半導体装置。
JP62300242A 1987-11-30 1987-11-30 半導体装置 Pending JPH01143346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62300242A JPH01143346A (ja) 1987-11-30 1987-11-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62300242A JPH01143346A (ja) 1987-11-30 1987-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH01143346A true JPH01143346A (ja) 1989-06-05

Family

ID=17882421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62300242A Pending JPH01143346A (ja) 1987-11-30 1987-11-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH01143346A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814890A (en) * 1994-03-02 1998-09-29 Kabushiki Kaisha Toshiba Thin-type semiconductor package
JPH1117075A (ja) * 1997-04-28 1999-01-22 Nitto Denko Corp 半導体装置
US6011312A (en) * 1996-07-30 2000-01-04 Kabushiki Kaisha Toshiba Flip-chip semiconductor package
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US7089159B2 (en) * 2000-04-04 2006-08-08 Nec Electronics Corporation Method and apparatus for matrix reordering and electronic circuit simulation
US20080057835A1 (en) * 2006-08-31 2008-03-06 Fuji Jukogyo Kabushiki Kaisha Process and apparatus for grinding with electrolytic dressing

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814890A (en) * 1994-03-02 1998-09-29 Kabushiki Kaisha Toshiba Thin-type semiconductor package
US6011312A (en) * 1996-07-30 2000-01-04 Kabushiki Kaisha Toshiba Flip-chip semiconductor package
JPH1117075A (ja) * 1997-04-28 1999-01-22 Nitto Denko Corp 半導体装置
US7089159B2 (en) * 2000-04-04 2006-08-08 Nec Electronics Corporation Method and apparatus for matrix reordering and electronic circuit simulation
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US20080057835A1 (en) * 2006-08-31 2008-03-06 Fuji Jukogyo Kabushiki Kaisha Process and apparatus for grinding with electrolytic dressing
US8303799B2 (en) 2006-08-31 2012-11-06 Fuji Jukogyo Kabushiki Kaisha Process and apparatus for grinding with electrolytic dressing

Similar Documents

Publication Publication Date Title
US7429502B2 (en) Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink
JPS62136865A (ja) モジユ−ル実装構造
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JPH05179210A (ja) 熱伝導性接着フィルム、熱伝導性接着剤層を有する積層品及びそれらの使用品
JPS629649A (ja) 半導体用パツケ−ジ
KR100590146B1 (ko) 반도체 장치 및 그 제조 방법
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
US7176563B2 (en) Electronically grounded heat spreader
EP0469614B1 (en) Flip-chip semiconductor device
JPH01143346A (ja) 半導体装置
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP2958380B2 (ja) 半導体装置
JPS59219942A (ja) チツプキヤリア
JP2009043882A (ja) 高温回路モジュールとその製造方法
JPH0770677B2 (ja) モジュ−ル実装構造
JP3865957B2 (ja) 伝熱性化合物
JPH01139648A (ja) 熱伝導性樹脂組成物
JP3127149B2 (ja) 半導体装置
JP2608407B2 (ja) 樹脂封止型半導体装置
JPH0283963A (ja) 有機無機複合多層基板およびその製造方法
JPS60154643A (ja) 半導体装置
JP3865956B2 (ja) 半導体装置
JP3372498B2 (ja) 半導体装置
JPH0239443A (ja) 半導体装置
JPH0661306A (ja) チップキャリアとその実装構造体