JP2002505523A - リードフレーム装置及び相応の製造方法 - Google Patents

リードフレーム装置及び相応の製造方法

Info

Publication number
JP2002505523A
JP2002505523A JP2000533901A JP2000533901A JP2002505523A JP 2002505523 A JP2002505523 A JP 2002505523A JP 2000533901 A JP2000533901 A JP 2000533901A JP 2000533901 A JP2000533901 A JP 2000533901A JP 2002505523 A JP2002505523 A JP 2002505523A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
chip
manufactured
frame device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000533901A
Other languages
English (en)
Inventor
ヴァイプレン クルト
ピンター シュテファン
ハーク フリーダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2002505523A publication Critical patent/JP2002505523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 本発明のリードフレーム装置は、第１の材料から製造されたリードフレームと、チップ（２０１；２０２）が取り付けられているダイパッド領域と、ダイパッド領域の周囲に設けられた多数のリード（２０）と、ダイパッド領域内でリードフレームに取り付けられた前記チップ（２０１；２０２）の収容のための、第２の材料から製造されたダイパッド（１５０；１５０′；１５０″；１５０′″；１５０″″）とを有している。

Description

【発明の詳細な説明】
【０００１】 本発明は、リードフレーム装置に関しており、殊に、電圧応動型マイクロメカ
ニック構成素子用のリードフレーム装置、並びに、相応の製造方法に関する。
【０００２】 任意のマイクロエレクトロニック及びマイクロメカニック構成素子上に使用可
能であるにも拘わらず、本発明並びに本発明が基礎とする問題点について、シリ
コンテクノロジでのマイクロメカニック圧力センサ半導体チップに関して説明す
る。
【０００３】 一般的には、先ず、マイクロエレクトロニック乃至マイクロメカニック構成素
子（ＩＣ、チップ、センサ、等）を、チップ等の形式にする必要がある。つまり
、構成素子を周囲環境の影響から保護するためにパッキングするのである。その
際、チップを外部リード部に接触接続し、続いて、ハーメチックにパッキングす
るという問題点を解決する必要がある。
【０００４】 通常の方法は、以下の各ステップを有する：リードフレームバンドプレート上
にチップを取り付けるステップ、外部リード乃至リードフレームの各端子とボン
ドパッド乃至チップのボンド個所との間にボンディングを形成するステップ、プ
ラスチック材料で囲繞成型するステップ、囲繞成型された各構成素子を個別に切
り離すステップ。
【０００５】 通常のリードフレームバンドプレートは、部分的に図１に示されている。図１
には、１０で、一般的にリードフレームバンドプレートが示されており、１５で
、ダイパッド乃至チップ取付面が示されており、２０で、多数設けられた外部リ
ードが示されており、２５で、ダイパッド１５の保持用のバインドバーが示され
ている。
【０００６】 通常、打ち抜き成型乃至エッチングにより成型された銅バンド、つまり、一体
的な材料により製造されたリードフレームバンドプレート１０上に、自動装置に
よって、同時に多数のチップがダイパッド１５上に、例えば、接着、はんだ付け
によって特に取り付け、ボンディング、パッキングされ、続いて、個別に切り離
される。
【０００７】 本発明が基礎とする問題点は、一般的に、リードフレーム材料、取付材料（例
えば、接着剤又ははんだ付け）及びチップ材料に基づいて、機械的な張力が生じ
ることがあるという点にある。この張力は、前述のマイクロメカニックな圧力セ
ンサ半導体チップにとってはドラスチックな影響を及ぼすことがある。と言うの
は、この張力は、相応の測定時に誤って外部圧力として解釈されてしまうからで
ある。
【０００８】 原理的には、リードフレームバンドプレートを、銅等の代わりに、熱的に良好
に適する材料、例えば、ＦｅＮｉ４２％から製造することもできる。その際、リ
ードフレームバンドプレートを完全に、この材料から形成してもよいが、別の自
動的な取付の際に問題が生じることがある。更に、種々異なるチップを種々異な
る熱条件で同時に取り付けることが必要となることがある。この場合には、この
複数チップにとって最適に適合した場合にしか、上述の解決手段は用いることが
できない。
【０００９】 発明の利点 本発明の、特許請求の範囲１記載の要件を有するリードフレーム装置、及び、
特許請求の範囲８記載の相応の製造方法により得られる効果は、種々異なる多数
の構成素子を、種々異なる熱条件に同時に最適に適合することができるという点
にある。種々異なった熱膨張によって、リードフレーム及び単数乃至複数のチッ
プによって及ぼされる張力は、最小となる。しかし、他方では、リードフレーム
バンドプレートの別の自動的な処理にとって有利な材料特性、例えば、良好な熱
伝導度及び良好なボンディング可能性（特に、リードの）を維持することができ
る。ダイパッドだけを、材料補完したり、置換したりしさえすればよい。従って
、製造ラインを原理的に変更する必要はない。
【００１０】 本発明が基礎とする技術思想は、リードフレームバンドプレートの、第１の材
料製のダイパッドを有するか、又は、第１の材料製のダイパッドを有していない
ダイパッド領域、即ち、ダイパッドの取付領域内に、取り付けるべきチップに適
合したダイパッドを、本来のチップ取付ステップと同様の付加的な（しかし、こ
の本来のチップ取付ステップの前に行われる）作業ステップで、取付ける点にあ
る。そのようにして、種々異なる熱膨張係数の材料をリードフレームバンドプレ
ート内に統合することができる。つまり、本発明により、種々異なった材料製の
種々異なった複数チップを、ケーシング内のリードフレーム上に収容することが
できる。
【００１１】 各従属請求項には、特許請求の範囲１記載のリードフレーム装置乃至特許請求
の範囲８記載の方法の有利な実施例及び改善が記載されている。
【００１２】 有利な実施例によると、第１の材料は銅又は銅合金又は銅化合物であり、第２
の材料は、チップの材料に熱的に適合されている材料、有利には、ＦｅＮｉ４２
％又はコバールである。その際、熱的に適合されているとは、第１に、熱膨張係
数に適合されているということである。しかし、熱伝導度又は熱容量も役割を果
たす場合もある。
【００１３】 別の有利な実施例によると、第２の材料から製造されたダイパッドは、第１の
材料から製造されたダイパッド上に取り付けられており、ダイパッドは、リード
フレームの一部分である。そうすることによって、リードフレームのバンドプレ
ート用の製造方法を変更する必要はなく、第２の材料製のダイパッド用の付加的
な取付ステップだけを実行しさえすればよい。
【００１４】 別の有利な実施例によると、第２の材料から製造されたダイパッドは、第１の
材料から製造されたダイパッド上に取り付けられており、ダイパッドは、リード
フレームの一部分である。従って、リードフレームバンドプレートの製造方法の
場合、既存のダイパッドの一部分を、第１の材料から打ち抜き成型乃至エッチン
グにより成型することができる。この構成は、位置許容偏差を小さくするのに有
利である。
【００１５】 別の有利な実施例によると、第２の材料から製造されたダイパッドは、第１の
材料製のバインドバーに取り付けられており、このバインドバーは、リードフレ
ームの一部分である。従って、リードフレームバンドプレート用の製造方法の場
合、既存のダイパッド全体を、第１の材料から打ち抜き成型乃至エッチングによ
り成型することができる。
【００１６】 別の有利な実施例によると、第２の材料から製造されたダイパッドが、コーキ
ング、接着、はんだ付け、又は溶接によって、リードフレームに取り付けられる
。これは、２金属用の通常の接合方法である。
【００１７】 しかし、その際、第２の材料がプラスチックであるように選定してもよい。
【００１８】 別の有利な実施例によると、別のダイパッド領域が設けられており、この領域
内に別のチップを取付け、多数のリードを別のダイパッド領域を中心にして配設
し；第３の材料から製造されたダイパッドを別のチップを別のダイパッド領域内
に収容するために、リードフレームに取り付けられており、その際、第３の材料
は、第１の材料に同じであるか、又は、第２の材料に同じであるか、又は、これ
らとは違った材料である。従って、マルチチップモジュールを、熱的に最適に適
合して製造可能である。
【００１９】 図面 図１は、本発明が基礎とする問題について説明するための、通常のリードフレ
ームバンドプレートの部分略図、 図２は、本発明の第１の実施例として、第１の材料から製造されたリードフレ
ームと、当該リードフレームに取り付けられた第２の材料から製造されたダイパ
ッドとの略図、 図３は、本発明の第２の実施例として、第１の材料から製造されたリードフレ
ームと、当該リードフレームに取り付けられた第２の材料から製造されたダイパ
ッドとの略図を、線Ａ−Ａ′に沿った部分横断拡大図と共に示す図、 図４は、本発明の第３の実施例として、第１の材料から製造されたリードフレ
ームと、当該リードフレームに取り付けられた第２の材料から製造されたダイパ
ッドとの略図を、線Ａ−Ａ′に沿った部分横断拡大図と共に示す図、 図５は、本発明の第４の実施例として、第１の材料から製造されたリードフレ
ームと、当該リードフレームに取り付けられた第２の材料から製造されたダイパ
ッドと、当該ダイパッドに取り付けられた第３の材料から製造されたダイパッド
の略図 を示す。
【００２０】 実施例の説明 図で、同じ参照番号は、同じ、又は、機能上同じ要素を示す。
【００２１】 図２には、本発明の第１の実施例として、第１の材料製のリードフレームと、
それに取り付けられた第２の材料製のダイパッドとが略示されている。
【００２２】 図２では、２０で、銅製のリードが示されており、１２５で、銅製の各バイン
ドバーが示されており、１５０で、ＦｅＮｉ４２％製のダイパッドが示されてお
り、ＦｅＮｉ４２％は、チップ（ここではシリコン）の材料に熱的に適合された
材料である。銅製のリードフレームは、中央のダイパッド領域を有しており、こ
のダイパッド領域内にチップが取り付けられる。ダイパッド領域を中心にして配
設された多数のリードのうち、分かり易くするために、リード２０しか示してい
ない。ＦｅＮｉ４２％製のダイパッド１５０は、この例では、コーキングによっ
て銅製のバインドバー１２５に取り付けられており、このバインドバーは、リー
ドフレームの一部分である。
【００２３】 図３には、第１の材料製のリードフレームと、それに取り付けられた第２の材
料製のダイパッドとが、本発明の第２の実施例として、線Ａ−Ａ′に沿った部分
横断面拡大図で略示されている。
【００２４】 図３には、１５０′で、ＦｅＮｉ４２％製ダイパッド１５′、銅製のダイパッ
ド領域（リードフレームの一部分である）が示されている。この例では、ダイパ
ッド１５０′は、その周囲がダイパッド領域１５′にはんだ付けによって取り付
けられている。
【００２５】 図４には、第１の材料製のリードフレームと、それに取り付けられた第２の材
料製のダイパッドとが、本発明の第３の実施例として、線Ａ−Ａ′に沿った部分
横断面拡大図で略示されている。
【００２６】 図４では、１５０″で、ＦｅＮｉ４２％製のダイパッドが示されており、１５
″で、銅製のダイパッドが示されており、このダイパッドは、リードフレームの
一部分である。この例では、ダイパッド１５０″は、その周囲がダイパッド１５
″に平坦なはんだ付けによって取り付けられている。
【００２７】 図５には、第１の材料製のリードフレームが、それに取り付けられた第２の材
料製のダイパッド及びそれに取り付けられた第３の材料製のダイパッドと共に、
本発明の第４の実施例として略示されている。
【００２８】 図５では、１５０″′で、高い熱伝導性材料Ａ、例えば、銀製の第１のダイパ
ッドが示されており、１５０″″で、熱的に適合された材料Ｂ、例えば、ＦｅＮ
ｉ４２％製の第２のダイパッドが示されている。両ダイパッド１５０″′及び１
５０″″は、溶接によって各バインドバー２２５乃至２２５′に取り付けられて
いる。バインドバー２２５、２２５′は、銅製であり、リードフレームの一部分
を形成している。ダイパッド１５０″′上には、プロセッサチップ２００が取り
付けられており、ダイパッド″″上には、センサチップ２０１が取り付けられて
いる。２５０は、多数設けられたボンド線を示す。
【００２９】 銅製のダイパッド１５０″′は、プロセッサチップ２００からの良好な熱導出
用に設けられており、ダイパッド１５０″″は、感応性のセンサチップ２０１用
の機械的な緊張力を最小にするために設けられている。
【００３０】 以下、図示のリードフレーム装置の製造用の本発明の方法について詳細に説明
する。
【００３１】 第１の材料から製造されたリードフレームバンドプレートは、銅から、多数の
ダイパッド領域と共に形成されており、このダイパッド領域内には、各チップが
取り付けられていて、チップの各１つに相応の多数のリードが配属されている。
【００３２】 チップを取り付ける前に、他の材料から製造されたダイパッドが、ダイパッド
領域の所定領域内に取り付けられ、このダイパッドは、熱により誘起される機械
的な緊張力の所謂バッファとして使用される。
【００３３】 続いて、慣用のやり方で、既存の製造装置を変更せずに、チップを取付け、コ
ンタクト接続し、パッキングすることができる。従って、マイクロメカニック又
はマイクロエレクトロニックな構成素子（卓越して熱的に適合されている）を構
成することができる。
【００３４】 本発明について、上述のように、有利な実施例を用いて説明したが、本発明は
、それに限定されるものではなく、多様なやり方で変更することができる。
【００３５】 殊に、材料の選択の際には、既述の材料に限定されるものではなく、任意に各
条件に応じて選択してよい。
【００３６】 熱的に適合されたダイパッド用の、その他の特に良好に適した材料としては、
例えば、コバールが挙げられる。
【図面の簡単な説明】
【図１】 本発明が基礎とする問題について説明するための、通常のリードフレームバ
ンドプレートの部分略図
【図２】 本発明の第１の実施例として、第１の材料から製造されたリードフレームと
、当該リードフレームに取り付けられた第２の材料から製造されたダイパッドと
の略図
【図３】 本発明の第２の実施例として、第１の材料から製造されたリードフレームと、
当該リードフレームに取り付けられた第２の材料から製造されたダイパッドとの
略図を、線Ａ−Ａ′に沿った部分横断拡大図と共に示す図
【図４】 本発明の第３の実施例として、第１の材料から製造されたリードフレームと、
当該リードフレームに取り付けられた第２の材料から製造されたダイパッドとの
略図を、線Ａ−Ａ′に沿った部分横断拡大図と共に示す図
【図５】 本発明の第４の実施例として、第１の材料から製造されたリードフレームと、
当該リードフレームに取り付けられた第２の材料から製造されたダイパッドと、
当該ダイパッドに取り付けられた第３の材料から製造されたダイパッドの略図
【符号の説明】
１０ リードフレームバンドプレート １５，１５″ リードフレーム材製のダイパッド ２５，１２５，２２５，２２５′ リードフレーム材製のバインドバー ２０ リード １５０，１５０′，１５０″，１５０″′，１５０″″ 熱的に適合された材
料製のダイパッド １５′ リードフレーム材製のダイパッドフレーム ２００ プロセッサチップ ２０１ センサチップ ２５０ ボンド線
【手続補正書】
【提出日】平成１２年１０月２０日（２０００．１０．２０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フリーダー ハーク ドイツ連邦共和国 ロイトリンゲン エミ ール−ロート−シュトラーセ 37 Ｆターム(参考） 5F067 AA03 AB02 AB03 BD01 BD02 BD05 BE04 BE08 CA04 DA05 DA14 DA16 DA20 DF17 EA02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム装置において、 第１の材料から製造されたリードフレームと、第２の材料から製造されたダイパ
    ッド（１５０；１５０′；１５０″；１５０′″；１５０″″）とを有しており
    、 前記リードフレームには、ダイパッド領域と多数のリード（２０）とが設けられ
    ており、前記ダイパッド領域内にチップ（２０１；２０２）が取り付けられてお
    り、前記リードは、前記ダイパッド領域の周囲に設けられており、 前記ダイパッド（１５０；１５０′；１５０″；１５０′″；１５０″″）は、
    前記ダイパッド領域内で前記リードフレームに取り付けられた前記チップ（２０
    １；２０２）の収容のために設けられていることを特徴とするリードフレーム装
    置。
  2. 【請求項２】 第１の材料は、銅又は銅合金又は銅化合物であり、第２の材
    料は、チップ（２０１；２０２）の材料に熱的に適合されている材料、有利には
    、ＦｅＮｉ４２％又はコバールである請求項１記載のリードフレーム装置。
  3. 【請求項３】 第２の材料から製造されたダイパッド（１５０″）は、第１
    の材料から製造されたダイパッド（１５″）上に取り付けられており、前記ダイ
    パッドは、リードフレームの一部分である請求項１又は２記載のリードフレーム
    装置。
  4. 【請求項４】 第２の材料から製造されたダイパッド（１５０′）は、当該
    ダイパッドの周囲で第１の材料製のダイパッドフレーム（１５′）に取り付けら
    れており、前記ダイパッドはリードフレームの一部分である請求項１から３迄の
    何れか１記載のリードフレーム装置。
  5. 【請求項５】 第２の材料から製造されたダイパッド（１５０）は、第１の
    材料製のバインドバー（１２５）に取り付けられており、前記バインドバーは、
    リードフレームの一部分である請求項１から４迄の何れか１記載のリードフレー
    ム装置。
  6. 【請求項６】 第２の材料から製造されたダイパッド（１５０；１５０′；
    １５０″；１５０′″；１５０″″）は、コーキング、接着、はんだ付け、又は
    溶接によってリードフレームにとり付ける請求項１から５迄の何れか１記載のリ
    ードフレーム装置。
  7. 【請求項７】 別のダイパッド領域が設けられており、該別のダイパッド領
    域内に別のチップ（２０１；２０２）が取り付けられており、多数のリード（２
    ０）は、別のダイパッド領域の周囲に配設されており、第３の材料から製造され
    たダイパッド（１５０″″）は、前記別のチップ（２０１；２０２）を別のダイ
    パッド領域内でリードフレームに取り付けられており、その際、第３の材料は第
    １の材料と同じか、又は、第２の材料と同じか、又は、又はこれらとは異なった
    材料である請求項１から６迄の何れか１記載のリードフレーム装置。
  8. 【請求項８】 リードフレーム装置の製造方法において、 多数のダイパッド領域を有する、第１の材料から製造されたリードフレームバン
    ドプレート（１０）を形成し、前記ダイパッド領域内に、各チップ（２０１；２
    ０２）を配設し、前記ダイパッド領域に、それぞれ１つの相応の多数のリード（
    ２０）を配属するステップ； 第２の材料から製造された少なくとも１つのダイパッド（１５０；１５０′；１
    ５０″；１５０′″；１５０″″）を、相応のチップ（２０１；２０２）の収容
    用のダイパッド領域の１つの中に取り付けるステップ とを有する製造方法。
  9. 【請求項９】 特許請求の範囲８記載の方法であって、 第３の材料から製造された少なくとも１つの別のダイパッド（１５０；１５０′
    ；１５０″；１５０′″；１５０″″）を、相応の別のチップ（２０１；２０２
    ）の収容用のダイパッド領域の１つの中に取り付けるステップを有する方法。
  10. 【請求項１０】 請求の範囲１〜７迄の少なくとも１記載のリードフレーム
    装置上に取り付けられたマイクロメカニック又はマイクロエレクトロニック構成
    素子。
JP2000533901A 1998-02-27 1998-12-21 リードフレーム装置及び相応の製造方法 Pending JP2002505523A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19808193.6 1998-02-27
DE19808193A DE19808193B4 (de) 1998-02-27 1998-02-27 Leadframevorrichtung und entsprechendes Herstellungsverfahren
PCT/DE1998/003742 WO1999044234A1 (de) 1998-02-27 1998-12-21 Leadframevorrichtung und entsprechendes herstellungsverfahren

Publications (1)

Publication Number Publication Date
JP2002505523A true JP2002505523A (ja) 2002-02-19

Family

ID=7859034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000533901A Pending JP2002505523A (ja) 1998-02-27 1998-12-21 リードフレーム装置及び相応の製造方法

Country Status (5)

Country Link
US (1) US6528868B1 (ja)
JP (1) JP2002505523A (ja)
KR (1) KR100730906B1 (ja)
DE (1) DE19808193B4 (ja)
WO (1) WO1999044234A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872316B2 (en) 2012-09-07 2014-10-28 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP2018207127A (ja) * 2009-11-05 2018-12-27 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026710B2 (en) * 2000-01-21 2006-04-11 Texas Instruments Incorporated Molded package for micromechanical devices and method of fabrication
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP2005516417A (ja) * 2002-01-31 2005-06-02 ミクロナス ゲーエムベーハー プログラム可能な電子処理装置用のマウント
DE10205563B4 (de) * 2002-02-11 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2008501231A (ja) * 2004-05-28 2008-01-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２つのチップコンタクト群を備えるチップ
JP4744320B2 (ja) * 2005-04-04 2011-08-10 パナソニック株式会社 リードフレーム
DE102006051199A1 (de) * 2006-10-30 2008-05-08 Robert Bosch Gmbh Elektrisches Bauelement mit äußerer Kontaktierung
DE102006060429B4 (de) * 2006-12-20 2013-08-22 Epcos Ag Elektrisches Bauelement mit Leadframe-Strukturen
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
DE102008041550A1 (de) 2008-08-26 2010-03-04 Robert Bosch Gmbh Im Diepadbereich strukuiertes Leadframe, dieses Leadframe umfassende mikrostruktuierte Bauteilanordnung und Verfahren zu deren Herstellung
KR101073361B1 (ko) * 2009-05-06 2011-10-13 세미텍 주식회사 분리형 다이패드를 갖는 리드프레임
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
US9349628B2 (en) * 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
US9196578B1 (en) * 2014-08-14 2015-11-24 Freescale Semiconductor, Inc. Common pin for multi-die semiconductor package
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9734852B2 (en) 2015-06-30 2017-08-15 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778887A (en) * 1970-12-23 1973-12-18 Hitachi Ltd Electronic devices and method for manufacturing the same
US3808673A (en) * 1971-03-17 1974-05-07 Monsanto Co Opto-isolator devices and method for the fabrication thereof
JPS5662345A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Load frame and semiconductor device
JPS5961154A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置
JPS5972757A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置
JPS62213270A (ja) * 1986-03-14 1987-09-19 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5049976A (en) * 1989-01-10 1991-09-17 National Semiconductor Corporation Stress reduction package and process
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
JP2754675B2 (ja) * 1989-03-08 1998-05-20 三菱電機株式会社 半導体装置用リードフレーム、その製造方法および半導体装置
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE4017697C2 (de) 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
DE69128464T2 (de) * 1990-09-10 1998-04-16 Fujitsu Ltd Halbleiteranordnung und ihr herstellungsverfahren
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207127A (ja) * 2009-11-05 2018-12-27 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
US11115020B2 (en) 2009-11-05 2021-09-07 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
US11658659B2 (en) 2009-11-05 2023-05-23 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
US8872316B2 (en) 2012-09-07 2014-10-28 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
US9076777B2 (en) 2012-09-07 2015-07-07 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
US9385071B2 (en) 2012-09-07 2016-07-05 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
KR20010041266A (ko) 2001-05-15
KR100730906B1 (ko) 2007-06-22
US6528868B1 (en) 2003-03-04
DE19808193A1 (de) 1999-09-02
DE19808193B4 (de) 2007-11-08
WO1999044234A1 (de) 1999-09-02

Similar Documents

Publication Publication Date Title
JP2002505523A (ja) リードフレーム装置及び相応の製造方法
US7808089B2 (en) Leadframe having die attach pad with delamination and crack-arresting features
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2005519471A (ja) 積層ダイ半導体装置
US20100193922A1 (en) Semiconductor chip package
CN101118895A (zh) 具有内置热沉的半导体器件
US9134193B2 (en) Stacked die sensor package
JP4926726B2 (ja) 半導体装置
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
US20050275089A1 (en) Package and method for packaging an integrated circuit die
US20090206459A1 (en) Quad flat non-leaded package structure
JP2002043494A (ja) 集積回路用の平坦化されたプラスチック・パッケージ・モジュール
US6683370B1 (en) Semiconductor component and method of manufacturing same
JPH11126865A (ja) 半導体素子および製造方法
US7960213B2 (en) Electronic package structure and method
JP2005209805A (ja) 半導体装置およびその製造方法
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
JP2005311099A (ja) 半導体装置及びその製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
TW473971B (en) Package structure with gradually contracted support and contact wire
EP1381084A1 (en) Semiconductor device and method of its fabrication
JP3545584B2 (ja) 半導体装置の製造方法
JP4275109B2 (ja) 半導体装置
JPH06120403A (ja) 電子回路素子搭載用リードフレーム