JP2005109300A - 樹脂封止型の電子デバイスの製造方法。 - Google Patents

樹脂封止型の電子デバイスの製造方法。 Download PDF

Info

Publication number
JP2005109300A
JP2005109300A JP2003342932A JP2003342932A JP2005109300A JP 2005109300 A JP2005109300 A JP 2005109300A JP 2003342932 A JP2003342932 A JP 2003342932A JP 2003342932 A JP2003342932 A JP 2003342932A JP 2005109300 A JP2005109300 A JP 2005109300A
Authority
JP
Japan
Prior art keywords
resin
dam frame
electronic device
sealing resin
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003342932A
Other languages
English (en)
Other versions
JP4152855B2 (ja
Inventor
Takashi Sugino
貴志 杉野
Tomonori Shinoda
智則 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2003342932A priority Critical patent/JP4152855B2/ja
Priority to AT04104575T priority patent/ATE493759T1/de
Priority to EP04104575A priority patent/EP1521304B1/en
Priority to DE602004030752T priority patent/DE602004030752D1/de
Priority to US10/948,164 priority patent/US7135358B2/en
Priority to SG200405591A priority patent/SG110183A1/en
Publication of JP2005109300A publication Critical patent/JP2005109300A/ja
Application granted granted Critical
Publication of JP4152855B2 publication Critical patent/JP4152855B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】 電子素子を搭載した基板上に、該電子素子を囲むようにダム枠を形成し、該ダム枠内に封止用樹脂を流し込んで加熱硬化させる、樹脂封止型の電子デバイスの製造方法において、ダム枠の形成に複雑な工程や時間を必要としない方法を提供すること。
【解決手段】電子素子を搭載した基板上に、該電子素子を囲むように粘着シートを貼着してダム枠を形成するに際し、及び複数の電子素子を搭載した基板の辺縁部に、複数の該電子素子の全てを囲むようにダム枠を形成するに際し、該ダムを粘着シートを貼着することにより形成する。
【選択図】 図１

Description

本発明は、電子素子を搭載した基板上に、該電子素子を囲むようにダム枠を形成し、該ダム枠内に封止用樹脂を流し込んで加熱硬化させる樹脂封止型の電子デバイスの製造方法に関するものである。
半導体チップや半導体チップをその内部に有して構成される集積回路（ＩＣ）等は、樹脂で封止した電子デバイスとして使用することが、一般的に行なわれている。
この樹脂封止には、電子素子を搭載した基板を金型のキャビティに納め、封止用樹脂をトランスファー射出成形する方法が多く用いられているが、この方法は、金型の準備などの設備に費用を要し、特に、小ロット多品種への対応が困難であるという問題がある。
これに対し、小ロット多品種への対応が容易な方法として、電子素子を搭載した基板上に、該電子素子を囲むようにダム枠を形成し、該ダム枠内に低粘度の封止用樹脂を流し込んで加熱硬化させる方法も行なわれている。
この方法におけるダム枠は、封止用樹脂が漏れ出さないようにするためのものであり、一般には、高粘度の封止用樹脂やシーリング材からなる漏れ防止用材料を所定箇所に塗布し、加熱硬化させることにより形成していた（例えば、特許文献１参照）。
しかし、この方法も、漏れ防止用材料を塗布し加熱硬化させる工程が煩雑で工程数も増加し、硬化に時間を要することから、ダム枠の形成まで、ひいては全体に時間が掛かるという問題があった。
特開２００３−１２４４０１号公報
本発明は、上述したような従来技術の難点を解消し、ダム枠の形成に複雑な工程や時間を必要としない、樹脂封止型の電子デバイスの製造方法を提供することを目的としてなされた。
本発明者らは、鋭意研究の結果、粘着シートを貼着してダム枠を形成することにより、上記課題を解決しうることを見出した。本発明は、かかる知見に基いて完成したものである。
すなわち、本発明は、以下の方法である。
（１）電子素子を搭載した基板上に、該電子素子を囲むように粘着シートを貼着してダム枠を形成し、該ダム枠内に封止用樹脂を流し込んで加熱硬化させることを特徴とする樹脂封止型の電子デバイスの製造方法。
（２）複数の電子素子を搭載した基板の辺縁部に、複数の該電子素子の全てを囲むように粘着シートを貼着してダム枠を形成し、該ダム枠内に封止用樹脂を流し込んで加熱硬化させ、次いでダイシングにより単位電子デバイスに切断・分離することを特徴とする樹脂封止型の電子デバイスの製造方法。
（３）ダイシングに先だって、硬化した封止用樹脂の表面を研磨して平滑化する、上記（２）の樹脂封止型の電子デバイスの製造方法。
（４）ダム枠の形状に成形された粘着シートを用いる、上記（１）〜（３）の何れかの樹脂封止型の電子デバイスの製造方法。
（５）粘着シートが、基材層と粘着剤層とからなるものである、上記（１）〜（４）の何れかの樹脂封止型の電子デバイスの製造方法。
（６）基材層が、熱可塑性樹脂の発泡フィルムからなる層である、上記（５）の樹脂封止型の電子デバイスの製造方法。
本発明の樹脂封止型の電子デバイスの製造方法は、ダム枠の形成に複雑な工程や時間を必要とせず、その結果、少ない工程と時間で、樹脂封止型の電子デバイスを製造することのできるものである。
以下、本発明を詳細に説明する。
本発明において、樹脂封止型の電子デバイスは、半導体チップそのものや半導体チップをその内部に有して構成される集積回路（ＩＣ）等の電子素子を樹脂封止した電子材料を意味し、基板としては、樹脂基板のみならず、セラミック基板等も含まれる。
一方、ダム枠形成に使用される粘着シートは、基材層と粘着剤層とからなるものである。
ダム枠内に流し込んだ封止用樹脂を硬化させるため加熱は、通常１５０〜２００℃の温度で１〜１０時間行なわれが、ダム枠近傍の封止用樹脂がある程度硬化し、流動しなくなるまでは、粘着シートはその形状を保ち得ることが必要であり、粘着シートを構成する基材層と粘着剤層は、そのことを考慮して選択するのが好ましい。
而して、基材層を構成する材料としては、ポリエステル、アクリル樹脂、ポリオレフィン、ポリ塩化ビニル、フッ素樹脂等の樹脂材料や、フッ素ゴム、アクリルゴム、ブチルゴム等のゴム材料を例示することができる。
基材層は、上記のような材料がフィルム状となっている層だけでなく、ウレタン、ポリエチレン、ポリプロピレン、ポリエステル、フッ素樹脂等の発泡体や不織布等であっても良い。
特に、基材層が発泡体からなる層である場合は、ダム枠内に流し込んだ封止用樹脂を加熱硬化させる際に、基材層が減容して薄くなって、加熱硬化した封止用樹脂の層よりダム枠の方が低くなるので、後記するように、加熱硬化した封止用樹脂の表面を研磨して平滑化しようとする場合には、ダム枠を除去する必要がないので、好都合である。
発泡体からなる基材層が減容して薄くなるのは、発泡体中の気体が、加熱により放散する故であると考えられる。発泡体としては、独立気泡からなるものと連続気泡からなるものとが存在するが、封止用樹脂の漏れが起こりにくいので、独立気泡の発泡体を基材層とする粘着シートをダム枠として使用するのが好ましい。独立気泡の発泡体の発泡倍率としては、５〜５０倍程度が好ましい。
粘着剤層を形成する粘着剤としては、上記の条件を満たすものであれば、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤が使用可能であるが、通常アクリル系粘着剤が安価で適度な耐熱性を有するため好ましい。
アクリル系粘着剤は、アクリルモノマーを主成分とする共重合体から構成されているが、アクリルモノマーとしては、たとえば（メタ）アクリル酸アルキルエステル、例えば（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸ｎ−プロピル、（メタ）アクリル酸イソプロピル、（メタ）アクリル酸ｎ−ブチル、（メタ）アクリル酸イソブチル、（メタ）アクリル酸ｓｅｃ−ブチル、（メタ）アクリル酸ｔ−ブチルがあげられ、また２ヒドロキシエチルアクリレートなどの官能基付きのモノマーや酢酸ビニルなどその他のモノマーとの共重合体であってもよい.
また、粘着剤層としては上記のような粘着剤にエポキシ樹脂等の熱硬化性樹脂を配合した粘接着剤であってもよい。粘着剤層として粘接着剤を使用すれば、封止用樹脂の硬化とともに粘着剤層も硬化するので、封止用樹脂や基材層に含まれる低分子量成分の移行によって軟化することがない。封止用樹脂の硬化時に粘着剤層が軟化すれば、位置ずれが起きたり、研磨工程やダイシング工程で剥がれて汚染の原因となるおそれがある。
粘着剤層として使用される粘着剤は、その粘着力により永久接着タイプと再剥離タイプが存在する。粘着シートに用いられる基材層が前述のような発泡体である場合は、ダム枠を剥離する必要がないので、粘着剤層は永久接着タイプ、再剥離タイプのいずれでもよいが、より好ましくは、封止用樹脂の加熱硬化時にダム枠が脱落したり位置ずれしないよう永久接着タイプが選択される。基材層が発泡体でない場合は、封止用樹脂の硬化加熱後にダム枠を除去するため再剥離タイプを選択するのが好ましい。
粘着剤層の厚みは、５〜１００μｍ、特に１０〜５０μｍが好ましい。
ダム枠は、封止用樹脂が漏れ出さないようにするものであるので、ダム枠の高さは設けるべき封止用樹脂の層の厚みと同等又は少し大きくする必要がある。
従って、上記の厚みの粘着剤層を含む、粘着シート全体の厚みは、設けるべきダム枠の高さに応じて適宜選択するが、通常は、５００μｍ〜５ｍｍである。
本発明の方法は、基板上に搭載した単一の電子素子又は基板上に搭載した複数の電子素子の各々を個別にダム枠を設けて封止用樹脂を流し込み加熱硬化させる場合の他、基板上に搭載した複数の電子素子の全てを囲むように、基板の辺縁部にダム枠を設けて封止用樹脂を流し込み加熱硬化させた後に、ダイシングにより、単位電子デバイスに切断・分離する場合にも適用される。
後者の、複数の電子素子を樹脂封止した後ダイシングにより、単位電子デバイスに切断・分離する場合は、ダイシングに先だって、硬化した封止用樹脂の表面を研磨して平滑化するのが好ましく、それにより、切断・分離された個々の電子デバイスの品質を一定にすることができる。
前記したように、粘着シートの基材層として発泡体を使用した場合、ダム枠内に流し込んだ封止用樹脂を加熱硬化させる際に、発泡体からなる基材層は減容して薄くなって、加熱硬化した封止用樹脂よりダム枠の方が低くなる。従って、加熱硬化した封止用樹脂を研磨して平滑化しようとする場合には、ダム枠を除去する必要がないので、非常に好都合である。
以下、基板上に搭載した複数の電子素子の全てを囲むように、基板の辺縁部にダム枠を設けて封止用樹脂を流し込み加熱硬化させた後に、ダイシングにより、単位電子デバイスに切断・分離する場合に本発明を適用した例を、図に基いて説明する。
図１〜３は、基板上に搭載された複数の電子素子を樹脂封止する場合の工程を示す断面図である。
先ず、図１に示す如く、複数の電子素子２を搭載した基板１の辺縁部に粘着シートを貼着してダム枠３を形成する。
次いで、図２に示す如く、ダム枠内３に封止用樹脂４を流し込み、続いて、加熱を施して、封止用樹脂４を硬化させる。
封止用樹脂及びその加熱硬化条件については、特に制約はなく、この種の目的に通常に使用される封止用樹脂及びその加熱硬化条件が適用し得る。
基材層が発泡体以外からなる粘着シートを使用した場合は、ダム枠は加熱を施した際にも実質的に変形しないため、封止用樹脂が加熱硬化した後も図２と実質的に同じ断面形状となるが、上記したように、基材層が発泡体からなる粘着シートを使用した場合は、基材層は加熱を施した際に減容して薄くなって、図３に示すように、加熱硬化した封止用樹脂４よりダム枠３の方が低くなる。
図示はしないが、封止用樹脂が加熱硬化した後、ダイシングにより単位電子デバイスに切断・分離する。
加熱硬化した封止用樹脂の厚さには、部位によって多少のバラツキが生じる場合があり、その場合は、ダイシングに先だって硬化した封止用樹脂の表面を研磨し平滑化するのが好ましい。
封止用樹脂が加熱硬化した後も、図２と実質的に同じ断面形状となっている場合は、ダム枠は研磨の支障となるので研磨の前に除去する必要があるが、図３に示すように、加熱硬化した封止用樹脂４よりダム枠３の方が低くなっている場合は、ダム枠を除去する必要はない。
尚、図１〜３は、基板上に搭載された複数の電子素子を樹脂封止する場合の工程を示す断面図であるが、基板上に搭載した単一の電子素子又は基板上に搭載した複数の電子素子の各々を個別にダム枠を設けて封止用樹脂を流し込み加熱硬化させる場合も、ダム枠が１個の電子素子を囲む形で形成されていることが異なるだけで、実質的に同様である。
粘着シートでダム枠を形成する際には、予め所定の形（窓枠型）に成形した粘着シートを基板に貼付するのが、作業性の点から好ましい。
尚、ダム枠は、電子素子を囲むように設ければ良いのであり、複数の電子素子を搭載した基板の辺縁部にダム枠を形成する場合も、基板の辺縁から内側に距離を空けてダム枠を設けても良い。
以下に本発明を、実施例により更に詳細に説明する。
実施例１
Ａ．ダム枠の形成
複数の電子素子を搭載した基板の辺縁部に粘着シートを貼着して、図１に示すように、ダム枠を形成した。
基板は、９４ｍｍ×９４ｍｍ、厚さ１ｍｍのセラミック基板を用いた。このセラミック基板は、幅７．０ｍｍを各辺縁から除いた中央部（８０ｍｍ×８０ｍｍ）に、３．０ｍｍ×７．０ｍｍ、厚さ４００μｍの電子素子が２１×１１個の配列で等間隔に配列されている。電子素子は各々ボンディングが施されており、ボンディングワイヤを含む電子素子の高さは約５００μｍである。
粘着シートの基材層として、厚さ３ｍｍのポリプロピレンフォーム（積水化学工業社製、商品名：ソフトロンＳＰ＃２００３、独立気泡タイプ、発泡倍率：２５倍）を用いた。 ポリエチレンテレフタレート（厚さ３８μｍ）の剥離フィルムの剥離処理面に永久接着タイプのアクリル系粘着剤（アクリル酸ブチル／アクリル酸２ヒドロキシエチル＝９１／９（重量部）、イソシアナート系架橋剤２．２重量部）を乾燥膜厚が２０μｍとなるよう塗布し、露出面を上記基材層の片面に積層し、粘着シートを作成した。
この粘着シートを、外枠８４ｍｍ×８４ｍｍ、内枠８０ｍｍ×８０ｍｍ、各幅２ｍｍの窓枠形に打ち抜きダム枠とした。
このダム枠を、前記セラミック基板の中央部に一致するように貼付した。
Ｂ．封止用樹脂の流し込み及び加熱硬化
上記の如く形成したダム枠の内側に、封止用樹脂（住友ベークライト社製、商品名：ＣＲＰ−３１５０）を厚さ２ｍｍまで流し込み、図２に示すような状態とした。
次いで、これをキュアオーブンに入れて、１７５℃で５時間加熱し、封止用樹脂を硬化させた。
Ｃ．単位電子デバイスへの切断・分離
加熱処理により、ダム枠は減容してその高さは１ｍｍ以下となり、硬化した封止用樹脂の厚さ（１．８〜２．０ｍｍ）より小さくなったので、ダム枠の除去は行わずに硬化した封止用樹脂の表面を研磨し、平滑化した。
その後、ダイシングにより単位電子デバイスに切断・分離した。
ダイシングは、ダイシングテープに貼付・固定し、定法により行なった。
実施例２
粘着シートにおける基材層を、厚さ３ｍｍのポリエチレンフォーム（積水化学工業社製、商品名：ソフトロンＮＦ＃３００３、独立気泡タイプ、発泡倍率：３０倍）とした以外は実施例１と全く同様に実施し、電子デバイスを得た。
実施例３
粘着シートにおける基材層を、厚さ３ｍｍのウレタンフォーム（東洋クオリティワン社製、商品名：Ｃ−ｌｉｔｅ Ｎ−２８３０Ｇ、連続気泡タイプ）とした以外は実施例１
と全く同様に実施し. 電子デバイスを得た。
実施例４
粘着シートの基材層として、厚さ３ｍｍの非発泡のポリ塩化ビニルシート（三菱化学ＭＫＶ社製、商品名：ビニカシート）を用いた。粘着剤層を以下の配合の再剥離タイプのアクリル系粘着剤からなる、乾燥膜厚が２０μｍの層とした。
アクリル酸ブチル／アクリル酸２ヒドロキシエチル／アクリル酸＝９０／０．５／０．５（重量比）の共重合体 １００重量部
イソシアナート系架橋剤 ５重量部
上記の構成の粘着シートを用いて、実施例１と同様にしてダム枠を形成し、その内側に封止用樹脂を流し込みキュアオーブンで封止用樹脂を硬化させた。
封止用樹脂を硬化させた後、ダム枠（粘着シート）を除去し、封止用樹脂の表面を研磨し、ダイシングにより単位デバイスに切断・分離した。
実施例５
粘着シートにおける粘着剤層を以下の配合よりなる粘接着剤とした以外は実施例１と全く同様に実施し、電子デバイスを得た。
アクリル酸ブチル／メタクリル酸メチル／メタクリル酸グリシジル／アクリル酸２ヒドロキシエチル＝５５／１０／２０／１５（重量部）の共重合体 ２０重量部
（分子量：約９万、ガラス転移温度：−２８℃）
液状ビスフェノールＡ型エポキシ樹脂（エポキシ当量：１８０〜２００） ３０重量部 固形ビスフェノールＡ型エポキシ樹脂（エポキシ当量：８００〜９００） ４０重量部 ｏ−クレゾールノボラック型エポキシ樹脂（エポキシ当量：２１０〜２３０） １０重量部
ジシアンジアミド １重量部
２−フェニル−４，５−ヒドロキシイミダゾール １重量部
トリメチロールプロパンアダクトトルイレンジイソシアナート ０．２重量部
本発明の樹脂封止型の電子デバイスの製造方法は、少ない工程と時間で、樹脂封止型の電子デバイスを製造することのできるものであり、樹脂封止を必要とする小ロット多品種の電子デバイスの製造に、特に好適に適用することができる。
複数の電子素子を搭載した基板の辺縁部にダム枠を形成した状態を示す断面図である。 図１に示した状態で、ダム枠内に封止用樹脂を流し込んだ状態を示す断面図である。 図２に示した状態で、封止用樹脂を加熱硬化させ、且つダム枠が減容して薄くなっている状態を示す断面図である。
符号の説明
１：基板
２：電子素子
３：ダム枠
４：封止用樹脂

Claims (6)

  1. 電子素子を搭載した基板上に、該電子素子を囲むように粘着シートを貼着してダム枠を形成し、該ダム枠内に封止用樹脂を流し込んで加熱硬化させることを特徴とする樹脂封止型の電子デバイスの製造方法。
  2. 複数の電子素子を搭載した基板の辺縁部に、複数の該電子素子の全てを囲むように粘着シートを貼着してダム枠を形成し、該ダム枠内に封止用樹脂を流し込んで加熱硬化させ、次いでダイシングにより単位電子デバイスに切断・分離することを特徴とする樹脂封止型の電子デバイスの製造方法。
  3. ダイシングに先だって、硬化した封止用樹脂の表面を研磨して平滑化する、請求項２に記載の樹脂封止型の電子デバイスの製造方法。
  4. ダム枠の形状に成形された粘着シートを用いる、請求項１〜３の何れかに記載の樹脂封止型の電子デバイスの製造方法。
  5. 粘着シートが、基材層と粘着剤層とからなるものである、請求項１〜４の何れかに記載の樹脂封止型の電子デバイスの製造方法。
  6. 基材層が、熱可塑性樹脂の発泡フィルムからなる層である、請求項５に記載の樹脂封止型の電子デバイスの製造方法。
JP2003342932A 2003-10-01 2003-10-01 樹脂封止型の電子デバイスの製造方法。 Expired - Lifetime JP4152855B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003342932A JP4152855B2 (ja) 2003-10-01 2003-10-01 樹脂封止型の電子デバイスの製造方法。
AT04104575T ATE493759T1 (de) 2003-10-01 2004-09-21 Verfahren zur herstellung einer in harz eingebetteten elektronischen vorrichtung
EP04104575A EP1521304B1 (en) 2003-10-01 2004-09-21 Process for producing resin-sealed type electronic device
DE602004030752T DE602004030752D1 (de) 2003-10-01 2004-09-21 Verfahren zur Herstellung einer in Harz eingebetteten elektronischen Vorrichtung
US10/948,164 US7135358B2 (en) 2003-10-01 2004-09-24 Process for producing resin-sealed type electronic device
SG200405591A SG110183A1 (en) 2003-10-01 2004-10-01 Process for producing resin-sealed type electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003342932A JP4152855B2 (ja) 2003-10-01 2003-10-01 樹脂封止型の電子デバイスの製造方法。

Publications (2)

Publication Number Publication Date
JP2005109300A true JP2005109300A (ja) 2005-04-21
JP4152855B2 JP4152855B2 (ja) 2008-09-17

Family

ID=34309103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003342932A Expired - Lifetime JP4152855B2 (ja) 2003-10-01 2003-10-01 樹脂封止型の電子デバイスの製造方法。

Country Status (6)

Country Link
US (1) US7135358B2 (ja)
EP (1) EP1521304B1 (ja)
JP (1) JP4152855B2 (ja)
AT (1) ATE493759T1 (ja)
DE (1) DE602004030752D1 (ja)
SG (1) SG110183A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283036A (ja) * 2009-06-02 2010-12-16 Murata Mfg Co Ltd 基板の製造方法
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947748B2 (en) 2000-12-15 2005-09-20 Adaptix, Inc. OFDMA with adaptive subcarrier-cluster configuration and selective loading
JP2006100489A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法
US7573851B2 (en) 2004-12-07 2009-08-11 Adaptix, Inc. Method and system for switching antenna and channel assignments in broadband wireless networks
DE102005005750B4 (de) * 2005-02-07 2009-06-04 Infineon Technologies Ag Verfahren zum Verbinden eines thermoplastischen Materials mit einem duroplastischen Material und Thermoplast-Duroplast-Verbund
TWI421982B (zh) * 2008-11-21 2014-01-01 Advanpack Solutions Pte Ltd 半導體導線元件及其製造方法
CN102097340A (zh) * 2010-12-14 2011-06-15 沈阳中光电子有限公司 用cob灌胶封装制作smd的方法
JP2013058330A (ja) * 2011-09-07 2013-03-28 Sumitomo Wiring Syst Ltd シールド線のコネクタ接続端末処理構造部及びシールド線のコネクタ接続端末処理構造部の製造方法
WO2013072693A1 (en) 2011-11-15 2013-05-23 Xention Limited Thieno [2, 3 - c] pyrazoles for use as potassium channel inhibitors
CN106876342A (zh) * 2016-12-19 2017-06-20 杰群电子科技（东莞）有限公司 一种双面散热半导体元件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JPH09301480A (ja) * 1996-05-13 1997-11-25 Hitachi Ltd 搬送用トレイ
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
DE10024336A1 (de) * 2000-05-17 2001-11-22 Heidenhain Gmbh Dr Johannes Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung
JP2003142634A (ja) * 2001-08-20 2003-05-16 Sony Corp 半導体装置、その製造方法及び電子機器
JP2003218251A (ja) * 2002-01-28 2003-07-31 Murata Mfg Co Ltd 電子デバイスおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283036A (ja) * 2009-06-02 2010-12-16 Murata Mfg Co Ltd 基板の製造方法
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
DE602004030752D1 (de) 2011-02-10
US7135358B2 (en) 2006-11-14
SG110183A1 (en) 2005-04-28
EP1521304A3 (en) 2006-10-11
ATE493759T1 (de) 2011-01-15
EP1521304A2 (en) 2005-04-06
EP1521304B1 (en) 2010-12-29
US20050074922A1 (en) 2005-04-07
JP4152855B2 (ja) 2008-09-17

Similar Documents

Publication Publication Date Title
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP4555835B2 (ja) 多孔性担体を用いたダイのカプセル化
JP5552404B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP4152855B2 (ja) 樹脂封止型の電子デバイスの製造方法。
JP3346320B2 (ja) 半導体装置及びその製造方法
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP4881597B2 (ja) 固体撮像装置の切断方法
JP2008034623A (ja) ウエハの接着方法、薄板化方法、及び剥離方法
JP2011134811A (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
TWI281220B (en) Method for manufacturing semiconductor device and heat-resistant pressure-sensitive adhesive tape for use therein
JP2017005160A (ja) ウエハ加工用テープ
JP2003338474A (ja) 脆質部材の加工方法
JP2009152493A (ja) 半導体装置の製造方法
JP2003218063A (ja) ウエハ貼着用粘着シート及び該シートを利用する加工方法
JP4757442B2 (ja) チップ体製造用粘着シート
JP2007088292A (ja) 板状部材の切断方法
JP2012028750A (ja) 少なくとも２つの基板同士を、厚さを較正して結合するための方法
JP2008041987A (ja) サポートプレートとウェハとの剥離方法及び装置
JP5646395B2 (ja) ウェーハ保持ジグ
JP2008034644A (ja) 剥離方法
JP3535968B2 (ja) チップ体の製造方法およびチップ体製造用粘着シート
EP2639277A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
JP4342340B2 (ja) 半導体装置の製造方法
KR20130103947A (ko) 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4152855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term