KR20130103947A - 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법 - Google Patents

반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20130103947A
KR20130103947A KR1020120024996A KR20120024996A KR20130103947A KR 20130103947 A KR20130103947 A KR 20130103947A KR 1020120024996 A KR1020120024996 A KR 1020120024996A KR 20120024996 A KR20120024996 A KR 20120024996A KR 20130103947 A KR20130103947 A KR 20130103947A
Authority
KR
South Korea
Prior art keywords
semiconductor device
adhesive tape
chip
resin
heat
Prior art date
Application number
KR1020120024996A
Other languages
English (en)
Inventor
유키오 아리미츠
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Priority to KR1020120024996A priority Critical patent/KR20130103947A/ko
Publication of KR20130103947A publication Critical patent/KR20130103947A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 유리 전이 온도가 180℃를 초과하는 기재층, 및 상기 기재층의 편면 또는 양면에 형성되고 180℃에서의 탄성률이 1.0×105Pa 이상인 점착제층을 포함하는 반도체 장치 제조용 내열성 점착 테이프를 제공한다. 본 발명의 내열성 점착 테이프는 금속제의 프레임을 이용하지 않는 무기판 반도체 패키지의 제조 방법(예를 들어, WLP의 제조 방법)에서 칩을 가고정하기 위해 사용될 수 있다.

Description

반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법{HEAT-RESISTANT PRESSURE-SENSITIVE ADHESIVE TAPE FOR PRODUCTION OF SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE USING THE TAPE}
본 발명은, 금속제의 리드 프레임을 이용하지 않는 무기판(substrateless) 반도체 패키지의 제조 방법에서 칩을 가고정하기 위해 사용되는 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법에 관한 것이다.
최근, LSI의 실장 기술에서 CSP(Chip Size/Scale Package) 기법이 주목받고 있다. 이 기술 중, WLP(Wafer Level Package)로 대표되는, 기판을 이용하지 않고 칩만을 이용하는 형태의 패키지는, 소형화와 고집적의 면에서 특히 주목받는 패키지 형태의 하나이다. WLP의 제조 방법에 의하면, 기판을 이용하지 않고서 정연히 배열한 복수의 반도체 Si 웨이퍼 칩을 봉지 수지에 의해 일괄 봉지한 후, 절단에 의해 개별 구조물로 분할함으로써, 기판을 이용하는 종래의 패키지보다도 소형의 패키지를 효율적으로 생산할 수 있다.
이러한 WLP의 제조 방법에서는, 종래에 기판에 고정하던 칩을 별도의 지지체 상에 고정하는 것이 필요하다. 또한, 수지 봉지를 거쳐서 개별 패키지로 성형된 후에는 고정을 해제해야 한다. 따라서, 상기 지지체는 영구 접착되어서는 안되고 재박리 가능해야 한다. 이러한 점에서, 칩을 가고정하기 위한 지지체로서 점착 테이프를 이용하는 수법이 존재한다.
일본 특허공개 2001-308116호 공보 일본 특허공개 2001-313350호 공보
이하에서, 무기판 반도체 장치의 제조 방법을 나타내는 도 2a 내지 2f를 참조하면서 본 발명이 해결하고자 하는 과제를 설명한다.
복수의 칩(1)을, 양면에 점착제층을 갖는 반도체 장치 제조용 내열성 점착 테이프(2)에 접착하고, 또한 반도체 장치 제조용 내열성 점착 테이프(2)를 기판(3)에 고정시켜, 도 2a에 도시된 바와 같은 구조를 형성한다. 또는, 기판(3)에 반도체 장치 제조용 내열성 점착 테이프(2)를 접착하고, 이어서 칩(1)을 상기 테이프(2)에 고정시켜, 도 2a에 도시된 구조를 형성한다.
상기 도 2a에 도시된 구조를 갖는 칩(1)을, 그 칩(1)의 위로부터 봉지 수지(4)에 의해 복수의 칩이 일체가 되도록 봉지하여, 도 2b에 도시된 구조를 형성한다.
그 다음, 도 2c에 도시된 바와 같이, 반도체 장치 제조용 내열성 점착 테이프(2)와 기판(3)의 일체물로부터, 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 분리하는 방법, 또는 봉지 수지(4)에 의해 봉지된 복수의 칩(1)과 반도체 장치 제조용 내열성 점착 테이프(2)를 포함하는 조립물을 기판(3)으로부터 박리하고, 이어서 반도체 장치 제조용 내열성 점착 테이프(2)만을 봉지된 칩으로부터 박리하는 방법에 의해, 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 얻는다.
상기 봉지 수지(4)에 의해 봉지된 복수의 칩(1)의, 반도체 장치 제조용 내열성 점착 테이프(2)가 설치되어 있었던 측이면서 칩(1)의 표면이 노출되어 있는 측에서, 칩(1) 표면의 필요한 개소에 전극(5)을 형성하여, 도 2d에 도시된 구조를 형성한다.
그 다음, 상기 구조에 대해, 봉지 수지측에 필요에 따라 다이싱 링(7)을 갖춘 다이싱 테이프(8)를 접착하여, 다이싱 공정을 위해 봉지 수지(4)에 의해 봉지된 복수의 칩(1)을 고정한다. 얻어진 조립물을, 도 2e에 도시된 바와 같이 다이싱 블레이드(6)에 의해 다이싱을 실시하여, 마지막으로 도 2f에 도시된 바와 같이 수지에 의해 봉지된 복수의 칩을 각각 갖는 복수의 무기판 패키지를 얻는다.
이러한 방법에 있어서, 봉지 수지의 압력으로 인해 칩이 테이프에 의해 유지되지 않고 지정 위치로부터 어긋나거나, 또는 도 3b에 도시된 바와 같이, 봉지 수지의 압력이 너무 강하거나 반도체 장치 제조용 내열성 점착 테이프(2)가 너무 유연하다는 이유로 인해 또는 그 둘 다의 이유로 인해 칩(1)이 반도체 장치 제조용 내열성 점착 테이프(2)에 매립되는 경우가 있다. 이러한 경우에는, 칩(1)을 봉지 수지(4)에 의해 완전히 봉지할 수 없게 되고 수지 표면으로부터 칩이 돌출되어 봉지 수지면과 칩면 간에 단차가 생긴 상태(스탠드오프(standoff))가 될 우려가 있다.
일부의 칩(1)이 수지면으로부터 돌출된 상태인 경우에는, 그 후에 형성된 전극의 면 높이에 격차가 생긴다. 따라서, 칩을 회로 기판에 접속할 때에는, 칩을 회로 기판에 확실히 접속시키는 것이 곤란해진다.
칩(1)이 반도체 장치 제조용 내열성 점착 테이프(2)에 매립되지 않는 경우에는, 도 3a에 도시된 바와 같이, 칩이 경화된 봉지 수지의 면으로부터 돌출되는 일이 없고, 후속하는 칩들 사이의 전극 형성이 확실히 행해진다. 또한, 그 패키지를 회로 기판 상에 설치하는 경우에도 각 전극을 회로 기판 상의 예정한 개소에 확실히 접속할 수 있다.
또한, 수지에 의한 봉지 중에, 반도체 장치 제조용 내열성 점착 테이프(2)의 기재층 및 점착제층의 팽창 및 탄성으로 인해, 도 4의 (a)에 도시된 반도체 장치 제조용 내열성 점착 테이프(2)가 도 4의 (b)에 도시된 바와 같이 평면 방향으로 변형됨으로써, 반도체 장치 제조용 내열성 점착 테이프(2) 상에 설치되어 있었던 칩(1)의 위치가 이동하는 경우가 있을 수 있다. 게다가, 봉지에 사용되는 수지를 충전할 때 야기되는 압력으로 인해 때로는 칩이 이동할 수도 있다.
그 결과, 칩(1) 상에 전극을 설치할 때에는, 칩과 전극 간의 상대적 위치 관계가 예정한 위치 관계와 다르게 된다. 또한, 칩(1)을 수지에 의해 봉지하고, 그 후에 다이싱할 때에는, 칩(1)의 예정한 위치에 근거하여 미리 정해져 있었던 다이싱 공정에서의 다이싱 선과, 칩(1)의 실제 위치에 의해 필요해지는 다이싱 선이 다르게 된다.
그러한 경우, 다이싱에 의해 얻어진 각 패키지는 봉지되어 있는 칩의 위치에 격차가 생겨, 후속 공정을 원활히 진행시킬 수 없다. 또한, 봉지가 충분히 이루어져 있지 않은 패키지가 얻어져 바람직하지 않을 수 있다.
반도체 장치 제조용 내열성 점착 테이프(2)를 수지에 의해 봉지된 칩으로부터 박리할 때에는, 특히 반도체 장치 제조용 내열성 점착 테이프(2)의 칩측에 형성된 점착제의 성질에 따라서는, 봉지 수지의 경화 및 열로 인해 점착력이 강해져 중(重)박리성을 나타낸다. 따라서, 박리가 곤란해지거나, 도 5에 도시된 바와 같은 접착제 잔류물이 생기거나, 또는 박리 대전이 생길 우려가 있다.
박리가 곤란해지는 경우, 박리 시간이 길어지기 때문에 생산성이 저하된다. 도 5에 도시된 바와 같은 접착제 잔류물(9)이 생기는 경우, 전극 형성과 같은 후속 공정을 수행할 수 없게 된다. 또한, 박리 대전이 발생하는 경우, 분진 등의 접착으로 인해 후속 공정에서 불편함이 생길 수 있다.
전술한 바와 같이, 반도체 장치 제조용 내열성 점착 테이프를 가고정용 지지체로서 이용한 무기판 반도체 패키지의 제조 방법에 있어서는, 수지에 의한 봉지시의 압력으로 인해 칩이 테이프에 의해 유지되지 않고 지정 위치로부터 어긋난다. 또한, 칩을 접착할 때 또는 수지에 의해 봉지할 때의 압력으로 인해 칩이 점착제층에 매립되어, 봉지 수지면에 대해 칩면이 돌출되는 단차(스탠드오프)가 생긴다. 게다가, 봉지 수지의 경화 및 열로 인해 점착 테이프가 칩면에 강하게 점착되어, 점착 테이프 박리시에 패키지가 파손될 수 있다.
본 발명은, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지에 의해 봉지할 때에 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프로서, 유리 전이 온도가 180℃를 초과하는 기재층, 및 상기 기재층의 편면 또는 양면에 형성되고 180℃에서의 탄성률이 1.0×105Pa 이상인 점착제층을 포함하는 반도체 장치 제조용 내열성 점착 테이프를 제공한다.
하나의 바람직한 실시형태에서, 상기 기재층은 0 내지 180℃의 온도 범위에서의 선팽창 계수가 3.0×10-5/℃ 이하이다.
다른 바람직한 실시형태에서, 상기 내열성 점착 테이프는 실리콘 웨이퍼에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 50mN/20mm 이상이다.
또 다른 바람직한 실시형태에서, 상기 내열성 점착 테이프는 상기 점착제층 상에서 경화시킨 봉지 수지에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 20N/20mm 이하이다.
또 다른 바람직한 실시형태에서, 상기 점착제층은 180℃에서의 중량 감소량(weight loss)이 3.0중량% 이하이다.
또한, 본 발명은, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지에 의해 봉지하는 반도체 장치의 제조 방법으로서, 전술한 반도체 장치 제조용 내열성 점착 테이프를 사용하는 것을 포함하는 반도체 장치의 제조 방법도 제공한다.
본 발명은, 금속제의 프레임을 이용하지 않는 무기판 반도체 패키지의 제조 방법(예를 들어, WLP의 제조 방법)에서 칩을 가고정하기 위해 사용되는 점착 테이프로서, 수지 봉지 공정 중 칩이 이동하지 않도록 칩을 유지하여, 칩의 지정 위치로부터의 위치 어긋남이 감소되고, 점착제층에의 칩의 매립에 의한 스탠드오프가 작고, 또한 사용 후에 경(輕)박리될 수 있는 반도체 장치 제조용 내열성 점착 테이프를 제공할 수 있다.
도 1은 본 발명의 반도체 장치 제조용 내열성 점착 테이프를 사용하여 무기판 BGA를 제조하는 공정을 나타내는 흐름도이다.
도 2a 내지 2f는 무기판 패키지의 제조 방법을 나타내는 모식도이다.
도 3a 및 3b는 칩이 스탠드오프를 수반하지 않는 경우와 칩이 스탠드오프를 수반하는 경우를 대비한 도면이다.
도 4는 봉지 수지에 의한 봉지시의 열에 의해, 칩을 탑재한 반도체 장치 제조용 내열성 점착 테이프가 변형되는 것을 나타내는 도면이다.
도 5는 반도체 장치 제조용 내열성 점착 테이프를 박리할 때에 대전 및 접착제 잔류물이 생기는 것을 나타내는 도면이다.
도 6은 본 발명의 반도체 장치 제조용 내열성 점착 테이프의 단면도이다.
본 발명자들은 상기 과제를 해결하기 위해 다양한 연구를 한 결과, 다음을 발견하였다. 즉, 칩의 봉지시에, 봉지 수지를 경화(일반적으로 150 내지 180℃)시키기 위해 가열을 행하는데, 이 때, 칩을 고정하는 점착 테이프의 기재로서, 가열 온도보다도 높은 유리 전이 온도를 갖는 기재를 이용한 경우, 가열 온도보다 높은 온도 영역에서도 상기 점착 테이프의 선팽창 계수는 작다. 그 결과, 접착된 칩이 지정 위치로부터 어긋나는 일이 없고, 위치 정밀도가 떨어지는 것을 방지할 수 있다.
또한, 1축 또는 2축 연신된 기재로 대표되는 바와 같이, 테이프의 제조 공정에 있어서 연신 등에 의해 야기된 신장(elongation)이 유리 전이 온도보다 높은 온도에서 수축되기 시작하고, 이 유리 전이점보다 높은 온도에서 일어나는 수축은 MD 방향과 TD 방향으로의 수축률에 차이가 있는 경우가 많다. 그러나, 칩의 수지에 의한 봉지시의 가열 온도보다도 테이프의 유리 전이 온도가 높은 경우에는, 상기 테이프가 수축되는 일이 없다. 따라서, 접착된 칩이 지정 위치로부터 어긋나는 일이 없고, 위치 정밀도가 떨어지지 않게 된다.
따라서, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지에 의해 봉지할 때에 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프에 사용하는 기재층으로서 유리 전이 온도가 180℃보다 높은 기재층을 이용하면, 칩의 위치 정밀도를 향상시킬 수 있다. 게다가, 기재층의 0 내지 180℃의 온도 범위에서의 선팽창 계수가 3.0×10-5/℃ 이하이면, 기재층의 팽창으로 인한, 접착된 칩의 지정 위치로부터의 어긋남을 더욱 작게 할 수 있다.
점착제층의 180℃에서의 탄성률이 1.0×105Pa 이상이면, 칩을 테이프에 접착할 때 및 칩을 수지에 의해 봉지할 때의 압력으로 인한, 칩의 점착제층에의 매립뿐만 아니라, 상기 매립에 수반되는, 봉지 수지면에 대해 칩면이 돌출되는 단차(스탠드오프)를 작게 하는 것이 가능하다. 또한, 칩을 점착 테이프에 접착시켜 확실히 유지시킬 필요가 있다. 따라서, 점착 테이프를 접착한 실리콘 웨이퍼에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 50mN/20mm 이상인 것이 바람직하다.
봉지 후, 봉지 수지의 경화 및 열로 인해 칩면에 점착 테이프가 강하게 점착되어, 점착 테이프를 박리할 때에 패키지의 파손을 일으킬 수도 있다. 특히 점착제층 상에서 수지를 경화시키기 때문에, 수지에 대한 점착성이 커지는 경향이 있다. 따라서, 점착 테이프 상에서 경화시킨 봉지 수지에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 20N/20mm 이하이면, 패키지의 파손 없이 점착 테이프를 박리할 수 있다.
봉지 수지를 가열 경화시키는 공정에서, 점착 테이프로부터의 발생 가스에 의해 패키지가 오염되어, 재배선(rewiring) 중의 도금 불량 등 패키지의 신뢰성이 떨어지는 경우가 있다. 점착제층의 180℃에서의 중량 감소량이 3.0중량% 이하이면, 패키지의 신뢰성을 떨어뜨리는 일 없이 점착제층을 본 용도에 사용할 수 있다.
반도체 장치 제조용 내열성 점착 테이프
이하에서, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2) 및 반도체 장치의 실시형태를 첨부 도면을 참조하면서 구체적으로 설명한다. 먼저, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 이하에서 설명한다. 도 6의 단면도에 도시된 바와 같이, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)는 기재층(11)과 점착제층(12)을 포함한다. 상기 테이프(2)는, 기판 고정용 점착제층(13)과 같이, 칩을 고정시키고 봉지시키는 면의 반대측에서 금속 기판 등에 테이프를 고정시키기 위한 점착제층을 추가로 포함할 수도 있다. 이들 점착제층의 조성은 특별히 한정되지 않는다. 칩 접착, 봉지 수지의 주입 및 봉지 수지의 경화의 각 공정에서 기재와 테이프를 확실히 고정시킬 수 있는 한, 임의의 물질이 사용될 수 있다.
사용 전의 반도체 장치 제조용 내열성 점착 테이프(2)의 양 점착제층 표면을 보호하기 위해, 각 점착제층 표면에 박리 시트(10)를 접착시켜 놓을 수도 있다.
기재층
본 발명에 사용되는 기재층(11)에 있어서, 기재층의 종류는 특별히 한정되지 않는다. 그러나, 봉지 수지를 경화시키는 가열 온도보다도 낮은 유리 전이 온도를 갖는 기재를 이용한 경우, 유리 전이 온도보다 높은 온도 영역에서의 선팽창 계수는 유리 전이 온도보다도 낮은 온도 영역에서의 선팽창 계수보다도 커서, 접착된 칩의 지정 위치로부터의 정밀도가 떨어지게 된다.
또한, 1축 또는 2축 연신된 기재에서는, 연신에 의해 야기된 신장이 유리 전이 온도보다 높은 온도에서는 수축되기 시작하고, 이것도, 접착된 칩의 지정 위치로부터의 정밀도가 떨어지게 한다. 이 때문에, 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지 봉지할 때에, 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프(2)에 사용하는 기재층(11)의 유리 전이 온도가 180℃를 초과하면, 칩의 위치 정밀도를 향상시킬 수 있다. 이러한 점에서, 기재는 내열성 기재인 것이 바람직하고, 폴리에스터, 폴리아마이드, 폴리페닐렌 설파이드, 폴리에터 이미드, 폴리이미드, 폴리아마이드이미드, 폴리설폰 및 폴리에터 케톤과 같은 플라스틱 기재; 상기 플라스틱 기재의 다공질 기재; 글라신지(glassine paper), 상질지 및 일본 종이와 같은 종이 기재; 셀룰로스, 폴리아마이드, 폴리에스터 및 아라마이드와 같은 부직포 기재; 및 알루미늄박, SUS박 및 Ni박과 같은 금속 필름 기재로부터 선택되는 것이 바람직하다. 본 명세서에서 사용되는 "유리 전이 온도"는, DMA법(인장법)에 있어서 승온 속도: 5℃/min, 샘플 폭: 5mm, 척 사이 거리: 20mm 및 주파수: 10Hz의 조건 하에서 확인되는 손실 정접(tanδ)의 피크를 나타내는 온도를 의미한다.
기재의 0 내지 180℃의 온도 범위에서의 선팽창 계수가 3.0×10-5/℃ 이하, 바람직하게는 2.0×10-5/℃ 이하이면, 기재의 팽창으로 인한, 접착된 칩의 지정 위치로부터의 어긋남을 더욱 작게 할 수 있다. 이 때문에, 기재는 내열성을 갖고 선팽창 계수가 비교적 작은 폴리이미드인 것이 보다 바람직하다.
기재의 두께는 통상 5 내지 200㎛, 바람직하게는 10 내지 150㎛, 보다 바람직하게는 20 내지 100㎛이다. 두께가 5㎛ 미만이면, 봉지 수지 경화 후 반도체 장치 제조용 내열성 점착 테이프(2)를 박리할 때, 반도체 장치 제조용 내열성 점착 테이프(2)가 끊어져 박리될 수 없을 수도 있다. 두께가 200㎛를 초과하면 비용이 상승된다.
점착제층
본 발명에 사용되는 점착제층(12)에 있어서, 점착제는 내열성을 갖는 한 특별히 한정되지 않는다.
구체적으로는, 상온(常溫)에서 칩을 시트에 접착할 수 있는 아크릴계 점착제, 실리콘계 점착제, 고무계 점착제 및 에폭시계 점착제와 같은 각종 점착제가 사용될 수 있다. 또한, 칩을 시트에 접착할 때에, 상온에서가 아니라 가열에 의해 접착을 행할 수도 있다. 이러한 점에서, 각종 점착제가 사용되고, 그의 예로서는, 내열성을 갖는 열가소성의 폴리이미드 수지, 폴리에터 이미드 수지, 폴리에터 아마이드 수지, 폴리아마이드 이미드 수지, 폴리에터 아마이드 이미드 수지, 블록 공중합체(예를 들면, 스타이렌-에틸렌뷰틸렌-스타이렌(SEBS), 스타이렌-뷰타다이엔-스타이렌(SBS), 스타이렌-아이소뷰타다이엔-스타이렌(SIS) 등), 및 불소 함유 수지를 들 수 있다.
그 중에서도, 내열성 및 비용의 관점에서는, 실리콘계 점착제 및 아크릴계 점착제가 바람직하게 사용되고, 실리콘계 점착제가 보다 바람직하게 사용된다.
실리콘계 점착제의 예로서는, 다이메틸폴리실록세인을 함유하는 것들을 들 수 있다.
아크릴계 점착제의 예로서는, 알킬 (메트)아크릴레이트를 적어도 함유하는 모노머의 공중합으로 얻어진 아크릴계 공중합체를 포함하는 것들을 들 수 있다. 본 명세서에서, 알킬 "(메트)아크릴레이트"는 알킬 아크릴레이트 및/또는 알킬 메타크릴레이트를 의미한다.
알킬 (메트)아크릴레이트의 예로서는, 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 뷰틸 (메트)아크릴레이트, 아이소아밀 (메트)아크릴레이트, n-헥실 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 아이소옥틸 (메트)아크릴레이트, 아이소노닐 (메트)아크릴레이트, 데실 (메트)아크릴레이트, 및 도데실 (메트)아크릴레이트를 들 수 있다. 그 중에서도, 아크릴산 모노머와 2-에틸헥실 (메트)아크릴레이트 모노머의 공중합체, 및 메틸 (메트)아크릴레이트 및/또는 에틸 (메트)아크릴레이트, 아크릴산 모노머 및 2-에틸헥실 (메트)아크릴레이트 모노머의 공중합체가 바람직하다.
실리콘계 점착제로서는, 오가노폴리실록세인 구조, 바람직하게는 다이메틸 폴리실록세인 구조를, 바이닐기와 같은 불포화기, 및 SiH기를 이용하여 가교시킨 다음, 백금계 촉매에 의해 경화시켜 얻어지는 부가 중합형 실리콘 점착제, 또는 BPO와 같은 유기 과산화물에 의해 경화시켜 얻어지는 실리콘 점착제를 사용할 수 있다. 내열성의 관점에서 부가 중합형의 것이 바람직하다. 이 때, 얻어지는 점착력을 고려하여 불포화기의 밀도에 따라 가교 밀도를 조정할 수 있다.
이 실리콘계 점착제의 점착제층 형성에서는 부가 중합을 행하기 위해 가열 등을 행하는 것이 필요하다.
점착제층은 필요에 따라 가교제를 함유할 수도 있다.
상기 가교제의 예로서는, 아이소사이아네이트 가교제, 에폭시 가교제, 아지리딘 화합물 및 킬레이트 가교제를 들 수 있다.
가교제의 함유량은 특별히 한정되지 않는다. 아크릴계 점착제를 사용하는 경우, 가교제의 함유량은 아크릴계 폴리머 100중량부당 0.1 내지 20중량부가 바람직하고, 0.5 내지 10중량부가 보다 바람직하다.
상기 점착제층(12)의 180℃에서의 탄성률이 1.0×105Pa 이상, 바람직하게는 2.0×105Pa 이상, 보다 바람직하게는 3.0×105Pa 이상이면, 칩을 테이프에 접착할 때 및 칩을 수지에 의해 봉지할 때 발생하는 압력으로 인한 칩의 점착제층(12)에의 매립에 수반되는, 봉지 수지보다 칩면이 돌출되는 단차(스탠드오프)를 작게 하는 것이 가능해진다. 180℃에서의 탄성률이 1.0×105Pa 미만이면, 수지 봉지의 압력으로 인해 점착제층(12)이 변형되기 쉬워 스탠드오프가 커진다. 스탠드오프가 커지면, 패키지를 재배선하는 후속 공정에서 단차가 배선의 두께보다 커지고, 도통(導通)이 취해지지 않아, 불량한 패키지를 초래한다.
또한, 칩을 시트에 접착하여 확실히 유지시킬 필요가 있기 때문에, 반도체 장치 제조용 내열성 점착 테이프(2)를 접착한 실리콘 웨이퍼에 대한 반도체 장치 제조용 내열성 점착 테이프(2)의 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력은 50mN/20mm 이상, 바람직하게는 100mN/20mm 이상, 더 바람직하게는 200mN/20mm 이상이다. 상기 180° 박리 점착력이 50mN/20mm 미만이면, 칩에 대한 점착성이 불충분해질 수도 있고, 취급 중의 박리 및 수지 봉지 중의 압력에 의해 칩 위치의 어긋남이 발생할 수도 있다.
봉지 후, 봉지 수지의 경화 및 열로 인해 반도체 장치 제조용 점착 테이프(12)가 칩면에 강하게 점착되어, 상기 테이프를 박리할 때에 패키지의 파손을 초래하는 경우가 있다. 특히, 점착제층(12) 상에서 수지를 경화시키기 때문에, 수지에 대한 점착성이 커지는 경향이 있다. 이 때문에, 반도체 장치 제조용 내열성 점착 테이프(2) 상에서 경화시킨 봉지 수지에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 20N/20mm 이하, 보다 바람직하게는 15N/20mm 이하, 더 바람직하게는 10N/20mm 이하이면, 패키지의 파손 없이 반도체 장치 제조용 내열성 점착 테이프(2)를 박리할 수 있다. 상기 180° 박리 점착력이 20N/20mm보다 큰 경우, 경화시킨 봉지 수지가 반도체 장치 제조용 내열성 점착 테이프(2)의 박리 강도에 견디지 못하여 파손이 일어날 수도 있다. 또한, 반도체 장치 제조용 내열성 점착 테이프(2)를 박리할 때, 작업성의 관점에서 상온에서 박리하는 것이 바람직하다. 그러나, 상온에서의 점착성이 큰 경우, 통상의 점착제는 고온 분위기에서 점착성이 작아지고 박리 강도가 작아지는 경향이 있다. 따라서, 가열된 분위기에서 테이프를 박리함으로써 패키지의 파손을 방지할 수 있다.
봉지 수지를 가열 경화시키는 공정에서 반도체 장치 제조용 내열성 점착 테이프(2)로부터의 발생 가스에 의해 패키지가 오염되는 경우, 패키지의 신뢰성이 떨어질 수도 있다(예를 들어, 재배선시의 도금 불량). 이 때문에, 점착제층(12)(점착제)의 180℃에서의 중량 감소량이 3.0중량% 이하, 바람직하게는 2.0중량% 이하이면, 패키지의 신뢰성을 떨어뜨리는 일 없이 점착제층을 본 용도에 사용할 수 있다.
점착제층(12)은, 가소제, 안료, 염료, 산화방지제, 대전방지제, 및 점착제층(12)의 특성(예를 들어, 탄성률) 개선을 위해 첨가되는 충전제와 같은 당해 기술분야에서 통상 사용되는 각종 첨가제를 추가로 포함할 수도 있다. 추가되는 첨가제의 함유량은, 적당한 점착성을 손상시키지 않는 한, 특별히 한정되지 않는다.
반도체 장치 제조용 내열성 점착 테이프(2)는 기재층을 포함하고, 상기와 같이 하여 제조되는 통상 1 내지 50㎛ 두께의 점착제층(12)을 상기 기재층 상에 가지며, 시트, 테이프 등의 형태로 사용된다.
기판 고정용 점착제층
기판 고정용 점착제층(13)에 사용되는 점착제는 점착제층(12)에 사용되는 것과 동일할 수 있다.
기판으로부터 반도체 장치 제조용 내열성 점착 테이프(2)를 박리할 때에는, 가열에 의해 발포되는 발포제를 기판 고정용 점착제층(13)에 첨가해 둠으로써, 기판으로부터의 테이프 박리 공정을 가열에 의해 행할 수 있다. 또한, 가열 수단 대신에, 자외선에 의해 가교되는 성분을 기판 고정용 점착제층(13)에 미리 첨가해 두면, 기판 고정용 점착제층(13)을 경화시킴으로써 기판 고정용 점착제층(13)의 점착력을 저하시킬 수 있다.
전술한 처리를 행함으로써 기판 또는 기재층에 대한 기판 고정용 점착제층(13)의 점착력을 저하시키고, 그 후에 반도체 장치 제조용 내열성 점착 테이프(2) 및 기재층을 기판 및 기판 고정용 점착제층(13)으로부터 박리시켜, 수지에 의해 봉지된 칩을 기판으로부터 분리시킨다.
평활한 박리 시트
평활한 박리 시트(10)는, 기재 필름 및 이의 편면에 형성된 박리제층을 포함하는 시트이고, 본 발명의 반도체 장치 제조용 내열성 점착 테이프를 사용하기 전에 각 면의 점착제층을 노출시키기 위해 박리되는 시트이다.
박리제층은, 이와 접하는 점착제에 따라 장쇄 알킬계, 불소 수지계 및 실리콘 수지계와 같은 종래의 박리제층으로부터 적절히 선택하여 얻어질 수 있다.
기재 필름으로서는 종래의 필름이 사용될 수 있고, 예를 들어 폴리에터 에터 케톤, 폴리에터 이미드, 폴리아릴레이트, 폴리에틸렌 나프탈레이트, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리뷰텐 필름, 폴리뷰타다이엔 필름, 폴리메틸 펜텐 필름, 폴리염화바이닐 필름, 폴리염화바이닐 공중합체 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리뷰틸렌 테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌-아세트산 바이닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌-(메트)아크릴산 공중합체 필름, 에틸렌-(메트)아크릴산 에스터 공중합체 필름, 폴리스티렌 필름 및 폴리카보네이트 필름과 같은 플라스틱 필름으로부터 선택될 수 있다.
사용될 수 있는 박리제층은, 불소화된 실리콘 수지계 박리제, 불소 수지계 박리제, 실리콘 수지계 박리제, 폴리바이닐 알코올 수지, 폴리프로필렌 수지 및 장쇄 알킬 화합물과 같은 종래의 박리제로부터 점착제층의 수지에 따라 선택된 박리제를 함유하는 층이다.
반도체 장치 제조용 내열성 점착 테이프의 제조 방법
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)는 일반적인 제조 방법에 의해 제조될 수 있다. 예를 들면, 실리콘 점착제층과 같은 점착제층을 구성하는 조성물을 소정의 용제에 용해시켜 도공액을 조제하고, 이 도공액을 목적하는 반도체 장치 제조용 내열성 점착 테이프의 층 구성이 되도록 기재층에 도포한 후, 얻어진 도공층을 소정 조건 하에서 가열·건조한다.
또한, 실리콘 점착제와 같은 점착제를 박리성 필름 등에 예를 들어 캐스팅함으로써 단체(單體)의 필름을 작성하고, 이 필름을 기재에 적층시킬 수도 있다. 상기 도공액의 도포와 상기 단체의 필름에 의한 적층을 조합할 수도 있다. 용제는 특별히 한정되지 않는다. 점착제층을 구성하는 재료의 용해성을 양호하게 하는 필요성을 고려하면, 메틸 에틸 케톤과 같은 케톤계 용제가 바람직하게 사용된다. 또한, 점착제층의 구성 재료를 수계(水系)의 디스퍼젼 용액으로 하고, 이 용액을 기재층에 도포하고, 얻어진 도공층을 가열·건조하고, 이들 절차를 반복함으로써 점착제층을 적층하여 점착 테이프를 형성하는 방법도 사용할 수 있다.
반도체 장치 제조용 내열성 점착 테이프의 사용 방법
반도체 장치 제조용 내열성 점착 테이프(2)는 도 1 및 도 2a 내지 2f 등에 도시된 공정에서 사용된다.
예로서 무기판 BGA를 제조하는 공정의 개요를 이하에서 설명한다.
도 1은, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 사용한, 무기판 반도체 칩을 수지에 의해 봉지하는 반도체 장치의 제조 방법을 나타내는 도면이다.
공정 (a)에서, 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 기판(3)에 접착·고정시킨다. 공정 (b)에서는, 상기 테이프에 반도체 칩을 임의의 간격을 두고 접착·고정시킨다. 후속 공정 (c)에서, 고정된 반도체 칩을 매립하도록 봉지 수지(4)에 의해 상기 칩을 봉지한다.
공정 (d)에서는, 이렇게 하여 봉지된 복수의 칩을 봉지 수지 및 반도체 장치 제조용 내열성 점착 테이프(2)와 함께 기판으로부터 가열 박리에 의해 박리한다. 공정 (e)에서는, 수지 봉지된 반도체 칩으로부터 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 박리한다.
공정 (f)에서는, 반도체 칩들 사이의 부분 및 반도체 칩 표면에 각종의 패턴 인쇄를 실시하여 배선용 리드 등을 형성한다. 후속 공정 (g)에서, 상기 배선용 리드는 칩 표면에 구상의 접속 전극인 범프 등을 형성한다.
마지막으로, 공정 (h)에서, 반도체 칩들 사이의 봉지 수지부를 다이싱 등에 의해 절단하여, 개별 반도체 칩(들)이 설치된 각 반도체 장치를 얻을 수 있다.
이하에서, 상기 방법을 도 2a 내지 2f를 참조하면서 구체적으로 설명한다.
반도체 칩의 접착 공정
기판에 반도체 장치 제조용 내열성 점착 테이프(2)를 접착 등에 의해 고정시키고, 점착제층측이 상면에 노출되도록 한다.
상기 점착제층 상에, 수지에 의해 봉지하고자 하는 소정의 반도체 칩을 소정의 배치가 되도록 탑재·접착하여, 반도체 장치 제조용 내열성 점착 테이프(2)의 점착제층에 상기 칩을 고정시킨다. 이 때, 반도체 칩의 구조, 형상, 크기 등은 특별히 한정되지 않는다.
봉지 공정
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)가 사용되는 봉지 공정에 이용되는 수지는 에폭시 수지와 같은 종래의 봉지용 수지일 수 있다. 분말상 수지의 용융 온도 및 경화 온도, 및 액상 수지의 경화 온도는 반도체 장치 제조용 내열성 점착 테이프(2)의 내열성을 감안하여 선택된다. 본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)는 통상의 봉지 수지의 용융 온도 및 경화 온도에서 내열성을 갖는다.
봉지 공정은 칩 보호 목적으로 상기 수지를 이용하여 금형 내에서 행해지고, 예를 들어 170 내지 180℃의 온도에서 행해진다.
반도체 장치 제조용 내열성 점착 테이프(2)를 박리한 후에, 포스트-몰드 경화(post-mold curing)를 행한다.
박리 공정
기판 상의 반도체 장치 제조용 내열성 점착 테이프(2)에 고정된 칩이 수지에 의해 봉지된 후, 200 내지 250℃의 온도에서 1 내지 90초의 기간 동안(핫 플레이트 등) 또는 1 내지 15분의 기간 동안(열풍 건조기)의 조건 하에 가열을 행하여 점착제 등을 통한 반도체 장치 제조용 내열성 점착 테이프(2)와 기판의 고정을 해제하고, 반도체 장치 제조용 내열성 점착 테이프(2)와 기판을 서로 분리한다.
그 후, 수지에 의해 봉지된 칩을 포함하는 층으로부터 반도체 장치 제조용 내열성 점착 테이프(2)를 박리한다.
또는, 반도체 장치 제조용 내열성 점착 테이프(2)와 기판을 서로 분리하지 않고 일체 형태를 유지하고, 반도체 장치 제조용 내열성 점착 테이프(2)의 점착제층으로부터 봉지 수지에 의해 봉지된 복수의 칩을 분리하는 방법을 이용할 수도 있다.
전극 형성 공정
수지에 의해 봉지된 칩을 포함하는 층의, 반도체 장치 제조용 내열성 점착 테이프(2)가 적층되어 있었고 칩 표면의 일부가 노출되어 있는 측에서, 스크린 인쇄와 같은 방법에 의해, 각각의 칩의 소정 개소에 전극을 형성한다. 사용되는 전극 재료는 종래의 재료일 수 있다.
다이싱 공정
수지에 의해 봉지된 칩을 포함하는 층을, 바람직하게는 다이싱 링을 갖춘 다이싱 시트에 고정한 후, 통상의 다이싱 공정에서 사용되는 다이싱 블레이드를 이용하여 각 패키지로 절단한다. 이 때, 각 칩이 소정 위치에 존재하고 있지 않으면, 전극의 형성이 부정확해지고 각 패키지의 칩 위치가 부정확해진다. 최악의 경우에는, 다이싱을 행할 때 다이싱 블레이드가 칩에 접촉할 가능성이 있다.
본 발명의 반도체 장치 제조용 내열성 점착 테이프(2)를 사용하면, 수지에 의한 봉지 공정에서 칩의 위치가 어긋나는 것을 방지할 수 있다. 따라서, 이러한 지장 없이 원활히 다이싱 공정을 수행할 수 있고, 결과적으로 봉지 수지 내에 정확히 칩이 위치하는 패키지가 얻어질 수 있다.
이하에서, 실시예를 참조하여 본 발명을 보다 상세히 설명하지만, 본 발명이 실시예에 한정되는 것으로 해석되지 않음을 주의해야 한다.
실시예
실시예 1
25㎛ 두께의 폴리이미드 필름(도레이듀퐁사(Du pont-Toray Co., Ltd.)제 캅톤(KAPTON) 100H(상품명), 선팽창 계수: 2.7×10-5/℃, Tg: 402℃)을 기재층으로서 사용하였다. 도레이다우코닝실리콘사(Dow Corning Toray Silicone Co., Ltd.)제 실리콘 점착제 "SD-4586"(100부) 및 백금 촉매(3부)를 톨루엔에 가하고, 톨루엔 중에 균일하게 분산시켰다. 얻어진 분산액을 상기 기재층의 편면에 도포한 후, 건조시켰다. 이렇게 하여 약 6㎛ 두께의 점착제층을 갖는 내열성 점착 테이프를 제작하였다. 점착제의 180℃에서의 저장 탄성률은 4.0×105Pa이었다. 이 테이프의 23℃에서 실리콘 웨이퍼에 대한 박리 각도 180°에서의 점착력은 250mN/20mm 폭이었다. 또한, 본 점착 테이프의 수지 봉지 후의 봉지 수지에 대한 박리 각도 180°에서의 점착력은 23℃에서 3.1N/20mm이었다.
점착제의 180℃에서 3시간 가열 후의 중량 감소량은 0.1%이고, 또한 180℃에서 3시간 가열 후의 기재층의 열수축률은 0.35%이었다.
이 내열성 점착 테이프 상에 5mm×5mm 크기의 Si 웨이퍼 칩을 배치하고, 그 위에 분말상 에폭시 수지인 봉지 수지(닛토덴코사(Nitto Denko Corporation)제 GE-7470LA)를 스프레이하고, 온도 175℃에서 압력 3.0kg/cm2 하에 2분간 몰딩하였다. 그 테이프를 150℃에서 60분간 가열하여 수지의 경화를 촉진(포스트-몰드 경화)시켰다. 이렇게 하여 패키지를 제작하였다.
패키지 제작 후, 칩의 초기 위치로부터의 어긋남 거리를 디지털 현미경으로 측정하였다. 스탠드오프는, 패키지를 절단하고 그 단면을 디지털 현미경으로 측정함으로써 측정하였다. 또한, 점착 테이프를 박리한 후 패키지의 파손을 육안으로 확인하였다.
실시예 2
기재층으로서 25㎛ 두께의 폴리이미드 필름(가네카사(Kaneka Corporation)제, 상품명: 아피칼(APICAL) 25NPI), 선팽창 계수: 1.7×10-5/K, Tg: 421℃)을 사용한 것 이외는 실시예 1과 동일한 방법으로 점착 테이프를 얻었다. 이 테이프의 23℃에서 실리콘 웨이퍼에 대한 박리 각도 180°에서의 점착력은 260mN/20mm 폭이었다. 또한, 본 점착 테이프의 수지 봉지 후의 봉지 수지에 대한 박리 각도 180°에서의 점착력은 23℃에서 3.3N/20mm이었다.
점착제의 180℃에서 3시간 가열 후의 중량 감소량은 0.1%이고, 또한 180℃에서 3시간 가열 후의 기재층의 열수축률은 0.11%이었다.
비교예 1
기재층으로서 25㎛ 두께의 폴리페닐 설파이드 필름(도레이(Toray)제, 상품명: 토렐리나(TORELINA) 3030), 선팽창 계수: 3.2×10-5/K, Tg: 127℃)을 사용한 것 이외는 실시예 1과 동일한 방법으로 점착 테이프를 얻었다. 이 테이프의 23℃에서 실리콘 웨이퍼에 대한 박리 각도 180℃에서의 점착력은 260mN/20mm 폭이었다. 또한, 본 점착 테이프의 수지 봉지 후의 봉지 수지에 대한 박리 각도 180°에서의 점착력은 23℃에서 3.0N/20mm이었다.
점착제의 180℃에서 3시간 가열 후의 중량 감소량은 0.1%이고, 또한 180℃에서 3시간 가열 후의 기재층의 열수축률은 1.9%이었다.
비교예 2
점착제로서 뷰틸 아크릴레이트 50부, 에틸 아크릴레이트 50부 및 아크릴산 5부를 공중합시켜 얻어진 점착제와 아이소사이아네이트 가교제 3부의 혼합물을 사용한 것 이외는 실시예 1과 동일한 방법으로 내열성 점착 테이프를 제작하였다. 점착제의 180℃에서의 저장 탄성률은 0.2×105Pa이었다. 이 테이프의 23℃에서 실리콘 웨이퍼에 대한 박리 각도 180°에서의 점착력은 3,000mN/20mm 폭이었다. 또한, 본 점착 테이프의 수지 봉지 후의 봉지 수지에 대한 박리 각도 180°에서의 점착력은 23℃에서 26N/20mm이었다.
점착제의 180℃에서 3시간 가열 후의 중량 감소량은 0.5%이고, 180℃에서 3시간 가열 후의 기재층의 열수축률은 0.35%이며, 점착제의 5% 중량 감소 온도는 270℃이고, 또한 180℃에서 3시간 가열 후의 기재층의 열수축률은 0.35%이었다.
상기에서 얻어진 결과를 이하의 표 1에 나타낸다.
Figure pat00001
실시예 1 및 2에서는, 리드 프레임을 이용하지 않은 무기판 반도체 패키지를 제작할 때에 칩을 확실히 유지하고, 칩의 지정 위치로부터의 어긋남이 작고, 점착제층에의 매립으로 인한 스탠드오프가 작고, 또한 사용 후에 패키지의 파손 없이 경박리가 가능하였다.
비교예 1에서는, 기재층의 유리 전이 온도가 127℃로 낮고, 그의 열수축률이 컸다. 그 결과, 180℃에서 3시간 가열 후의 칩의 어긋남 거리가 크고, 후속의 전극 형성 및 다이싱 공정에서, 원하는 안정적인 반도체 장치가 얻어지지 않았다.
비교예 2에서는, 봉지 수지 경화 후의 내열성 점착 테이프의 점착제층의 저장 탄성률이 낮았다. 따라서, 수지 봉지 공정에서 칩이 점착제층에 매립됨으로써 2.5㎛라는 큰 스탠드오프가 발생하고, 또한 점착제층의 높은 점착력으로 인해 박리시에 패키지가 파손되었다.
이상의 결과로부터 분명한 바와 같이, 본 발명에 의하면, 수지 봉지 공정 중 칩을 확실히 유지하는 것이 가능하고, 칩의 지정 위치로부터의 어긋남이 작고, 칩의 점착제층에의 매립으로 인한 스탠드오프가 작고, 또한 사용 후에 경박리가 가능한 반도체 장치 제조용 내열성 점착 테이프가 얻어질 수 있다.
본 발명을 그의 특정 실시형태를 참조하여 상세히 설명하였지만, 본 발명의 범위로부터 이탈하지 않고 다양한 변화 및 변경을 행할 수 있음은 당업자에게 자명할 것이다.
본 출원은 2010년 9월 14일자로 출원된 일본 특허출원 제2010-206159호에 기초하며, 그 출원의 전체 내용은 본 발명에 참고로 인용된다.
1: 칩
2: 반도체 장치 제조용 내열성 점착 테이프
3: 기판 4: 봉지 수지
5: 전극 6: 다이싱 블레이드
7: 다이싱 링 8: 다이싱 테이프
9: 접착제 잔류물 10: 평활한 박리 시트
11: 기재층 12: 점착제층
13: 기판 고정용 점착제층 14: 단자

Claims (6)

  1. 금속제의 리드 프레임을 이용하지 않는 무기판(substrateless) 반도체 칩을 수지에 의해 봉지할 때에 상기 칩에 접착되어 사용되는 반도체 장치 제조용 내열성 점착 테이프로서,
    유리 전이 온도가 180℃를 초과하는 기재층, 및 상기 기재층의 편면 또는 양면에 형성되고 180℃에서의 탄성률이 1.0×105Pa 이상인 점착제층을 포함하는
    반도체 장치 제조용 내열성 점착 테이프.
  2. 제 1 항에 있어서,
    상기 기재층은 0 내지 180℃의 온도 범위에서의 선팽창 계수가 3.0×10-5/℃ 이하인 반도체 장치 제조용 내열성 점착 테이프.
  3. 제 1 항에 있어서,
    실리콘 웨이퍼에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 50mN/20mm 이상인 반도체 장치 제조용 내열성 점착 테이프.
  4. 제 1 항에 있어서,
    상기 점착제층 상에서 경화시킨 봉지 수지에 대한 0 내지 180℃의 온도 범위의 적어도 한 점에서의 180° 박리 점착력이 20N/20mm 이하인 반도체 장치 제조용 내열성 점착 테이프.
  5. 제 1 항에 있어서,
    상기 점착제층은 180℃에서의 중량 감소량(weight loss)이 3.0중량% 이하인 반도체 장치 제조용 내열성 점착 테이프.
  6. 금속제의 리드 프레임을 이용하지 않는 무기판 반도체 칩을 수지에 의해 봉지하는 반도체 장치의 제조 방법으로서, 제 1 항에 따른 반도체 장치 제조용 내열성 점착 테이프를 사용하는 것을 포함하는 반도체 장치의 제조 방법.
KR1020120024996A 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법 KR20130103947A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120024996A KR20130103947A (ko) 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024996A KR20130103947A (ko) 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130103947A true KR20130103947A (ko) 2013-09-25

Family

ID=49452874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024996A KR20130103947A (ko) 2012-03-12 2012-03-12 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20130103947A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190118566A (ko) * 2017-02-28 2019-10-18 린텍 가부시키가이샤 점착 시트
KR20200085842A (ko) * 2017-11-16 2020-07-15 닛토덴코 가부시키가이샤 반도체 프로세스 시트 및 반도체 패키지 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190118566A (ko) * 2017-02-28 2019-10-18 린텍 가부시키가이샤 점착 시트
KR20200085842A (ko) * 2017-11-16 2020-07-15 닛토덴코 가부시키가이샤 반도체 프로세스 시트 및 반도체 패키지 제조 방법

Similar Documents

Publication Publication Date Title
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5144634B2 (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5137937B2 (ja) 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP4170839B2 (ja) 積層シート
JP5552404B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
KR101399690B1 (ko) 접착제 부착 칩의 제조방법
KR101136599B1 (ko) 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법
WO2015029871A1 (ja) 接着フィルムおよび半導体装置の製造方法
JP2011119427A (ja) 積層型半導体集積装置の製造方法
JP2013179316A (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR20080088487A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP2010062205A (ja) ダイシング・ダイボンドフィルムの製造方法
JP2011071486A (ja) ダイシングシート付き接着フィルム及びその製造方法
CN110383438B (zh) 粘合片
US20130244377A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
US8247503B2 (en) Adhesive composition and adhesive sheet
JP2011009709A (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
KR20190118553A (ko) 점착 시트
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
EP2639278A1 (en) Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing seminconductor device using the tape
KR20090111260A (ko) 접착제 조성물, 상기를 포함하는 접착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 장치
KR20130103947A (ko) 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법
WO2012099159A1 (ja) 半導体パッケージ製造工程用耐熱性粘着テープ
JP6988923B2 (ja) 半導体装置の製造方法、及びフィルム状接着剤

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination