KR101136599B1 - 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법 - Google Patents

접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101136599B1
KR101136599B1 KR1020117029354A KR20117029354A KR101136599B1 KR 101136599 B1 KR101136599 B1 KR 101136599B1 KR 1020117029354 A KR1020117029354 A KR 1020117029354A KR 20117029354 A KR20117029354 A KR 20117029354A KR 101136599 B1 KR101136599 B1 KR 101136599B1
Authority
KR
South Korea
Prior art keywords
adhesive
component
adhesive composition
mass parts
semiconductor wafer
Prior art date
Application number
KR1020117029354A
Other languages
English (en)
Other versions
KR20120005550A (ko
Inventor
게이스케 오오쿠보
아키라 나가이
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20120005550A publication Critical patent/KR20120005550A/ko
Application granted granted Critical
Publication of KR101136599B1 publication Critical patent/KR101136599B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 웨이퍼에의 첩부성, 웨이퍼 이면 연삭성 및 플립 칩 본딩시의 매립성 모두를 고수준으로 만족하는 필름상 접착제의 형성을 가능하게 하는 접착제 조성물을 제공하는 것이다.
상기 과제를 해결하는 접착제 조성물은 (A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지와, (B) 에폭시 수지와, (C) 방사선 중합성 화합물과, (D) 광개시제와, (E) 마이크로 캡슐형의 경화 촉진제를 포함한다.

Description

접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법{ADHESIVE COMPOSITION, ADHESIVE SHEET FOR CONNECTING CIRCUIT MEMBER, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 접착제 조성물, 이를 이용한 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 반도체 칩의 실장 기술로서, 반도체 칩을 직접 회로 기판에 접속하는 페이스 다운 본딩 방식이 알려져 있다. 이 방식에는 반도체 칩의 전극 부분에 땜납 범프를 형성하여 회로 기판의 전극에 땜납 접속하는 방법이나, 반도체 칩에 설치한 돌기 전극에 도전성 접착제를 도포하여 회로 기판의 전극과의 전기적인 접속을 행하는 방법이 있다.
페이스 다운 본딩 방식으로 제조된 반도체 장치는 각종 환경 하에 노출되었을 경우, 접속된 칩과 기판의 열팽창 계수 차이에 기초한 스트레스가 접속 계면에서 발생하기 때문에, 접속 신뢰성이 저하되기 쉽다는 문제를 갖고 있다. 이 때문에, 접속 계면의 스트레스를 완화할 목적으로 칩과 기판의 간극을 에폭시 수지 등의 언더필재로 충전하는 것이 행해지고 있다.
언더필재의 충전 방식으로서는, 칩과 기판을 접속한 후에 저점도의 액상 수지를 주입하는 방식과, 기판 상에 언더필재를 설치한 후에 칩을 탑재하는 방식이 있다. 또한, 후자의 방식에는 액상 수지를 도포하는 방식과 필름상 수지를 첩부하는 방식이 있다.
액상 수지를 이용하는 방식은 디스펜서에 의한 정밀한 도포량 조정이 곤란하다. 특히, 최근의 박형화된 칩을 실장하는 경우, 도포량이 너무 많으면, 본딩시에 스며나온 수지가 칩의 측면을 기어올라와 본딩 툴을 오염시키게 된다. 이 때문에, 본 방식에서는 툴의 세정이 필요하게 되어 양산시의 공정이 번잡해진다.
한편, 필름상 수지를 이용하는 방식은 필름의 두께를 조정함으로써 최적의 수지량을 제공하는 것을 용이하게 할 수 있는 반면, 가압착 공정이라 불리는 필름상 수지를 기판에 첩부하는 공정을 필요로 한다. 통상, 가압착 공정은 대상이 되는 칩 폭보다 다소 큰 폭으로 슬릿된 릴상의 접착제 테이프를 준비하고, 칩 크기에 맞게 기재 상의 접착제 테이프를 잘라내어 접착제가 반응하지 않는 정도의 온도에서 기판 상에 열 압착한다. 그런데, 칩 탑재 위치에 필름을 정밀도 좋게 공급하기는 어렵고, 또한 미소 칩 등에 대응한 세폭의 릴 가공은 곤란하기 때문에, 일반적으로 수율의 확보에는 가압착으로 첩부하는 필름을 칩 크기보다 크게 함으로써 대응하고 있다. 이 때문에, 본 방식에서는 인접 부품과의 거리나 실장 면적을 여분으로 확보할 필요가 있어, 고밀도화 실장에 대응하기 어렵다.
최근, 고밀도화 실장 기술의 하나로 필름상 접착제 부착 칩을 이용하는 방법이 검토되고 있다. 예를 들면, 하기 특허문헌 1 및 2 등에는 필름상의 접착제가 첩부된 웨이퍼를 준비하고, 이 웨이퍼의 이면을 연삭한 후, 웨이퍼를 접착제와 함께 절단하여 칩화함으로써, 칩에 칩 크기와 동일 크기의 접착제가 부착된 필름상 접착제 부착 칩을 제조하고, 이것을 회로 기판에 실장하여 반도체 장치를 제조하는 방법이 제안되어 있다.
일본 특허 공개 제2006-049482호 공보 일본 특허 제2833111호 명세서
상기 방법에서의 필름상 접착제는 웨이퍼에의 첩부 공정, 웨이퍼 이면 연삭 공정, 다이싱 공정, 플립 칩 본딩 공정을 거치게 된다. 웨이퍼에의 첩부 공정에서는 웨이퍼에 첩부했을 때에 박리나 공극의 발생을 충분히 억제할 수 있는 첩부성이 필름상 접착제에 요구된다. 웨이퍼 이면 연삭 공정에서는 웨이퍼 이면 연삭성이 우수한 것, 즉 연삭에 의한 파손이나 균열의 발생을 충분히 방지할 수 있는 점착성이나 밀착성을 갖고 있는 것이 필름상 접착제에 요구된다. 플립 칩 본딩 공정에서는 반도체 소자 탑재용 부재 등의 회로 부재와의 접속시에 공극이 발생하기 어려운 매립성이 필름상 접착제에 요구된다.
그러나, 상기 특허문헌 1에 기재된 웨이퍼 가공용 테이프의 접착제층은 필름 자체가 너무 부드럽기 때문에 고온 압착시에 공극이 생기기 쉬워, 매립 부족으로 인해 신뢰성에 악영향을 미칠 가능성이 있었다. 상기 특허문헌 2에 기재된 접착제 필름은 플립 칩 본딩 공정에서의 매립성이 반드시 충분하다고는 할 수 없고, 특히 땜납 접합을 동시에 행하는 경우의 200 ℃ 이상에서의 열 압착시에 공극이 발생하는 경우가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 반도체 웨이퍼에의 첩부성, 웨이퍼 이면 연삭성 및 플립 칩 본딩시의 매립성 모두를 고수준으로 만족하는 필름상 접착제의 형성을 가능하게 하는 접착제 조성물, 이를 이용한 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하는 본 발명의 접착제 조성물은, (A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지와, (B) 에폭시 수지와, (C) 방사선 중합성 화합물과, (D) 광개시제와, (E) 마이크로 캡슐형의 경화 촉진제를 포함한다.
본 발명의 접착제 조성물에 따르면, 상기 구성을 가짐으로써, 반도체 웨이퍼에의 첩부성, 웨이퍼 이면 연삭성 및 플립 칩 본딩시의 매립성 모두를 고수준으로 만족하는 필름상 접착제를 형성할 수 있다.
본 발명의 접착제 조성물에 의해 상기 효과가 얻어지는 이유를 본 발명자들은 이하와 같이 생각하고 있다. 즉, 상기 (A) 내지 (E) 성분을 조합함으로써, 웨이퍼에의 첩부 공정에서 요구되는 비교적 저온에서의 매립성 및 웨이퍼 이면 연삭 공정에서 요구되는 점착성이나 밀착성을 갖는 필름을 형성하면서, 상기 에폭시 수지 및 마이크로 캡슐형의 경화 촉진제의 배합에 의해 속경화성이 얻어지고, 및 방사선 중합성 화합물 및 광개시제의 배합에 의해 플립 칩 본딩 전의 방사선 조사에 의해 가열시의 유동성을 제어할 수 있음으로써, 본딩시에서의 양호한 매립성이 달성되었다고 본 발명자들은 생각하고 있다.
본 발명의 접착제 조성물은 (A) 성분 100 질량부와, (B) 성분 5 내지 500 질량부와, (C) 성분 5 내지 200 질량부와, (D) 성분 0.1 내지 30 질량부와, (E) 성분 50 내지 300 질량부를 포함하는 것인 것이 바람직하다.
또한, 본 발명의 접착제 조성물은 (F) 1 분자 내에 페놀성 수산기를 1개 갖는 메틸올 화합물을 더 포함할 수 있다. 이러한 화합물을 배합함으로써, 매립성을 손상시키지 않고 수지 조성물에 플럭스 활성을 부여할 수 있다. 이러한 접착제 조성물을 땜납 접합되는 회로 부재 사이에 개재시킨 경우, 땜납 표면의 산화막을 제거하기 위한 플럭스 활성이 충분히 얻어지고, 가열 가압에 의해 땜납 접합과 접착제의 경화를 동시에 함께 양호하게 행하는 것이 가능해진다.
본 발명의 접착제 조성물은 서로 대향하는 회로 부재 사이에 개재시켜, 회로 부재끼리를 접착하기 위해 사용할 수 있다.
본 발명의 회로 부재 접속용 접착제 시트는, 지지 기재와, 상기 지지 기재 상에 설치되며 상기 본 발명의 접착제 조성물을 포함하는 접착제층을 구비하는 것을 특징으로 한다. 본 발명의 회로 부재 접속용 접착제 시트는 접착제층을 서로 대향하는 회로 부재 사이에 개재시켜, 회로 부재끼리를 접착하기 위해 사용할 수 있다.
본 발명은 또한, 주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 회로 전극이 설치되어 있는 측에, 상기 본 발명의 회로 부재 접속용 접착제 시트의 접착제층을 첩부하는 공정과, 반도체 웨이퍼의 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 반도체 웨이퍼를 박화하는 공정과, 접착제층에 방사선을 조사하는 공정과, 박화한 반도체 웨이퍼 및 방사선이 조사된 접착제층을 다이싱하여 필름상 접착제 부착 반도체 소자로 개편화하는 공정과, 필름상 접착제 부착 반도체 소자와 반도체 소자 탑재용 지지 부재를 필름상 접착제 부착 반도체 소자의 필름상 접착제를 통해 접착하는 공정을 구비하는 반도체 장치의 제조 방법을 제공한다.
본 발명에 따르면, 반도체 웨이퍼에의 첩부성, 웨이퍼 이면 연삭성 및 플립 칩 본딩시의 매립성 모두를 고수준으로 만족하는 필름상 접착제의 형성을 가능하게 하는 접착제 조성물, 및 이를 이용한 회로 부재 접속용 접착제 시트를 제공할 수 있다. 또한, 본 발명에 따르면, 상기 회로 부재 접속용 접착제 시트를 이용한 반도체 장치의 제조 방법을 제공할 수 있고, 이에 따라 접속 신뢰성이 우수한 반도체 장치를 제공할 수 있다.
도 1은 본 발명에 따른 회로 부재 접속용 접착제 시트의 바람직한 일 실시 형태를 나타내는 모식 단면도이다.
도 2는 본 발명에 따른 반도체 장치의 제조 방법의 일 실시 형태를 설명하기 위한 모식 단면도이다.
도 3은 본 발명에 따른 반도체 장치의 제조 방법의 일 실시 형태를 설명하기 위한 모식 단면도이다.
도 4는 본 발명에 따른 반도체 장치의 제조 방법의 일 실시 형태를 설명하기 위한 모식 단면도이다.
도 5는 본 발명에 따른 반도체 장치의 제조 방법의 일 실시 형태를 설명하기 위한 모식 단면도이다.
도 6은 본 발명에 따른 반도체 장치의 제조 방법의 일 실시 형태를 설명하기 위한 모식 단면도이다.
도 1은 본 발명에 따른 회로 부재 접속용 접착제 시트의 바람직한 일 실시 형태를 나타내는 모식 단면도이다. 도 1에 나타내는 회로 부재 접속용 접착제 시트 (10)은 지지 기재 (3)과, 상기 지지 기재 (3) 상에 설치되며 본 발명의 접착제 조성물을 포함하는 접착제층 (2)와, 접착제층 (2)를 피복하는 보호 필름 (1)을 구비하고 있다.
우선, 접착제층 (2)를 구성하는 본 발명의 접착제 조성물에 대하여 설명한다.
본 발명의 접착제 조성물은 (A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지와, (B) 에폭시 수지와, (C) 방사선 중합성 화합물과, (D) 광개시제와, (E) 마이크로 캡슐형의 경화 촉진제를 포함한다.
(A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지는, 예를 들면 접착제 조성물에 도막성을 부여하기 위해 사용된다. 구체예로서는, 예를 들면 폴리에스테르, 폴리우레탄, 폴리비닐부티랄, 폴리아릴레이트, 폴리메틸메타크릴레이트, 아크릴 고무, 폴리스티렌, 페녹시 수지, NBR, SBR, 폴리이미드나 실리콘 변성 수지(아크릴 실리콘, 에폭시 실리콘, 폴리이미드 실리콘) 등의 열가소성 수지를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 상기 수지 중, 접착 후의 고신뢰성이 얻어지기 쉬워지는 고 Tg화의 관점에서 페녹시 수지가 바람직하다. 페녹시 수지로서는, 도토 가세이(주) 제조 FX-293, YP-70 등을 사용할 수 있다.
또한, (A) 성분은 리플로우 내성 면에서 (B) 에폭시 수지와 비상용인 것이 바람직하다. 다만, 상용성에 대해서는 (A) 성분의 특성만으로는 결정되지 않기 때문에, (A) 성분 및 (B) 성분 둘 다가 상용하지 않는 조합을 선택한다.
(A) 성분의 중량 평균 분자량은 2만 이상 10만 이하이지만, 3만 이상 9.5만 이하인 것이 바람직하고, 4만 이상 9만 이하인 것이 보다 바람직하고, 5만 이상 8만 이하인 것이 특히 바람직하다. 중량 평균 분자량이 이 범위에 있으면, 시트상 또는 필름상으로 한 접착제층의 강도, 가요성을 양호하게 균형시키는 것이 용해짐과 동시에 접착제층의 플로우성이 양호해지기 때문에, 배선의 회로 충전성(매립성)을 충분히 확보할 수 있다. 또한, 본 명세서에 있어서, 중량 평균 분자량이란, 표 1에 나타내는 조건에 따라서 겔 침투 크로마토그래프(GPC)로부터 표준 폴리스티렌에 의한 검량선을 이용하여 측정한 값을 말한다.
Figure 112011097478999-pct00001
(B) 에폭시 수지로서는, 경화되어 접착 작용을 갖는 것이면 특별히 한정되지 않으며, 예를 들면 에폭시 수지 핸드북(신보 마사키편, 일간공업신문사) 등에 기재되는 에폭시 수지를 널리 사용할 수 있다. 구체적으로는, 예를 들면 비스페놀 A형 에폭시 등의 이관능 에폭시 수지, 페놀노볼락형 에폭시 수지나 크레졸노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 트리스페놀메탄형 에폭시 수지 등을 사용할 수 있다. 또한, 다관능 에폭시 수지, 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지 또는 지환식 에폭시 수지 등, 일반적으로 알려져 있는 것을 적용할 수 있다.
비스페놀 A형 에폭시 수지로서는, 재팬 에폭시 레진(주) 제조 에피코트 807, 815, 825, 827, 828, 834, 1001, 1004, 1007, 1009, 다우 케미컬사 제조 DER-330, 301, 361, 도토 가세이(주) 제조 YD8125, YDF8170 등을 들 수 있다. 페놀노볼락형 에폭시 수지로서는, 재팬 에폭시 레진(주) 제조 에피코트 152, 154, 닛본 가야꾸(주) 제조 EPPN-201, 다우 케미컬사 제조 DEN-438 등을, 또한 o-크레졸노볼락형 에폭시 수지로서는, 닛본 가야꾸(주) 제조 EOCN-102S, 103S, 104S, 1012, 1025, 1027, 도토 가세이(주) 제조 YDCN 701, 702, 703, 704 등을 들 수 있다. 다관능 에폭시 수지로서는, 재팬 에폭시 레진(주) 제조 Epon 1031S, 1032-H60, 시바 스페셜리티 케미컬즈사 제조 아랄다이트 0163, 나가세 가세이(주) 제조 데나콜 EX-611, 614, 614B, 622, 512, 521, 421, 411, 321 등을 들 수 있다. 아민형 에폭시 수지로서는, 재팬 에폭시 레진(주) 제조 에피코트 604, 도토 가세이(주) 제조 YH-434, 미츠비시 가스 가가꾸(주) 제조 TETRAD-X, TETRAD-C, 스미또모 가가꾸(주) 제조 ELM-120 등을 들 수 있다. 복소환 함유 에폭시 수지로서는, 시바 스페셜리티 케미컬즈사 제조 아랄다이트 PT810 등의, UCC사 제조 ERL 4234, 4299, 4221, 4206 등을 들 수 있다. 이들 에폭시 수지는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
본 발명에서는 고접착력을 부여하는 관점에서, 비스페놀 A형 에폭시 수지 및 페놀노볼락형 에폭시 수지를 이용하는 것이 바람직하다.
본 발명에 따른 접착제 조성물에서의 (B) 성분의 함유량은 (A) 성분 100 질량부에 대하여 5 내지 500 질량부인 것이 바람직하고, 50 내지 500 질량부인 것이 보다 바람직하고, 75 내지 400 질량부로 하는 것이 보다 더 바람직하고, 100 내지 300 질량부로 하는 것이 특히 바람직하다. (B) 성분의 함유량이 상기 범위에 있으면, 필름상으로 형성한 접착제층의 탄성률 및 성형시의 플로우성 억제를 충분히 확보할 수 있어, 고온에서의 취급성을 양호하게 할 수 있다.
(C) 방사선 중합성 화합물로서는, 방사선의 조사에 의해 가교할 수 있는 화합물을 들 수 있다. 구체적으로는, 펜타에리트리톨트리아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 디펜타에리트리톨펜타아크릴레이트, 트리메틸올프로판트리아크릴레이트, 이소시아누르산 EO 변성 트리아크릴레이트, 디트리메틸올프로판테트라아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디시클로펜테닐옥시에틸아크릴레이트, 2,2-비스〔4-(메타크릴옥시?디에톡시)페닐〕프로판 등의 아크릴레이트 또는 메타크릴레이트를 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 신나카무라 가가꾸 가부시끼가이샤 제조: A-DPH, 히타치 가세이 고교 가부시끼가이샤 제조: FA-512AS, FA-513AS 등의 시판품을 사용할 수 있다.
본 발명에 따른 접착제 조성물에서의 (C) 성분의 함유량은 (A) 성분 100 질량부에 대하여 5 내지 200 질량부가 바람직하다. 이러한 함유량이 5 질량부 이상이면, 자외선 등의 방사선 조사에 의한 방사선 중합성 화합물의 중합 반응을 충분히 진행시킬 수 있고, 고온 압착시의 유동성을 억제할 수 있다. 한편, 배합량이 200 질량부를 초과하면, 가교가 지나치게 발생하여, 압착에 필요한 유동성이 얻어지기 어려워지기 때문에 바람직하지 않다. 이들 점을 고려하면, 상기 배합량은 10 내지 150 질량부가 보다 바람직하고, 20 내지 100 질량부가 특히 바람직하다.
(D) 광개시제로서는, 방사선의 조사에 의해 상기 (C) 성분을 경화시킬 수 있는 화합물을 들 수 있다. (D) 성분의 구체예로서는, 예를 들면 4,4'-디에틸아미노벤조페논, 4,4'-디메틸아미노벤조페논 등의 벤조페논류, 1-히드록시-시클로헥실페닐케톤, 2-메틸-1[4-(메틸티오)페닐]-2-모르폴리노프로판-1-온, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1 등의 케톤류, 및 비스(2,4,6-트리메틸벤조일)-페닐포스핀옥사이드를 들 수 있다. 그 중에서도 용매에 대한 용해성이나 열시의 안정성 면에서, 시바 스페셜리티 케미컬즈(주)사 제조의 Irg-184, Irg-819가 바람직하다. 또한, 광개시제는 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
본 발명에 따른 접착제 조성물에서의 (D) 성분의 함유량은 (A) 성분 100 질량부에 대하여 0.1 내지 30 질량부인 것이 바람직하다. 이러한 함유량이 0.1 질량부보다 적으면, 미반응 (D) 성분이 잔존하기 쉬워진다. 이 경우, 고온 압착시에 공극이 많아져, 매립성에 악영향을 주는 경향이 있다. 한편, 상기 함유량이 30 질량부를 초과하면, 중합 반응에 의해 분자량을 충분히 증가시키는 것이 곤란해져, 저분자량 성분이 많이 존재하는 경향이 있다. 이 경우, 저분자량 성분이 열시의 유동성에 영향을 미칠 가능성이 있다. 이들 점을 고려하면, 상기 함유량은 0.5 내지 25 질량부가 보다 바람직하고, 1 내지 20 질량부가 특히 바람직하다.
(E) 마이크로 캡슐형의 경화 촉진제로서는, 폴리우레탄, 폴리스티렌, 젤라틴 및 폴리이소시아네이트 등의 고분자 물질, 규산칼슘, 제올라이트 등의 무기물, 또는 니켈이나 구리 등의 금속 박막 등의 피막에 의해 경화 촉진제를 포함하는 핵이 실질적으로 덮여 있는 것을 들 수 있다. 캡슐에 내포되는 경화 촉진제로서는, 예를 들면 이미다졸, 테트라페닐포스포늄테트라페닐보레이트 등을 들 수 있다. 이들 중, 보존 안정성, 속경화성 면에서 이미다졸이 바람직하다.
마이크로 캡슐의 평균 입경은 필름 형성성의 관점에서 10 μm 이하가 바람직하고, 5 μm 이하가 보다 바람직하다. 또한, 입경의 하한치는 보존 안정성을 보다 확실하게 얻는 관점에서 2 μm 이상인 것이 바람직하다.
(E) 성분은 시판품을 사용할 수 있고, 예를 들면 아사히 가세이 케미컬즈 가부시끼가이샤 제조 HP-3941, HP-4032 등을 들 수 있다.
본 발명에 따른 접착제 조성물에서의 (E) 성분의 함유량은 (A) 성분 100 질량부에 대하여 50 내지 300 질량부인 것이 바람직하다. 이러한 함유량이 50 질량부 미만이면, 경화 반응이 진행되기 어려워지는 경향이 있고, 300 질량부를 초과하면, 마이크로 캡슐형의 경화 촉진제에 포함되어 있는 액상 성분의 영향으로 공극이 발생하기 쉬워지는 경향이 있다. 이들 점을 고려하면, 상기 함유량은 75 내지 250 질량부가 보다 바람직하고, 100 내지 200 질량부가 보다 더 바람직하다.
본 발명에 따른 접착제 조성물은 (F) 1 분자 내에 페놀 수산기를 1개 갖는 메틸올 화합물을 더 함유할 수 있다. 이러한 화합물을 배합함으로써, 매립성을 손상시키지 않고 접착제층 (2)에 플럭스 활성을 부여할 수 있다.
(F) 1 분자 내에 페놀 수산기를 1개 갖는 메틸올 화합물로서는, 이하의 플럭스 활성 시험에 있어서 땜납 볼을 거의 1개에 응집시킬 수 있는 것이 바람직하다. 시험은 구리판상에 3 mmφ의 땜납 볼을 10개 두고, 거기에 메틸올 화합물을 약 200 mg 얹고, 260 ℃로 데워진 핫 플레이트 상에서 가열하고, 30초 경과 후의 땜납 볼의 상태를 관찰한다.
또한, (F) 성분은 필름 형성시에는 반응이 억제되어 활성이 유지되고, 고온 압착시에는 활성을 보인 후에 반응하여 계 내에 도입된다는 설계의 관점에서, 페놀성 수산기의 양 이웃에 메틸올기가 존재하는 메틸올 화합물인 것이 바람직하다.
또한, (F) 성분은 하기 화학식 (1)로 표시되는 메틸올 화합물이 바람직하다.
Figure 112011097478999-pct00002
화학식 (1) 중, X는 탄소수 1 내지 10의 알킬기를 나타내고, 탄소수가 2 이상이고 메틸렌기를 갖는 경우, 메틸렌기의 적어도 하나가 -O-, -NH-, -S-, -CO-, -OCO- 또는 -COO-로 치환되어 있을 수도 있고, 탄소수가 3 이상이고 메틴기(-CH<)를 갖는 경우, 메틴기의 적어도 하나가 질소 원자로 치환되어 있을 수도 있다.
또한, 플럭스 활성이나 도공 용매에 대한 용해성의 관점에서, 상기 화학식 (1)에서의 X가 탄소수 1 내지 10의 직쇄상 또는 분지상의 알킬기인 메틸올 화합물을 이용하는 것이 바람직하다. 또한, 도공 용매에 대한 용해성의 관점에서, X가 메틸기 등인 메틸올 화합물을 이용하는 것이 바람직하다. 구체적으로는, 혼슈 가가꾸(주) 제조의 상품명: DML-POP, DML-PC 등을 들 수 있다.
본 발명에 따른 접착제 조성물에서의 (F) 성분의 함유량은 매립성을 충분히 유지하면서 양호한 플럭스 활성을 얻는 관점에서, 접착제 조성물 전량을 기준으로 하여 2 내지 30 질량％인 것이 바람직하다. 이러한 함유량이 2 질량％ 미만이면, 충분한 플럭스 활성이 발현되지 않을 가능성이 있고, 한편 30 질량％를 초과하면, 공극이 발생하기 쉬워지는 경향이 있다.
본 발명에 따른 접착제 조성물에는, 형성되는 접착제층의 취급성 향상, 열전도성 향상, 용융 점도의 조정 및 틱소트로픽성 부여 등을 목적으로 하여 무기 충전재를 첨가할 수 있다. 무기 충전재로서는 특별히 제한은 없고, 예를 들면 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 질화붕소, 결정성 실리카, 비정질성 실리카 등을 들 수 있다. 이들 충전재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 충전재의 형상은 특별히 제한되지 않는다.
상기 충전재 중에서도, 열전도성 향상을 위해서는, 산화알루미늄, 질화알루미늄, 질화붕소, 결정성 실리카, 비정질성 실리카 등이 바람직하다. 또한, 용융 점도의 조정이나 틱소트로픽성의 부여 목적으로는 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 결정성 실리카, 비정질성 실리카 등이 바람직하다. 또한, 필름의 열시 유동성 향상을 위해서는 나노 충전재를 이용하는 것이 보다 바람직하다.
무기 충전재의 배합량은 접착제 조성물 전량 100 질량부에 대하여 1 내지 100 질량부가 바람직하다. 이러한 배합량이 1 질량부 미만이면, 첨가 효과가 충분히 얻어지지 않는 경향이 있고, 100 질량부를 초과하면, 접착제층의 저장 탄성률의 상승, 접착성의 저하, 공극 잔존에 의한 전기 특성의 저하 등의 문제가 발생하기 쉬워지는 경향이 있다.
또한, 본 발명에 따른 접착제 조성물에는 이종 재료 간의 계면 결합을 좋게 하기 위해 각종 커플링제를 첨가할 수 있다. 커플링제로서는, 예를 들면 실란계, 티탄계, 알루미늄계 등을 들 수 있다.
상기 실란계 커플링제로서는, 예를 들면 γ-메타크릴옥시프로필트리메톡시실란, γ-메타크릴옥시프로필메틸디메톡시실란, γ-머캅토프로필트리메톡시실란, γ-머캅토프로필트리에톡시실란, 3-아미노프로필메틸디에톡시실란, 3-우레이도프로필트리에톡시실란, 3-우레이도프로필트리메톡시실란 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 닛본 유니카 가부시끼가이샤 제조 A-189, A-1160 등의 시판품을 이용할 수도 있다.
상기 커플링제의 배합량은 첨가 효과나 내열성 및 비용 면에서, (A) 성분 100 질량부에 대하여 0.01 내지 10 질량부로 하는 것이 바람직하다.
또한, 본 발명에 따른 접착제 조성물에는 이온성 불순물을 흡착하여 흡습시의 절연 신뢰성을 향상시킬 목적으로 이온 포착제를 더 첨가할 수 있다. 이러한 이온 포착제로서는, 예를 들면 트리아진티올 화합물, 비스페놀계 환원제 등의, 구리가 이온화하여 용출되는 것을 방지하기 위해 동해 방지제로서 알려진 화합물, 지르코늄계, 안티몬 비스무스계 마그네슘 알루미늄 화합물 등의 무기 이온 흡착제 등을 들 수 있다.
상기 이온 포착제의 배합량은 첨가 효과나 내열성 및 비용 등의 면에서, (A) 성분 100 질량부에 대하여 0.1 내지 10 질량부로 하는 것이 바람직하다.
또한, 본 발명의 효과를 저해하지 않는 범위 내에서 상기 접착제 조성물에 도전 입자를 함유시켜 이방 도전성 접착 필름(ACF)으로 할 수 있다.
접착제층 (2)는 상술한 본 발명에 따른 접착제 조성물을 용매에 용해 또는 분산하여 바니시로 하고, 이 바니시를 지지 기재 (3) 상에 도포하고, 가열에 의해 용매를 제거함으로써 형성할 수 있다. 또는, 상기 바니시를 보호 필름 (1) 상에 도포하고, 가열에 의해 용매를 제거함으로써 형성할 수 있다.
사용하는 용매는 특별히 한정되지 않지만, 접착제층 형성시의 휘발성이나 바니시 제조시의 용해성 등을 고려하여 결정하는 것이 바람직하다. 구체적으로는, 예를 들면 메탄올, 에탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올, 메틸에틸케톤, 아세톤, 메틸이소부틸케톤, 톨루엔, 크실렌 등의 비교적 저비점의 용매는 접착제층 형성시에 접착제층의 경화가 진행되기 어려운 점에서 바람직하다. 또한, 도공성을 향상시키는 등의 목적에서는, 예를 들면 디메틸아세트아미드, 디메틸포름아미드, N-메틸피롤리돈, 시클로헥사논 등의 비교적 고비점의 용매를 사용하는 것이 바람직하다. 이들 용매는 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
지지 기재 (3)으로서는, 예를 들면 폴리테트라플루오로에틸렌 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름, 폴리에틸렌테레프탈레이트 등의 플라스틱 필름 등을 들 수 있다. 시판되는 것으로서, 예를 들면 데이진 듀퐁 필름 가부시끼가이샤 제조의 「A-31」 등의 폴리에틸렌테레프탈레이트 필름 등을 들 수 있다. 또한, 지지 기재 (3)은 상기 재료로부터 선택되는 2종 이상이 혼합된 것, 또는 상기 필름이 복층화된 것일 수도 있다.
지지 기재 (3)의 두께는 특별히 제한은 없지만, 5 내지 250 μm가 바람직하다. 두께가 5 μm보다 얇으면, 반도체 웨이퍼의 연삭(백 그라인드)시에 지지 기재가 끊길 가능성이 있고, 250 μm보다 두꺼우면 경제적이지 않게 되기 때문에 바람직하지 않다.
지지 기재 (3)은 광 투과성이 높은 것이 바람직하고, 구체적으로는 500 내지 800 nm의 파장 영역에서의 최소 광투과율이 10％ 이상인 것이 바람직하다.
지지 기재 (3)으로서는 점착제층을 지지 기재 상에 1층 설치한 것을 사용할 수 있다. 설치하는 점착제로서는, 주 단량체로서 2-에틸헥실아크릴레이트와 메틸메타크릴레이트를 이용하고, 관능기 단량체로서 히드록시에틸아크릴레이트와 아크릴산을 이용하여, 용액 중합법에 의해 아크릴 공중합체를 합성한 것 등을 사용할 수 있다.
상기 바니시를 지지 기재 상에 도포하는 방법으로서는, 나이프 코팅법, 롤 코팅법, 스프레이 코팅법, 그라비아 코팅법, 바 코팅법, 커튼 코팅법 등, 일반적으로 주지된 방법을 들 수 있다.
접착제층 (2)의 두께는 특별히 제한은 없지만, 3 내지 200 μm가 바람직하다. 두께가 3 μm보다 작으면, 응력 완화 효과가 부족해지는 경향이 있고, 200 μm보다 두꺼우면 경제적이지 않게 될 뿐더러, 반도체 장치의 소형화의 요구에 부응하는 것이 곤란해진다.
보호 필름 (1)로서는, 예를 들면 폴리에틸렌테레프탈레이트 등의 내열성 및 내용매성을 갖는 중합체 필름을 사용할 수 있다. 시판되는 것으로서, 예를 들면 데이진 듀퐁 필름 가부시끼가이샤 제조의 「A-31」 등의 폴리에틸렌테레프탈레이트 필름 등을 들 수 있다. 보호 필름은 두께가 10 내지 100 μm인 것이 바람직하고, 30 내지 75 μm인 것이 보다 바람직하고, 35 내지 50 μm인 것이 특히 바람직하다. 이 두께가 10 μm 미만이면 도공시 보호 필름이 찢어지는 경향이 있고, 100 μm를 초과하면 염가성이 떨어지는 경향이 있다.
상술한 회로 부재 접속용 접착제 시트 (10)은 서로 대향하여 땜납 접합되는 회로 전극을 갖는 회로 부재와 반도체 소자 사이 또는 반도체 소자끼리의 사이에 개재시켜, 회로 부재와 반도체 소자 또는 반도체 소자끼리를 접착하기 위해 사용할 수 있다. 이 경우, 회로 부재와 반도체 소자 또는 반도체 소자끼리를 열 압착함으로써, 공극 발생을 억제하면서 충분한 접착력으로 접착할 수 있다. 이에 따라, 접속 신뢰성이 우수한 접속체를 얻을 수 있다.
다음으로, 회로 부재 접속용 접착제 시트 (10)을 이용하여 반도체 장치를 제조하는 방법에 대하여 설명한다.
도 2 내지 도 6은 본 발명에 따른 반도체 장치의 제조 방법의 바람직한 일 실시 형태를 설명하기 위한 모식 단면도이다. 본 실시 형태의 반도체 장치의 제조 방법은
(a) 주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 회로 전극이 설치되어 있는 측에, 상술한 본 발명에 따른 회로 부재 접속용 접착제 시트의 접착제층을 첩부하는 공정과,
(b) 반도체 웨이퍼의 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 반도체 웨이퍼를 박화하는 공정과,
(c) 접착제층에 방사선을 조사하는 공정과,
(d) 박화한 반도체 웨이퍼 및 방사선을 조사한 접착제층을 다이싱하여 필름상 접착제 부착 반도체 소자로 개편화하는 공정과,
(e) 필름상 접착제 부착 반도체 소자와 반도체 소자 탑재용 지지 부재를 필름상 접착제 부착 반도체 소자의 필름상 접착제를 통해 접착하는 공정
을 구비한다. 이하, 도면을 참조하면서 각 공정에 대하여 설명한다.
(a) 공정
우선, 접착제 시트 (10)을 소정의 장치에 배치하고, 보호 필름 (1)을 박리한다. 계속해서, 주면의 한쪽에 복수의 회로 전극 (20)을 갖는 반도체 웨이퍼 (A)를 준비하고, 반도체 웨이퍼 (A)의 회로 전극이 설치되어 있는 측에 접착제층 (2)를 첩부하여, 지지 기재 (3)/접착제층 (2)/반도체 웨이퍼 (A)가 적층된 적층체를 얻는다(도 2를 참조). 회로 전극 (20)에는 땜납 접합용의 땜납 범프를 설치할 수도 있다. 또한, 회로 전극 (20)에 땜납 범프를 설치하지 않고, 반도체 소자 탑재용 지지 부재의 회로 전극에 땜납 범프를 설치할 수도 있다.
(b) 공정
다음으로, 도 3의 (a)에 도시되는 바와 같이, 반도체 웨이퍼 (A)의 회로 전극 (20)이 설치되어 있는 측과는 반대측을 그라인더 (4)에 의해 연삭하고, 반도체 웨이퍼를 박화한다. 반도체 웨이퍼의 두께는, 예를 들면 10 μm 내지 300 μm로 할 수 있다. 반도체 장치의 소형화, 박형화의 관점에서, 반도체 웨이퍼의 두께를 20 μm 내지 100 μm로 하는 것이 바람직하다.
(c) 공정
도 3의 (b)에 도시되는 바와 같이, 접착제층 (2)에 지지 기재 (3)측으로부터 방사선을 조사함으로써 접착제층 (2)를 경화시켜, 접착제층 (2)와 지지 기재 (3) 사이의 접착력을 저하시킨다. 여기서, 사용되는 방사선으로서는, 예를 들면 자외선, 전자선, 적외선 등을 들 수 있다. 본 실시 형태에서는 파장 300 내지 800 nm의 방사선을 이용하는 것이 바람직하고, 그 조사 조건으로서는, 조도: 15 내지 100 mW/cm2로, 상기 아크릴 단량체 등의 (C) 성분이 중합하는 정도의 조사량으로 조사하는 것이 바람직하다.
(d) 공정
다음으로, 도 4의 (a)에 도시되는 바와 같이, 적층체의 반도체 (A)에 다이싱 테이프 (5)를 첩부하고, 이것을 소정의 장치에 배치하여 지지 기재 (3)을 박리한다. 이 때, 접착제층 (2)에 방사선이 조사되어 있음으로써, 지지 기재 (3)을 용이하게 박리할 수 있다. 지지 기재 (3)의 박리 후, 도 4의 (b)에 도시되는 바와 같이, 반도체 웨이퍼 (A) 및 접착제층 (2)를 다이싱 소우 (6)에 의해 다이싱한다. 이렇게 해서 반도체 웨이퍼 (A)는 복수의 반도체 소자 (A')로 분할되고, 접착제층 (2)는 복수의 필름상 접착제 (2a)로 분할된다.
계속해서, 다이싱 테이프 (5)를 익스팬드(확장)함으로써, 상기 다이싱에 의해 얻어진 각 반도체 소자 (A')를 서로 이격시키면서, 다이싱 테이프 (5)측으로부터 니들로 밀어 올려진 반도체 소자 (A') 및 필름상 접착제 (2a)를 포함하는 필름상 접착제 부착 반도체 소자 (12)를 흡인 콜릿 (7)로 흡인하여 픽업한다.
(e) 공정
다음으로, 도 6에 도시되는 바와 같이, 필름상 접착제 (2a)가 부착된 반도체 소자 (A')의 회로 전극 (20)과, 반도체 소자 탑재용 지지 부재 (8)의 회로 전극 (22)를 위치 정합하고, 필름상 접착제 부착 반도체 소자 (12)와 반도체 소자 탑재용 지지 부재 (8)을 열 압착한다. 이 열 압착에 의해, 회로 전극 (20)과 회로 전극 (22)가 전기적으로 접속됨과 동시에, 반도체 소자 (A')와 반도체 소자 탑재용 지지 부재 (8) 사이에 필름상 접착제 (2a)의 경화물이 형성된다.
또한, 회로 전극 (20) 또는 회로 전극 (22)에 땜납 범프가 설치되어 있는 경우, 열 압착에 의해, 회로 전극 (20)과 회로 전극 (22)가 땜납 접합에 의해 전기적이고 기계적으로 접속된다.
열 압착시의 온도는 땜납 접합의 관점에서 200 ℃ 이상인 것이 바람직하고, 220 ℃ 내지 260 ℃인 것이 보다 바람직하다. 열 압착 시간은 1 내지 20초로 할 수 있다. 열 압착의 압력은 0.1 내지 5 MPa로 할 수 있다.
이상의 공정을 거쳐 반도체 장치 (30)이 얻어진다. 본 실시 형태의 반도체 장치의 제조 방법에서는 본 발명에 따른 회로 부재 접속용 접착제 시트를 이용함으로써, 상기 (a) 공정에서는 박리나 공극의 발생을 충분히 억제할 수 있고, 상기 (b) 공정에서는 웨이퍼를 파손이나 균열의 발생을 충분히 방지하면서 연삭할 수 있고, 상기 (e) 공정에서는 공극의 발생을 충분히 억제하면서 반도체 소자와 반도체 소자 탑재용 지지 부재를 양호하게 접착할 수 있다. 이에 따라, 반도체 장치 (30)은 접속 신뢰성이 우수한 것이 될 수 있다. 또한, 본 실시 형태의 반도체 장치의 제조 방법에 따르면, 그와 같은 반도체 장치를 수율 좋게 제조할 수 있다.
<실시예>
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명한다. 단, 본 발명은 이들 실시예로 한정되는 것은 아니다.
(실시예 1)
열가소성 수지로서 페녹시 수지 「FX293」(도토 가세이 가부시끼가이샤 제조, 제품명) 100 질량부, 에폭시 수지로서 「1032H60」(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명) 80 질량부 및 「YL-980」(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명) 60 질량부, 방사선 중합성 화합물로서 「FA-513AS」(히타치 가세이 고교 가부시끼가이샤 제조, 제품명) 80 질량부, 광개시제로서 「Irg-184」(시바 스페셜리티 케미컬즈(주) 제조, 제품명) 4.0 질량부, 마이크로 캡슐형 경화 촉진제로서 「HX-3941HP」(아사히 가세이 케미컬즈 가부시끼가이샤 제조, 제품명) 160 질량부, 및 실란 커플링제로서 「SH-6040」(도레이 다우코닝 실리콘 제조, 제품명) 4 질량부를 혼합한 혼합물을, 톨루엔과 아세트산에틸의 혼합 용매 중에 용해시켜 접착제 조성물의 바니시를 얻었다. 얻어진 바니시를 계량한 후, 여기에 충전재로서 실리카 입자 「SE-2050」(가부시끼가이샤 애드마테크스사 제조, 제품명, 평균 입경 0.5 μm)을, 바니시 중의 「FX293」 100 질량부에 대하여 400 질량부의 비율로 가하고, 교반하여 분산시켰다. 얻어진 분산물을, 지지 기재로서의 세퍼레이터 필름(PET 필름, 두께 38 μm) 상에 롤 코터를 이용하여 도포한 후, 70 ℃의 오븐에서 10분간 건조시켰다. 이렇게 해서 지지 기재 상에 두께 30 μm의 접착제층이 형성되어 이루어지는 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 2)
「YL-980」 대신에 「EX-1020」(오사카 가스 케미칼 가부시끼가이샤 제조, 제품명)을 60 질량부 배합한 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 3)
「FA-513AS」 대신에 「A-DPH」(신나카무라 고교 가가꾸 가부시끼가이샤 제조, 제품명)를 80 질량부 배합한 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 4)
「FX293」 대신에 「YP-70」(도토 가세이 가부시끼가이샤 제조, 제품명)을 100 질량부 배합한 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 5)
메틸올 화합물인 「DML-POP」(혼슈 가가꾸 고교 가부시끼가이샤, 제품명) 20 질량부를 더 배합한 것 이외에는 실시예 3과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 6)
우선, 백 그라인드(BG) 테이프 A를 이하의 절차로 제조하였다. 주 단량체로서 2-에틸헥실아크릴레이트와 메틸메타크릴레이트를, 관능기 단량체로서 히드록시에틸아크릴레이트와 아크릴산을 이용하여, 용액 중합법에 의해 아크릴 공중합체를 합성하였다. 얻어진 아크릴 공중합체의 중량 평균 분자량은 40만, 유리 전이점은 -38 ℃였다. 이어서, 아크릴 공중합체 100 질량부에 대하여 다관능 이소시아네이트 가교제(닛본 폴리우레탄 고교 가부시끼가이샤 제조, 상품명: 코로네이트 HL) 10 질량부를 배합하여 점착제 바니시를 제조하고, 폴리올레핀 필름(오카모토 가부시끼가이샤 제조, 상품명: WNH-2110, 두께 100 μm) 상에 건조시의 점착제층의 두께가 10 μm가 되도록 도공 건조하였다. 또한, 실리콘계 이형제를 도포한 2축 연신 폴리에스테르 필름(데이진 듀퐁 필름 가부시끼가이샤 제조, 상품명: A3171, 두께 25 μm)을 점착제면에 라미네이트하였다. 이 점착제층 부착 필름을 실온에서 1주일간 방치하여 충분히 에이징을 행하였다. 에이징 후의 점착제층 부착 필름으로부터 2축 연신 폴리에스테르 필름을 박리한 것을 BG 테이프 A로 하였다.
열가소성 수지로서 페녹시 수지 「FX293」(도토 가세이 가부시끼가이샤 제조, 제품명) 100 질량부, 에폭시 수지로서 「1032H60」(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명) 80 질량부 및 「YL-980」(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명) 60 질량부, 방사선 중합성 화합물로서 「FA-513AS」(히타치 가세이 고교 가부시끼가이샤 제조, 제품명) 80 질량부, 광개시제로서 「Irg-184」(시바 스페셜리티 케미컬즈(주) 제조, 제품명) 4.0 질량부, 마이크로 캡슐형 경화 촉진제로서 「HX-3941HP」(아사히 가세이 케미컬즈 가부시끼가이샤 제조, 제품명) 160 질량부, 및 실란 커플링제로서 「SH-6040」(도레이 다우코닝 실리콘 제조, 제품명) 4 질량부를 혼합한 혼합물을, 톨루엔과 아세트산에틸의 혼합 용매 중에 용해시켜 접착제 조성물의 바니시를 얻었다. 얻어진 바니시를 계량한 후, 여기에 충전재로서 실리카 입자 「SE-2050」(가부시끼가이샤 애드마테크스사 제조, 제품명, 평균 입경 0.5 μm)을, 바니시 중의 「FX293」 100 질량부에 대하여 400 질량부의 비율로 가하고, 교반하여 분산시켰다. 얻어진 분산물을, 보호 필름인 표면 이형 처리 폴리에틸렌테레프탈레이트(데이진 듀퐁 필름 가부시끼가이샤 제조, 테이진 테토론 필름: A-31, 두께 50 μm) 상에 건조 후의 두께가 30 μm가 되도록 도포하고, 70 ℃에서 10분간 가열 건조하여 접착제층을 형성하였다. 이어서, 상기 접착제층 상에, BG 테이프 A의 점착제층이 접촉하도록 상기 BG 테이프 A를 라미네이트함으로써, 보호 필름(표면 이형 처리 폴리에틸렌테레프탈레이트), 접착제층, BG 테이프 A를 포함하는 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 1)
「FA-513AS」 및 「Irg-184」를 배합하지 않은 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 2)
「FA-513AS」 및 「Irg-184」를 배합하지 않은 것 이외에는 실시예 4와 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 3)
「HX-3941HP」를 배합하지 않은 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 4)
「HX-3941HP」 대신에 「2MAOK」(시코쿠 가세이 고교 가부시끼가이샤 제조, 제품명)를 14 질량부 배합한 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 5)
「HX-3941HP」를 배합하지 않은 것 이외에는 실시예 6과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
[회로 부재 접속용 접착제 시트의 평가]
상기에서 얻어진 회로 부재 접속용 접착제 시트에 대하여, 하기의 시험 절차에 따라서 웨이퍼 첩부성, 웨이퍼 이면 연삭성 및 매립성을 평가하였다. 결과를 표 2에 나타낸다.
<웨이퍼 첩부성>
지지 대상에 얹은 실리콘 웨이퍼(6 인치 직경, 두께 625 μm)의 회로 전극이 설치되어 있는 면에, 회로 부재 접속용 접착제 시트를, 접착제층을 실리콘 웨이퍼측으로 하여 라미네이트 조건(온도 80 ℃, 선압 0.5 내지 2 kgf/cm, 이송 속도 0.5 내지 5 m/분)으로 가압함으로써 적층하였다. 이 때의 접착제층의 첩부 상태를 육안 및 현미경 관찰로 시찰하고, 하기의 기준에 기초하여 웨이퍼 첩부성을 평가하였다.
A: 박리, 공극이 관찰되지 않음.
C: 박리, 공극이 관찰됨.
<웨이퍼 이면 연삭성>
상기와 동일하게 하여 회로 부재 접속용 접착제 시트와 실리콘 웨이퍼(두께 625 μm)의 적층체를 제조하고, 이것을 백그라인더에 배치하고, 두께가 280 μm가 될 때까지 실리콘 웨이퍼의 이면을 연삭(백 그라인드)하였다. 연삭한 웨이퍼를 육안 및 현미경 관찰로 시찰하고, 하기의 기준에 기초하여 웨이퍼 이면 연삭성을 평가하였다.
A: 웨이퍼의 파손 및 미세균열의 발생이 없음.
C: 웨이퍼의 파손 또는 미세균열의 발생이 있음.
<매립성>
금 와이어 범프(레벨링 완료, 범프 높이 30 μm, 184 범프) 부착 칩(10 mm각(角), 두께 280 μm)을, 범프면을 위로 향하게 하여 가압착 장치의 스테이지 상에 두었다. 다음으로, 회로 부재 접속용 접착제 시트를 지지 기재째로 11 mm각으로 절단하고, 이것을 접착층측이 범프면을 향하도록 하여 칩에 씌우고, 추가로 실리콘제 열 전도성 커버 필름을 얹어서 80 ℃, 1 MPa로 가열, 가압을 행하였다.
가열 가압 후, 접착제층으로부터 지지 기재를 박리하고, 접착제층에 대하여 자외선을 이용하여 조도 15 mW/cm2로 500 mJ의 노광을 행하여 접착제 부착 칩을 얻었다. 다음으로, 얻어진 접착제 부착 칩을 Ni/Au 도금 Cu 회로 인쇄 기판과 위치 정합하고, 이어서 250 ℃, 5 MPa, 10초의 가열, 가압을 행하였다. 이렇게 해서 얻어진 반도체 장치에 대하여, 공극 상황을 초음파 현미경으로 시찰하고, 하기의 기준에 기초하여 매립성을 평가하였다.
A: 공극이 거의 없고, 공극이 매립 면적의 10％ 미만임.
C: 공극이 많이 존재하고, 공극이 매립 면적의 10％ 이상임.
<지지 기재 박리성>
상기 웨이퍼 이면 연삭성의 평가 샘플을, 조도: 20 mW/cm2, 노광량: 500 mJ의 조건으로 자외선 조사하고, 그 후 회로 부재 접속용 접착제 시트의 지지 기재(또는 BG 테이프)를 5 mm/초의 속도로 박리하였다. 박리한 후의 지지 기재(또는 BG 테이프)와 회로 부재 접속용 접착제 부착 웨이퍼의 표면을 육안 및 현미경 관찰로 시찰하고, 하기 기준에 기초하여 지지 기재 박리성을 평가하였다.
A: 지지 기재(또는 BG 테이프)를 접착제층으로부터 박리할 수 있고, 접착제층과 웨이퍼의 박리가 없음.
B: 지지 기재(또는 BG 테이프)를 접착제층으로부터 일부 박리할 수 없고, 일부 접착제층째로 웨이퍼로부터 박리됨(접착제층의 웨이퍼로부터의 박리 면적이 30％ 미만).
C: 지지 기재(또는 BG 테이프)를 접착제층으로부터 박리할 수 없고, 접착제층째로 웨이퍼로부터 박리됨(접착제층의 웨이퍼로부터의 박리 면적이 30％ 이상)
Figure 112011097478999-pct00003
1: 보호 필름
2: 접착제층
3: 지지 기재
4: 그라인더
5: 다이싱 테이프
6: 다이싱 소우
7: 흡인 콜릿
8: 반도체 소자 탑재용 지지 부재
10: 회로 부재 접속용 접착제 시트
12: 필름상 접착제 부착 반도체 소자
20, 22: 회로 전극
30: 반도체 장치
A: 반도체 웨이퍼
B: 방사선

Claims (9)

  1. (A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지와,
    (B) 에폭시 수지와,
    (C) 방사선 중합성 화합물과,
    (D) 광개시제와,
    (E) 마이크로 캡슐형의 경화 촉진제와,
    (F) 1 분자 내에 페놀성 수산기를 1개 갖는 메틸올 화합물
    을 포함하는 접착제 조성물이며, (A) 성분 100 질량부에 대하여, (B) 성분 5 내지 500 질량부, (C) 성분 5 내지 200 질량부, (D) 성분 0.1 내지 30 질량부, (E) 성분 50 내지 300 질량부를 포함하고, (F) 성분의 함유율이 접착제 조성물 전량을 기준으로 하여 2 내지 30 질량％인 접착제 조성물.
  2. 제1항에 있어서, 상기 메틸올 화합물이 하기 화학식 (1)로 표시되는 메틸올 화합물인 접착제 조성물.
    Figure 112011102626621-pct00010

    (화학식 (1) 중, X는 탄소수 1 내지 10의 알킬기를 나타내고, 탄소수가 2 이상이고 메틸렌기를 갖는 경우, 메틸렌기의 적어도 하나가 -O-, -NH-, -S-, -CO-, -OCO- 또는 -COO-로 치환되어 있을 수도 있고, 탄소수가 3 이상이고 메틴기(-CH<)를 갖는 경우, 메틴기의 적어도 하나가 질소 원자로 치환되어 있을 수도 있음)
  3. 제1항 또는 제2항에 있어서, 무기 충전제를 더 포함하는 접착제 조성물.
  4. 제1항 또는 제2항에 있어서, 커플링제를 더 포함하는 접착제 조성물.
  5. 제3항에 있어서, 커플링제를 더 포함하는 접착제 조성물.
  6. (A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지와,
    (B) 에폭시 수지와,
    (C) 방사선 중합성 화합물과,
    (D) 광개시제와,
    (E) 마이크로 캡슐형의 경화 촉진제
    를 포함하는 접착제 조성물이며,
    (A) 성분 100 질량부에 대하여, (B) 성분 5 내지 500 질량부, (C) 성분 5 내지 200 질량부, (D) 성분 0.1 내지 30 질량부, (E) 성분 50 내지 300 질량부 포함하고,
    주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측에, 상기 접착제 조성물을 포함하는 회로 부재 접속용 접착제 시트의 접착제층을 첩부하고, 상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 상기 반도체 웨이퍼를 박화하여, 반도체 소자 탑재용 지지 부재에 접속하기 위해 사용되는 접착제 조성물.
  7. 제6항에 있어서, 무기 충전제를 더 포함하는 접착제 조성물.
  8. 제6항 또는 제7항에 있어서, 커플링제를 더 포함하는 접착제 조성물.
  9. 주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측에, 회로 부재 접속용 접착제 시트의 접착제층을 첩부하는 공정과,
    상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 상기 반도체 웨이퍼를 박화하는 공정과,
    상기 접착제층에 방사선을 조사하는 공정과,
    상기 박화한 반도체 웨이퍼 및 상기 방사선이 조사된 접착제층을 다이싱하여 필름상 접착제 부착 반도체 소자로 개편화(個片化)하는 공정과,
    상기 필름상 접착제 부착 반도체 소자와 반도체 소자 탑재용 지지 부재를 상기 필름상 접착제 부착 반도체 소자의 필름상 접착제를 통해 접착하는 공정
    을 구비하며, 상기 회로 부재 접속용 접착제 시트가 (A) 중량 평균 분자량이 2만 이상 10만 이하인 열가소성 수지와, (B) 에폭시 수지와, (C) 방사선 중합성 화합물과, (D) 광개시제와, (E) 마이크로 캡슐형의 경화 촉진제를 포함하고, (A) 성분 100 질량부에 대하여, (B) 성분 5 내지 500 질량부, (C) 성분 5 내지 200 질량부, (D) 성분 0.1 내지 30 질량부, (E) 성분 50 내지 300 질량부 포함하는, 반도체 장치의 제조 방법.
KR1020117029354A 2009-05-13 2010-04-27 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법 KR101136599B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009116699 2009-05-13
JPJP-P-2009-116699 2009-05-13
PCT/JP2010/057472 WO2010131575A1 (ja) 2009-05-13 2010-04-27 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20120005550A KR20120005550A (ko) 2012-01-16
KR101136599B1 true KR101136599B1 (ko) 2012-04-18

Family

ID=43084948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117029354A KR101136599B1 (ko) 2009-05-13 2010-04-27 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
JP (3) JP4766180B2 (ko)
KR (1) KR101136599B1 (ko)
WO (1) WO2010131575A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201405729QA (en) * 2012-04-10 2014-11-27 Sumitomo Bakelite Co Semiconductor device, die attaching material, and method for manufacturing semiconductor device
KR20150011072A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 임시 접착제 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP6244183B2 (ja) * 2013-11-20 2017-12-06 東京応化工業株式会社 処理方法
KR101649760B1 (ko) * 2015-04-29 2016-08-19 한국신발피혁연구원 내수 및 내열 특성이 우수한 1액형 수성 접착제 조성물의 제조방법 및 이 방법에 의해 제조된 1액형 수성 접착제 조성물
KR101870777B1 (ko) * 2017-03-28 2018-06-26 한국신발피혁연구원 마이크로캡슐형 잠재성 경화제의 제조방법 및 이 방법에 의해 제조된 마이크로캡슐형 잠재성 경화제
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
KR102588785B1 (ko) * 2019-02-25 2023-10-12 미쓰비시덴키 가부시키가이샤 반도체 소자의 제조 방법
CN112552853B (zh) * 2020-12-29 2022-08-02 烟台信友新材料有限公司 一种紫外光引发常温快速固化单组分环氧胶及其制备方法
JP2024047019A (ja) * 2022-09-26 2024-04-05 株式会社レゾナック 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
JP2024047022A (ja) * 2022-09-26 2024-04-05 株式会社レゾナック 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
JP2024078062A (ja) * 2022-11-29 2024-06-10 株式会社レゾナック 接着剤フィルム、接着剤テープ、剥離フィルム付き接着剤テープ、半導体装置の製造方法及び半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235530A (ja) 2004-02-18 2005-09-02 Hitachi Chem Co Ltd 回路接続材料

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3900588A1 (de) * 1989-01-11 1990-07-19 Toepholm & Westermann Fernsteuerbares, programmierbares hoergeraetesystem
JPH1135699A (ja) * 1997-07-17 1999-02-09 Toray Ind Inc 湿気硬化樹脂からなる製品の製造方法
JPH11130841A (ja) * 1997-10-29 1999-05-18 Hitachi Chem Co Ltd エポキシ樹脂組成物、接着剤、回路接続用組成物及びこれを用いたフィルム
JP2002145985A (ja) * 2000-11-10 2002-05-22 Toshiba Chem Corp 液状封止用樹脂組成物
JP2002285135A (ja) * 2001-03-27 2002-10-03 Shin Etsu Polymer Co Ltd 異方導電性接着剤及びこれを用いた接続構造
JP2003238925A (ja) * 2002-02-19 2003-08-27 Hitachi Chem Co Ltd 接着剤組成物、接着フィルム
JP4907840B2 (ja) * 2003-11-12 2012-04-04 日立化成工業株式会社 異方導電フィルム及びこれを用いた回路板
JP4492148B2 (ja) * 2004-02-18 2010-06-30 日立化成工業株式会社 回路接続方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP5557526B2 (ja) * 2007-07-11 2014-07-23 日立化成株式会社 回路部材接続用接着剤及び半導体装置
JP5510911B2 (ja) * 2007-08-17 2014-06-04 株式会社伸興サンライズ 建造物用複合内装塗材
JP4900198B2 (ja) * 2007-11-02 2012-03-21 住友ベークライト株式会社 フラックス機能を有する感光性樹脂組成物
JP5499516B2 (ja) * 2009-05-13 2014-05-21 日立化成株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235530A (ja) 2004-02-18 2005-09-02 Hitachi Chem Co Ltd 回路接続材料

Also Published As

Publication number Publication date
JP4766200B2 (ja) 2011-09-07
KR20120005550A (ko) 2012-01-16
JP4766180B2 (ja) 2011-09-07
WO2010131575A1 (ja) 2010-11-18
JP2011157552A (ja) 2011-08-18
JP2010285602A (ja) 2010-12-24
JP2011146731A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
KR101136599B1 (ko) 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법
KR100991940B1 (ko) 점접착 시트
JP5477144B2 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
JP5569126B2 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
JP5544766B2 (ja) 半導体加工用接着フィルム積層体
JP5499516B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2011140617A (ja) アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
JP2013004872A (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP2010056409A (ja) 半導体ウェハ加工用接着フィルム
JP2007308694A (ja) 半導体用接着部材、半導体装置及び半導体装置の製造方法
KR101284978B1 (ko) 접착제 조성물, 상기를 포함하는 접착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 장치
KR20120030443A (ko) 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법
JP2013038175A (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP5499772B2 (ja) 半導体用接着部材、半導体用接着剤組成物、半導体用接着フィルム、積層体及び半導体装置の製造方法
JP6662074B2 (ja) 接着フィルム
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP5811514B2 (ja) フィルム状接着剤
JP6768188B2 (ja) 接着フィルム用接着剤組成物及びその製造方法
JP2012184288A (ja) 回路接続用接着剤、回路接続用接着シート及び半導体装置の製造方法
KR102186521B1 (ko) 반도체 회로 접속용 접착제 조성물 및 이를 포함한 접착 필름
WO2023048188A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法
KR20230129234A (ko) 접착제 조성물, 필름상 접착제, 다이싱·다이본딩 일체형필름, 및 반도체 장치 및 그 제조 방법
KR20230062565A (ko) 필름상 접착제, 접착 시트, 및 반도체 장치 및 그 제조 방법
JP2005032884A (ja) 半導体装置用ダイシング・ダイボンディングシート

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee