JPS62126660A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS62126660A JPS62126660A JP60266196A JP26619685A JPS62126660A JP S62126660 A JPS62126660 A JP S62126660A JP 60266196 A JP60266196 A JP 60266196A JP 26619685 A JP26619685 A JP 26619685A JP S62126660 A JPS62126660 A JP S62126660A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- thickness
- wiring layer
- bonding
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体素子塔載用外囲器に接着され、半導体素
子と外部回路基板とを電気的に接続するリードフレーム
に関し、特に、外囲器に対しリードフレームを水平に接
着するいわゆるフラットパック型外囲器に用いられるリ
ードフレームに関する。
子と外部回路基板とを電気的に接続するリードフレーム
に関し、特に、外囲器に対しリードフレームを水平に接
着するいわゆるフラットパック型外囲器に用いられるリ
ードフレームに関する。
（従来の技術）
従来セラミックを用いた半導体素子塔載用外囲器におい
て鉄−ニッケル合金、鉄−ニッケルーコバルト合金ある
いは銅合金を一様な厚さに圧延し、プレスあるいはエツ
チングによ、シ所定の形状に加工したリードフレームを
半導体素子塔載用外囲器の内部配線層の一部に銀ロウ等
で接着するのが一般的な方法である。
て鉄−ニッケル合金、鉄−ニッケルーコバルト合金ある
いは銅合金を一様な厚さに圧延し、プレスあるいはエツ
チングによ、シ所定の形状に加工したリードフレームを
半導体素子塔載用外囲器の内部配線層の一部に銀ロウ等
で接着するのが一般的な方法である。
フラットパンク型外囲器においても、第２図に示すよう
にセラミック基板１上の内部配線層２の一部に、厚さが
一様なリードフレーム３′ヲ接着している。その後の工
程としては半導体素子４を接着する工程、半導体素子４
と内部配線層２をポンディングワイヤ５で接続する工程
、あるいは、封止用のセラミックのふた（図示せず］を
接続する工程があシ、これらの工程においてハンドリン
グ途中でリードフレーム５′に大きな負荷がかかること
がよくある。しかしながら、第２図に示す様な構造であ
ると、リードフレーム５′に負荷がかかった場合、リー
ドフレーム３′と内部配線層２の界面であるＡ部に大き
な偶力がかかる為、リードフレーム３′が配線層２から
にがれｆＣす、あるいは配線層２がセラミック基板１か
らはがｎたシすることがしはしはおこる。
にセラミック基板１上の内部配線層２の一部に、厚さが
一様なリードフレーム３′ヲ接着している。その後の工
程としては半導体素子４を接着する工程、半導体素子４
と内部配線層２をポンディングワイヤ５で接続する工程
、あるいは、封止用のセラミックのふた（図示せず］を
接続する工程があシ、これらの工程においてハンドリン
グ途中でリードフレーム５′に大きな負荷がかかること
がよくある。しかしながら、第２図に示す様な構造であ
ると、リードフレーム５′に負荷がかかった場合、リー
ドフレーム３′と内部配線層２の界面であるＡ部に大き
な偶力がかかる為、リードフレーム３′が配線層２から
にがれｆＣす、あるいは配線層２がセラミック基板１か
らはがｎたシすることがしはしはおこる。
（発明が解決しようとする問題点）
本発明に従来のリードフレームの欠点を解消し、リード
フレームに対して外部から負荷がかかつても、リードフ
レームや内部配線層の剥れが生じにくい構造のリードフ
レームを提供しようとするものである。
フレームに対して外部から負荷がかかつても、リードフ
レームや内部配線層の剥れが生じにくい構造のリードフ
レームを提供しようとするものである。
（問題点を解決するための手段）
本発明は半導体素子を塔載する外囲器の内部配線層に接
続され、半導体素子と外部回路基板とを電気的に接続す
るリードフレームにおいて、内部配線層と接着する部分
の厚さが他の部分の厚さの１．３倍以上であり、接着す
る部分が他の部分よ〕接着面に向って突き出ていること
を特徴とするリードフレームにるる。
続され、半導体素子と外部回路基板とを電気的に接続す
るリードフレームにおいて、内部配線層と接着する部分
の厚さが他の部分の厚さの１．３倍以上であり、接着す
る部分が他の部分よ〕接着面に向って突き出ていること
を特徴とするリードフレームにるる。
（作用）
第１図に本発明によるリードフレームを用いた状態を示
す。このようにすることによシ、ハンドリングの途中に
リードフレームに負荷がかかつても、リードフレームの
厚さが薄くなっている部分によシ、負荷が吸収され、Ａ
部に大きな偶力がかかることもないためリードフレーム
や内部配線層がはがれるような不良がおこらない。
す。このようにすることによシ、ハンドリングの途中に
リードフレームに負荷がかかつても、リードフレームの
厚さが薄くなっている部分によシ、負荷が吸収され、Ａ
部に大きな偶力がかかることもないためリードフレーム
や内部配線層がはがれるような不良がおこらない。
本発明において、内部配線層との接着部の厚さが他の部
分の厚さの１．６倍以上としたのは、これ以下であると
薄い部分の負荷吸収効果がなくなるためである。
分の厚さの１．６倍以上としたのは、これ以下であると
薄い部分の負荷吸収効果がなくなるためである。
また、接着部の形状は接着部が他の部分より接着面に向
って突き出ているもので、第１図のように接着部と他の
部分とが上面を連続させることは必ずしも必費でなく、
接着面と他の部分の下面とが連続しなければよい。この
ような形状にすることによシ、リードフレームにかかる
負荷が、直接的に接触面に伝わることを防いでいる。
って突き出ているもので、第１図のように接着部と他の
部分とが上面を連続させることは必ずしも必費でなく、
接着面と他の部分の下面とが連続しなければよい。この
ような形状にすることによシ、リードフレームにかかる
負荷が、直接的に接触面に伝わることを防いでいる。
一方、他の部分の厚さを１００μｍ以下としたのはそれ
以上であると、その部分の剛性そのものが高くなシ、負
荷吸収効果が激減するためである。
以上であると、その部分の剛性そのものが高くなシ、負
荷吸収効果が激減するためである。
（実施例１）
厚さ１５０μｍの鉄−二ッケル−コバルト合金（通称：
コバール〕圧延材をエツチング加工によシ、リード先端
から１−までは、厚さ１５０μｍその他は厚さ７０μｍ
のリードフレームを作製し、これを第１図に示す様な
半導体外囲器に銀ロウにより水素雰囲気中で８５０１：
に加熱して接着した。この様な構造にした半導体外囲器
はリードフレームの９０°屈曲試験においてもまた後工
程のハンドリングにおいてもリードフレームのはがれや
内部配線層のはがれ等の不良が全く生じないことが確認
できた。
コバール〕圧延材をエツチング加工によシ、リード先端
から１−までは、厚さ１５０μｍその他は厚さ７０μｍ
のリードフレームを作製し、これを第１図に示す様な
半導体外囲器に銀ロウにより水素雰囲気中で８５０１：
に加熱して接着した。この様な構造にした半導体外囲器
はリードフレームの９０°屈曲試験においてもまた後工
程のハンドリングにおいてもリードフレームのはがれや
内部配線層のはがれ等の不良が全く生じないことが確認
できた。
（実施例２）
厚さ１５０μｍの４２％ニッケルー鉄合金（通称：４２
７０イ）圧延材をエツチング加工によシ、リード先端か
らＩｍまでは厚さ７５μｍから１５０μｍ、その他の部
分の厚さが７５ｐｍのリードフレームを数棟類作製し、
とｎを図１に示す様な外囲器に銀ロー付し、その後、リ
ードフレームを垂直に引張り、その強度を測定したとこ
ろ第３図の様な結果を得た。第３図の結果から明らかな
様に接着部の厚さが他の部分の１．３倍以上から、急激
に強度が上がっておシ、本発明の効果が確認でき、他に
制約がなければ接着部の厚さを他の部分の１．８倍以上
にすればよシ効果的である。
７０イ）圧延材をエツチング加工によシ、リード先端か
らＩｍまでは厚さ７５μｍから１５０μｍ、その他の部
分の厚さが７５ｐｍのリードフレームを数棟類作製し、
とｎを図１に示す様な外囲器に銀ロー付し、その後、リ
ードフレームを垂直に引張り、その強度を測定したとこ
ろ第３図の様な結果を得た。第３図の結果から明らかな
様に接着部の厚さが他の部分の１．３倍以上から、急激
に強度が上がっておシ、本発明の効果が確認でき、他に
制約がなければ接着部の厚さを他の部分の１．８倍以上
にすればよシ効果的である。
また、この引張試験に用いた外囲器はリードフレームと
接着する内部配線層がＷメタライズ層及び無電解Ｎ１
めつき層の２層で構成されておシ、引張試験後その状
態を観察したところ、接着部の厚さが他の厚さの１．３
倍以下のものは大半がＷメタライズと無電解Ｎ１ めつ
きとの界面ではがれており、引張時に大きな偶力がかか
ったことを物語っている。一方、１，５倍以上のものは
大半がリードフレームの断線であり、リード自身が負荷
を吸収したのが確認できた。
接着する内部配線層がＷメタライズ層及び無電解Ｎ１
めつき層の２層で構成されておシ、引張試験後その状
態を観察したところ、接着部の厚さが他の厚さの１．３
倍以下のものは大半がＷメタライズと無電解Ｎ１ めつ
きとの界面ではがれており、引張時に大きな偶力がかか
ったことを物語っている。一方、１，５倍以上のものは
大半がリードフレームの断線であり、リード自身が負荷
を吸収したのが確認できた。
（発明の効果〕
以上の説明から明らかなごとく、本発明によるリードフ
レームを用いた半導体素子塔載用外囲器は外部からの負
荷に強くリードフレームや内部配線層のはがれが生じな
いものであり、フラットバンク型外囲器、特にＧａＡβ
−ＦＥＴ 及びＧａＡＥｌ−ＩＣを塔載するフラットパ
ック型外囲気等に有効である。
レームを用いた半導体素子塔載用外囲器は外部からの負
荷に強くリードフレームや内部配線層のはがれが生じな
いものであり、フラットバンク型外囲器、特にＧａＡβ
−ＦＥＴ 及びＧａＡＥｌ−ＩＣを塔載するフラットパ
ック型外囲気等に有効である。
第１図は、本発明のリードフレームを用いた半導体素子
塔載外囲器の概念図、第２図は従来のリードフレームを
用いた外囲器の概念図、第３図は本発明の効果を示すリ
ード引張試験の結果を示すグラフである。
塔載外囲器の概念図、第２図は従来のリードフレームを
用いた外囲器の概念図、第３図は本発明の効果を示すリ
ード引張試験の結果を示すグラフである。
Claims (1)
- 半導体素子を塔載する外囲器の内部配線層に接続され、
半導体素子と外部回路基板とを電気的に接続するリード
フレームにおいて、内部配線層と接着する部分の厚さが
他の部分の厚さのを３倍以上であり、かつ、他の部分の
厚さが１００μ以下であり接着する部分が他の部分より
接着面に向つて突き出ていることを特徴とするリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266196A JPS62126660A (ja) | 1985-11-28 | 1985-11-28 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266196A JPS62126660A (ja) | 1985-11-28 | 1985-11-28 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126660A true JPS62126660A (ja) | 1987-06-08 |
Family
ID=17427592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266196A Pending JPS62126660A (ja) | 1985-11-28 | 1985-11-28 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595281U (ja) * | 1991-09-02 | 1993-12-27 | リョービ株式会社 | 魚釣用保冷箱 |
-
1985
- 1985-11-28 JP JP60266196A patent/JPS62126660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595281U (ja) * | 1991-09-02 | 1993-12-27 | リョービ株式会社 | 魚釣用保冷箱 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2734443B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02246359A (ja) | 半導体装置 | |
| JPS62126660A (ja) | リ−ドフレ−ム | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH0590465A (ja) | 半導体装置 | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JPS62296528A (ja) | 樹脂封止型半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPS63150953A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JP3115432B2 (ja) | 半導体装置 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPH02154435A (ja) | 半導体装置 | |
| JPS6364052B2 (ja) |