CN1529909A - 具有能量吸收结构的集成电路 - Google Patents

具有能量吸收结构的集成电路 Download PDF

Info

Publication number
CN1529909A
CN1529909A CNA028019989A CN02801998A CN1529909A CN 1529909 A CN1529909 A CN 1529909A CN A028019989 A CNA028019989 A CN A028019989A CN 02801998 A CN02801998 A CN 02801998A CN 1529909 A CN1529909 A CN 1529909A
Authority
CN
China
Prior art keywords
integrated circuit
edge section
substrate
member body
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028019989A
Other languages
English (en)
Inventor
W
W·施尼特
J·－H·福克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1529909A publication Critical patent/CN1529909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。

Description

具有能量吸收结构的集成电路
本发明涉及一集成电路，其包括基片、电路元件、该电路元件之间的互连元件、钝化涂层和能量吸收结构。
为了保护集成电路不受腐蚀和机械破坏，在用于互连元件的金属化的最上层形成图案之后设置钝化涂层，该钝化涂层只在设置引线(焊线)的位置(焊点)处被断开。
层间的机械应力、不足的层附着力和在封装集成电路时来自壳的压塑材料的应力可能在脆的钝化涂层和金属化的最上层中导致裂纹。
为了克服上述缺点，US5,880,528提出了一种具有一个能量吸收结构的集成电路。该集成电路包括一个硅基片和在该基片上的介电层(钝化层)。该集成电路还包括一个在该介电层上的最终金属化层。该介电层和该最终金属化层形成一个主动区域。该集成电路还包括一个由该最终金属化层形成的第一护圈。该集成电路还包括一个第二护圈，该第二护圈由该最终金属化层形成并包围该第一护圈。
然而，如US5,880,528公开的最终金属化层的能量吸收结构不能排除剪切力作用于钝化层的开口横向边缘上的情况，其将导致集成电路的过早失效。
因此，本发明的目的是提供一种具有改进的能量吸收结构的集成电路。
按照本发明，该目的通过一种集成电路实现，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。
电路元件中的和钝化涂层中的绝缘层的脆性导致构件体在没有能量吸收结构时对裂纹传播的阻力处于低水平。介电材料的边缘段是能量吸收式的，并能够通过塑性变形减小任何应力增加。
通过在电路元件中横向覆盖绝缘层和在边缘上及在带有所述可延展边缘段的侧壁上覆盖钝化层，排除了由绝缘层的裂纹传播和脆性破裂导致的集成电路的损坏。
该可延展材料可从包括可延展金属、可延展粘结剂和可延展聚合体的组中选择。
优选的是，该可延展材料具有KIc≥25Mpa √m的断裂韧度。
按照本发明的一个实施例，该可延展材料优选从包括可延展金属铝、钛、金、银、镍和它们的合金的组中选择。如果这些金属受到压力作用，它们便塑性变形并吸收横向剪切力。
按照本发明的一个实施例，该边缘段包括一个金属层。
如果该边缘段包括两个金属层，则与现有技术相关的本发明实现了特别有利的效果。这两个金属层可以以它们的内边缘啮合电路元件的各层及钝化涂层。这样，便以特别有效地方式吸收了力。
按照另一个优选实施例，该边缘段包括两个金属层和一个粘结层。该实施例特别适用于使用SOI工艺加工的集成电路。
本发明的这些和其它方面将结合下文所述的实施例进行说明，并由此变得清楚。附图所示为：
图1是一个具有由两个金属层构成的边缘段的平面工艺集成电路的横截面简图。
图2是一个具有由两个金属层构成的边缘段和一个粘结层的SOI工艺集成电路的横截面简图。
按照本发明的集成电路包括一个半导体基片7、在二氧化硅层3中的电路元件6、8、这些电路元件之间的互连元件2、一个钝化涂层1和一个可延展材料的能量吸收边缘段4、5。这样的集成电路可被具体为例如一个记忆电路、一个数字电路或一个模拟电路。该半导体基片可从数种可能的基片，例如半导体级单晶硅、半导体级多晶硅、半导体级非晶硅、硅化玻璃、硅化蓝宝石或硅化石英中选择。图1中所示的半导体基片7是一个传统的硅基片，图2中所示的半导体基片10是一个玻璃SOI基片，电路元件通过粘结层9粘结到该基片上。
该集成电路的电路元件可以包括所有合适的主动构件和被动构件，例如二极管、肖特基二极管、CMOS晶体管、双极晶体管、薄膜晶体管、电容器、电阻器、线圈、微构件和毫微构件，例如IR和UV传感器、气体传感器、光电子构件和相关的互连元件。
该金属互连元件使集成电路的被涂敷区域彼此电连通并将集成电路的单独构件相互连接起来。所述金属互连元件将引线一直引导到集成电路的边缘，在那里它们被加宽，以形成焊接区(焊点)。通常而言，互连元件布置在集成电路的一面或两面上的一个或多个金属化层中。
该钝化层作为防止机械破坏的保护层，作为防止互连元件的金属化不受腐蚀的保护层、作为扩散式叠层和作为用于吸收杂质的吸收层，以及防α辐射的屏蔽层。该钝化层所要达到的质量要求与上述专利申请相一致。主要使用氧化硅和氮化硅层。聚合体被部分用作为附加的保护层。由于高的内部应力和裂纹形成和分层的相关危险，厚度根据所使用的材料而受到限制，大约为1μm。该钝化层通常由两层各具有0.5-1μm的厚度的氧等离子层和氮等离子层组成。一个附加的聚酰亚胺层被证明是非常有效的。它作为应力缓冲器并在壳的压塑材料和构件体的覆盖面之间提供良好的粘结。该钝化层包括一个接触窗口，集成电路的触点(焊点)穿过该窗口被导向引线。
电路元件、互连元件和钝化层以这样的方式布置在基片上，从而基片的边沿区保持没有电路元件、互连元件和钝化涂层。在它们边缘的一侧，电路元件、互连元件和钝化层由可延展材料的边缘段所围绕。
该集成电路(芯片)的构件体通常是一个立方体。它由一个基面、一个覆盖面和数个侧表面限定。
该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和可延展边缘段构成。因此，侧表面和覆盖层之间的边缘也由可延展边缘段构成。
该构件体的边缘段可包括一个薄片结构。所述薄片结构优包括两个层。如图1和图2所示，这些面对集成电路的主动部分的端部优选啮入电路元件和互连元件的薄片结构中。
该边缘段也可包括一层可延展粘结剂，特别是该集成电路通过使用SOI工艺加工时。
该可延展材料可从包括可延展金属、可延展粘结剂和可延展聚合体的组中选择。
优选的是，该介电材料具有KIc≥25Mpa √m的断裂韧度。该断裂韧度是破裂敏感材料对导致整体破裂的裂纹的度量。
该可延展材料优选从包括可延展金属铝、钛、金、银、镍和它们的合金的组中选择。如果这些金属受到压力作用，它们便塑性变形并吸收横向剪切力。
下面将说明加工按本发明第一实施例的集成电路的方法。
首先，该集成电路被构成为象一个构件，其集成有电路元件，例如二极管、晶体管、电阻器、以及这些集成的电路元件之间的连接件都以本领域技术人员已知的方式布置在一个共同的基片中或上，共同形成该构件。
为了加工这些电路元件，在属于限定的导电类型的并包括一个精确的导电区域的单晶体的表面上或在该表面附近执行数道工序。这些电路元件有选择地结合数个氧化步骤、影印石版工序、选择蚀刻和中间涂敷步骤，例如弥散或离子注入而结合使用例如平面工艺或SOI工艺。SOI工艺集成电路通过一个粘结层以本领域技术人员已知的方式粘结到一个绝缘基片上。该基片的边缘区域不被覆盖或被再次制成为裸露的，该区域将在后面的阶段中由边缘段覆盖。
对于由金属、金属硅化物制成的互连元件或大量掺杂多晶硅的互连元件而言，它们使一个集成电路的电路元件彼此相连并与位于电路边缘的接触区域相连，电路上的整个表面首先覆盖以金属、金属硅化物或大量掺杂多晶硅，然后，进行图案成形，即通过湿化学法或干蚀刻法去除层的多余部分。优选的是，用于边缘段的第一金属层与最上面的金属化层一起形成。按本发明的又一个实施例，两个或多个用于边缘段的金属层和用于该集成电路的互连元件被共同形成在数个导体层中。基片最外面的边缘区域保持不金属化并形成钜齿状轨迹。
在对互连元件进行金属化处理之后，该集成电路便完成了，并可以投入使用。然而，由于电路易受污染且该金属化不是抗刮的，所以集成电路被覆盖以一钝化涂层。对于使用的所述钝化涂层而言，主要通过CVD方式沉积的氧化硅和氮化硅层形成。所述钝化涂层通过湿化学蚀刻或活性离子蚀刻形成图案。在所述形成图案的操作中，形成用于焊点的接触窗口和用于边缘段的边缘区域。钝化层最外面的边缘区域可保持完整，以形成钜齿状轨迹。
用于边缘段的另一个金属层可与用于焊点的金属化一起形成。
随后，该集成电路被沿钜齿状轨迹切割成方块。所述切割成方块的操作可通过例如轻轻地切割和断开、激光处理和断开、锯割或磨割进行。
为了保护集成电路不受机械破坏和化学的及环境的影响，所述集成电路被容纳在一个壳中，该壳也作用为分散和放出耗散热。
在多数情况下，构件体在压塑中被涂敷一层填有石英的热塑性环氧树脂。如果需要特殊的保护来防湿，或者如果集成电路将在相对高的温度下工作，则使用金属或陶瓷壳。壳的下部构成一个金属或陶瓷支撑板。在焊接后，设置一个金属盖来关闭壳，该壳然后被锡焊、熔焊或玻璃密封。这些用于封装集成电路的注塑、锡焊、熔焊或玻璃密封操作都在构件体上施加了一个热应力和剪切力，因为金属化层和钝化层具有不同的热膨胀系数。在操作中由构件产生的热量产生相同的热负荷。通过按本发明使构件体具有边缘段，实现了边缘段在受到应力时塑性变形，和横向剪切力能够不再导致构件体中的裂纹形成和分层。

Claims (7)

1.一种集成电路，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。
2.按权利要求1所述的集成电路，其特征在于，该可延展材料可从包括可延展金属、可延展粘结剂和可延展聚合体的组中选择。
3.按权利要求1所述的集成电路，其特征在于，该可延展材料具有KIc≥25Mpa√m的断裂韧度。
4.按权利要求1所述的集成电路，其特征在于，该可延展材料优选从包括可延展金属铝、钛、金、银、镍和它们的合金的组中选择。
5.按权利要求1所述的集成电路，其特征在于，该边缘段包括一个金属层。
6.按权利要求1所述的集成电路，其特征在于，该边缘段包括两个金属层。
7.按权利要求1所述的集成电路，其特征在于，该边缘段包括两个金属层和一个粘结层。
CNA028019989A 2001-06-01 2002-06-03 具有能量吸收结构的集成电路 Pending CN1529909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10126955A DE10126955A1 (de) 2001-06-01 2001-06-01 Integrierte Schaltung mit energieabsorbierender Struktur
DE10126955.2 2001-06-01

Publications (1)

Publication Number Publication Date
CN1529909A true CN1529909A (zh) 2004-09-15

Family

ID=7687042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028019989A Pending CN1529909A (zh) 2001-06-01 2002-06-03 具有能量吸收结构的集成电路

Country Status (6)

Country Link
US (1) US20040150072A1 (zh)
EP (1) EP1428244A2 (zh)
JP (1) JP2004533119A (zh)
CN (1) CN1529909A (zh)
DE (1) DE10126955A1 (zh)
WO (1) WO2002097868A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870087A (zh) * 2014-12-31 2016-08-17 矽品精密工业股份有限公司 基板结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255494B2 (en) * 2003-05-23 2007-08-14 Intel Corporation Low-profile package for housing an optoelectronic assembly
US6860652B2 (en) * 2003-05-23 2005-03-01 Intel Corporation Package for housing an optoelectronic assembly
US6894318B2 (en) * 2003-08-20 2005-05-17 Texas Instruments Incorporated Diode having a double implanted guard ring
TW200534366A (en) * 2004-03-05 2005-10-16 Koninkl Philips Electronics Nv Electronic device with stress relief element
WO2019188613A1 (ja) * 2018-03-29 2019-10-03 日本碍子株式会社 ガスセンサ素子
US11233288B2 (en) * 2018-07-11 2022-01-25 International Business Machines Corporation Silicon substrate containing integrated porous silicon electrodes for energy storage devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955037A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置
JPS62287645A (ja) * 1986-06-06 1987-12-14 Nec Corp 半導体集積回路
US4939032A (en) * 1987-06-25 1990-07-03 Aluminum Company Of America Composite materials having improved fracture toughness
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
US5084415A (en) * 1989-10-23 1992-01-28 At&T Bell Laboratories Metallization processing
JPH0697165A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 半導体装置及びその製造方法
DE19530878A1 (de) * 1995-08-10 1997-02-13 Optosys Gmbh Berlin Verfahren zum Hermetisieren von COB-Aufbauten
EP0856887B1 (en) * 1997-01-31 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device
US6288442B1 (en) * 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
EP1020907B1 (en) * 1999-01-15 2010-12-01 STMicroelectronics Srl Periphery barrier structure for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870087A (zh) * 2014-12-31 2016-08-17 矽品精密工业股份有限公司 基板结构
CN105870087B (zh) * 2014-12-31 2019-01-11 矽品精密工业股份有限公司 基板结构

Also Published As

Publication number Publication date
WO2002097868A3 (en) 2004-04-08
JP2004533119A (ja) 2004-10-28
DE10126955A1 (de) 2002-12-05
EP1428244A2 (en) 2004-06-16
WO2002097868A2 (en) 2002-12-05
US20040150072A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
US6657290B2 (en) Semiconductor device having insulation layer and adhesion layer between chip lamination
US6507116B1 (en) Electronic package and method of forming
US7335537B2 (en) Method of manufacturing semiconductor device including bonding pad and fuse elements
US8110443B2 (en) Semiconductor device and method of fabricating semiconductor device
CN101273446B (zh) 用于连接层的方法，相应的器件和有机发光二极管
CN1529909A (zh) 具有能量吸收结构的集成电路
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
CN217361590U (zh) 终端结构、功率半导体器件及电子设备
EP1922754A2 (en) Semiconductor device with supporting structure for isolation and passivation layers
US6479402B1 (en) Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
KR20010002843A (ko) 몰드형 웨이퍼 레벨 패키지
EP0902468B1 (en) Resin-sealed semiconductor device and method of manufacturing the device
JP2007514312A (ja) 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品
CN211788920U (zh) 半导体装置
CN1226787C (zh) 金属垫与接合垫区的结构
JP3541811B2 (ja) 半導体装置
KR20070014126A (ko) 전자 디바이스
JPH0456237A (ja) 半導体装置
TWI844687B (zh) 具有防滲基座及嵌入構件之線路板及其半導體組體
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
JP2937927B2 (ja) 半導体装置
JP2865224B2 (ja) 樹脂封止型半導体装置
JP2990322B2 (ja) 半導体装置
FR3030111A1 (fr) Procede de realisation d'une connexion electrique dans un via borgne et connexion electrique obtenue

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication