CN217361590U - 终端结构、功率半导体器件及电子设备 - Google Patents

Abstract

本申请提供一种功率半导体器件的终端结构，该终端结构包括依次叠设的衬底、外延层、第一隔离层、金属层和钝化层，衬底和外延层包括元胞区和终端区，第一隔离层位于终端区，金属层包括对应第一隔离层的第一部分和与之连接的第二部分，钝化层与第一隔离层接触以包覆第一部分，沿叠设方向，第一部分的厚度小于第二部分的厚度。本申请还提供包含该终端结构的功率半导体器件及应用该功率半导体器件的电子设备。本申请通过将金属层对应第一隔离层的第一部分厚度减薄，有效减小了第一部分在温度循环/温度冲击的可靠性测试过程中发生的形变，减小了钝化层受到的挤压应力，进而降低钝化层发生开裂的风险，提高功率半导体器件的可靠性和使用寿命。

Description

终端结构、功率半导体器件及电子设备

技术领域

本申请涉及一种能够降低钝化层发生开裂风险的终端结构、包含该终端结构的功率半导体器件及应用该功率半导体器件的电子设备。

背景技术

功率半导体器件包括元胞区和与元胞区连接的终端区，其中，外界的湿气和可移动离子容易由终端区侵入器件内部，侵入的湿气和可移动离子会对元胞区造成损害，另外，还会造成金属离子迁移，进而降低功率半导体器件的可靠性，尤其是在恶劣环境下的可靠性。

针对上述问题，通常需要在金属层的表面(尤其是终端区金属层的表面)设置钝化层，以阻挡外界湿气和可移动离子的侵入，降低湿气和可移动离子对元胞区的损害，以及降低金属离子发生迁移的风险，确保功率半导体器件在各种恶劣环境下能正常工作，提高功率半导体器件的可靠性。如图1所示，通常的功率半导体器件的终端结构包括叠设的衬底1’、外延层5’和金属层2’，对应终端区B的金属层2’的一部分与外延层5’之间形成有场氧化层3’，在金属层2’远离外延层5’的表面形成有钝化层4’。钝化层4’中的氮化硅是一种具有极佳的防水性能和防可移动离子性能的材料，可以很好的阻挡外界湿气和可移动离子的侵入。

然而，钝化层4’采用的氮化硅同时也是一种硬而脆的材料，抵抗变形的能力很弱，钝化层4’在受到超过一定大小的应力时就会发生开裂。终端结构在温度循环/温度冲击(TC/TS)的可靠性测试过程中，金属层2’很容易发生屈服现象而产生形变，金属层2’产生的形变会对钝化层4’造成循环的挤压应力，在超过一定的循环次数后，钝化层4’的角落(a,b)很容易发生开裂(如图1所示)，由应力仿真结果(如图2和图3所示)证实钝化层4’的角落(a,b)受到的应力最为集中，因此该结构相对更为脆弱，更易发生开裂。而且，相比于集成电路器件，功率半导体器件所用的金属层更厚，TC/TS过程中发生的形变更大，对钝化层所产生的挤压应力也更大，钝化层开裂的现象也更容易发生。

实用新型内容

本申请实施例第一方面提供了一种功率半导体器件的终端结构，该终端结构包括依次叠设的衬底、外延层、第一隔离层、金属层和钝化层，所述衬底和所述外延层包括元胞区和与所述元胞区连接的终端区，所述第一隔离层位于所述终端区，所述金属层叠设于所述第一隔离层的表面且延伸至所述外延层的表面上，所述金属层包括对应所述第一隔离层的第一部分和对应所述元胞区的第二部分，所述第二部分延伸至所述终端区并与所述第一部分连接，所述钝化层叠设于所述金属层远离所述外延层的表面上且延伸至所述第一部分的侧表面并与所述第一隔离层接触以包覆所述第一部分。沿叠设方向，所述第一部分的厚度小于所述第二部分的厚度。

可以看出，在传统的终端结构中，由于在金属层的第一部分的下表面设置了第一隔离层，金属层的第一部分相对于第二部分会形成一较高的台阶区，第一部分表面的钝化层也同样会形成一较高的台阶区。通过将金属层对应第一隔离层的第一部分的厚度减薄，使第一部分的厚度小于第二部分的厚度，有效减小了第一部分在温度循环/温度冲击(TC/TS)的可靠性测试过程中发生的形变，降低台阶区对应的钝化层因第一部分发生形变而受到的挤压应力，进而降低台阶区的钝化层发生开裂的风险。

结合第一方面，在一些实施例中，沿所述叠设方向，所述第一部分远离所述第一隔离层的第一表面低于所述第二部分远离所述外延层的第二表面。

可以看出，将第一部分的第一表面设置为低于第二部分的第二表面，可以使第一部分的厚度减薄，能有效减小第一部分在TC/TS过程中发生的形变，降低台阶区的钝化层因第一部分发生形变而受到的挤压应力，进而降低台阶区的钝化层发生开裂的风险。

结合第一方面，在一些实施例中，沿所述叠设方向，所述第一部分远离所述第一隔离层的第一表面与所述第二部分远离所述外延层的第二表面平齐。

可以看出，将第一部分和第二部分的表面设置成平齐的结构，可以有效减薄第一部分的厚度，进而有效减小第一部分在TC/TS过程中发生的形变，降低台阶区的钝化层因第一部分发生形变而受到的挤压应力，进而降低台阶区的钝化层发生开裂的风险。

结合第一方面，在一些实施例中，沿所述叠设方向，所述第一部分远离所述第一隔离层的第一表面与所述第二部分远离所述外延层的第二表面呈钝角。

可以看出，将第一部分减薄，并形成一倾斜设置的第一表面，有效减小了第一部分在TC/TS过程中发生的形变，进而减小对台阶区的钝化层造成的挤压应力，降低台阶区的钝化层发生开裂的风险。另外，将第一表面设置成一倾斜面，使钝化层的台阶区的弯折角度增大，降低第一部分发生的形变而产生的挤压应力在台阶区的角落发生应力集中的风险，进一步降低了钝化层在台阶区发生开裂的风险。

结合第一方面，在一些实施例中，所述第一表面包括靠近所述第二表面的第一区域，所述第一区域包括第一倾斜面，所述第一倾斜面上任意一点的切线与所述第二表面呈钝角。

可以看出，将第一部分减薄后，在靠近第二部分的第一区域增加第一倾斜面，该第一倾斜面可以是斜面也可以是曲面，能够降低第一部分与第二部分的连接处出现死角的风险，进而降低第一部分与第二部分的连接处发生应力集中的风险。

结合第一方面，在一些实施例中，所述第一表面包括远离所述第二表面的第二区域，所述第二区域包括第二倾斜面，所述第二倾斜面上任意一点的切线与所述第一表面呈钝角。

可以看出，将第一部分远离第二部分的第二区域设置一倾斜面，能进一步减薄第一部分，减少第一部分在TC/TS过程中发生的形变，减少变形对台阶区的钝化层产生的挤压应力，而且还能降低钝化层在第二区域形成弯折死角的风险，减少挤压应力在该区域集中，进一步降低对应第二区域的钝化层出现开裂的风险。

结合第一方面，在一些实施例中，所述第一隔离层的材料为二氧化硅(SiO₂)、氮化硅(SiN_X)、硼磷硅玻璃(BPSG)、硅氧氮(SiON)或半绝缘多晶硅(SIPOS)。

结合第一方面，在一些实施例中，所述钝化层包括依次叠设于所述金属层的表面的第二隔离层和第三隔离层，在对应所述第一部分远离所述第二部分的侧表面，所述第二隔离层与所述第三隔离层之间设有缓冲层。

可以看出，通过增加缓冲层可以使第三隔离层的形成面更平缓，使第三隔离层对应第一部分的侧表面处不存在死角，减少了内部应力，可以防止第三隔离层对应该侧表面因为应力过大而开裂。

结合第一方面，在一些实施例中，所述第二隔离层或所述第三隔离层的材料均为二氧化硅(SiO₂)、氮化硅(SiN_X)、硼磷硅玻璃(BPSG)、硅氧氮(SiON)或半绝缘多晶硅(SIPOS)；所述缓冲层的材料为旋涂硅玻璃。

本申请实施例第二方面提供了一种功率半导体器件，该功率半导体器件包括如上所述的终端结构。

本申请实施例第三方面提供了一种电子设备，该电子设备包括壳体以及设于所述壳体内的如上所述的功率半导体器件。

可以看出，具有上述终端结构的功率半导体器件应用于电子设备中，通过减薄第一隔离层对应的金属层的厚度，可以减少金属层的第一部分在TC/TS过程中发生的形变，减小第一部分对应的钝化层因第一部分发生形变而受到的挤压应力，进而降低第一部分对应的钝化层发生开裂的风险，提高电子设备的可靠性和使用寿命。

附图说明

图1是现有技术中功率半导体器件的终端结构的结构示意图。

图2是图1的终端结构中各个区域的应力仿真图。

图3是图1的终端结构中对应终端区的钝化层的应力仿真图。

图4是本申请一个实施例的终端结构的结构示意图。

图5是本申请另一个实施例的终端结构的结构示意图。

图6是图3中终端结构的钝化层的应力仿真图。

图7是本申请又一个实施例的终端结构的结构示意图。

图8是本申请又一个实施例的终端结构的结构示意图。

图9是本申请又一个实施例的终端结构的结构示意图。

图10是本申请一个实施例的终端结构的制备过程的示意图一。

图11是本申请一个实施例的终端结构的制备过程的示意图二。

图12是本申请一个实施例的终端结构的制备过程的示意图三。

图13是本申请一个实施例的终端结构的制备过程的示意图四。

图14是本申请一个实施例的终端结构的制备过程的示意图五。

图15是本申请一个实施例的功率半导体器件的结构示意图。

图16是本申请一实施例的电子设备的结构示意图。

主要元件符号说明

终端结构 100,200,300,400

衬底 1’,1,1a

第一表面 211,211a,211b

第二表面 221

金属层 2’,2,2a,2b

第一部分 21,21a,21b

侧表面 212

第一区域 213

第一倾斜面 2131

第二区域 214

第二倾斜面 2141

第二部分 22

第一隔离层 3

场氧化层 3’

钝化层 4’,4

第二隔离层 41

第三隔离层 42

外延层 5’,5

绝缘胶层 6

封装层 7

缓冲层 8

元胞区 A

终端区 B

台阶区 D

原始金属层 10

光刻胶 20

开口 30

角落 a,b

叠设方向 c

功率半导体器件 500

电子设备 600

壳体 610

具体实施方式

为了解决上述功率半导体器件的终端结构的钝化层4’容易开裂的问题，本申请提供了一种功率半导体器件的终端结构，下面结合本申请实施例中的附图对本申请实施例进行描述。

如图4所示，本申请实施例提供了一种功率半导体器件的终端结构100，所述终端结构100可以应用于二极管、MOSFET和IGBT等功率半导体器件。所述终端结构100包括依次叠设的衬底1、外延层5、第一隔离层3、金属层2和钝化层4。所述衬底1和所述外延层5包括元胞区A和与所述元胞区A连接的终端区B。所述第一隔离层3位于所述终端区B，所述金属层2包括对应所述第一隔离层3的第一部分21和对应所述元胞区A的第二部分22，所述第二部分22延伸至所述终端区B并与所述第一部分21连接。所述钝化层4叠设于所述金属层2远离所述外延层5的表面上且延伸至所述第一部分21的侧表面212并与所述第一隔离层3接触以包覆所述第一部分21。其中，沿叠设方向c，所述第一部分21的厚度小于所述第二部分22的厚度。所述钝化层4于第一部分21远离第一隔离层3的第一表面211至侧表面212的连接区域会形成一台阶区D。在传统终端结构中，这个台阶区的高度较高，另外，由于在金属层的下表面设置了第一隔离层，进一步增加了该台阶区的高度。本申请通过将金属层2对应第一隔离层3的第一部分21的厚度减薄，使第一部分21的厚度小于第二部分22的厚度，能有效减小第一部分21在温度循环/温度冲击(TC/TS)的可靠性测试过程中发生的形变，降低台阶区D的钝化层4因第一部分21发生形变而受到的挤压应力，进而降低台阶区D的钝化层4发生开裂的风险。

金属层2沉积于外延层5的表面，所述外延层5用于优化功率半导体器件的电学特性。所述衬底1、外延层5可以为硅、碳化硅等半导体材料。

如图4所示，沿所述叠设方向c，所述第一部分21远离所述第一隔离层3的第一表面211低于所述第二部分22远离所述外延层5的第二表面221。减薄第一部分21的厚度，使第一部分21的第一表面211低于第二部分22的第二表面221，使第一部分21在TC/TS过程中发生的形变减小，减少第一部分21的形变对台阶区D处的钝化层4的挤压应力，降低了台阶区D的钝化层4出现开裂的风险。

所述第一表面211包括靠近所述第二表面221的第一区域213，所述第一区域213包括第一倾斜面2131，所述第一倾斜面2131上任意一点的切线与所述第二表面221呈钝角。所述终端结构100将第一部分21减薄后，在靠近第二部分22的第一区域213增加第一倾斜面2131，该第一倾斜面2131可以是斜面也可以是曲面，可以使钝化层4由第二部分22平缓过渡至第一部分21，降低在第一部分21与第二部分22的连接处形成弯折死角的风险，降低该连接处发生应力集中的风险，进而降低金属层2在TC/TS过程中发生的形变对该连接处的钝化层4造成挤压开裂问题。

如图5所示，可以理解的，在其他实施例中，所述第一表面211还包括远离所述第二表面221的第二区域214，所述第二区域214包括第二倾斜面2141，所述第二倾斜面2141上任意一点的切线与所述第一表面211呈钝角，即该第二倾斜面2141可以是平面，也可以是凸向所述钝化层4的曲面。将第一部分21远离第二部分22的第二区域214设置一倾斜面，能进一步减薄第一部分21，减少第一部分21在TC/TS过程中发生的形变，减少该变形对钝化层4产生的挤压应力，而且还能降低钝化层4在第二区域214形成弯折死角的风险，减少挤压应力在该区域集中，进一步降低对应第二区域214的钝化层4出现开裂的风险。

所述金属层2的材料可以是Al、Al/Cu合金、Al/Si/Cu合金等金属电极材料。首先，通过物理气相沉积法(PVD)或原子层沉积法(ALD)于所述外延层5的表面形成原始金属层10，结合图12所示，再通过蚀刻等方式将原始金属层10对应第一隔离层3的部分减薄，以形成金属层2。

如图4所述，所述钝化层4包括依次叠设于金属层2表面的第二隔离层41和第三隔离层42，所述第二隔离层41与所述第一隔离层3接触以包覆所述第一部分21，以实现阻挡外界湿气和可移动离子的由终端区B侵入元胞区A的目的，进而提高功率半导体器件的可靠性。而且，第二隔离层41可以采用应力较小的材料，能够缓冲第一部分21的形变对钝化层4的挤压应力，降低钝化层4受挤压应力发生开裂的风险。另外，由于金属层2的表面形貌不是完全平坦的，会存在一些呈高低起伏的结构，通过增加应力较小的第二隔离层41，这样第三隔离层42不用直接与金属层2接触，而是形成于第二隔离层41的表面，能提高第三隔离层42的附着力，进一步提高钝化层4与金属层2之间的界面结合力，降低钝化层4与金属层2发生分层的风险。

所述第二隔离层41的材料可以是无机介电材料，例如二氧化硅(SiO₂)、氮化硅(SiN_X)、硼磷硅玻璃(BPSG)、硅氧氮(SiON)、半绝缘多晶硅(SIPOS)等，可以是以上无机介电材料中的至少一种构成的单层结构，也可以由以上材料组成的多层结构。以上无机介电材料具有防水性能和防可移动离子侵入性能，可以进一步阻挡外界湿气和可移动离子通过终端区B侵入元胞区A，提高功率半导体器件的可靠性和使用寿命。本实施例中，所述第二隔离层41为单层结构，具体材料为SiO₂，由于SiO₂相较于SiN_X结构疏松程度较大，易于吸收外部应力，在第三隔离层42与金属层2之间增加一层SiO₂，可以吸收金属层2在TC/TS过程中发生的部分形变，进一步降低钝化层4发生开裂的风险。而且，第二隔离层41与第三隔离层42的相容性较好，也能提高第三隔离层42与第二隔离层41的界面结合力；另外，SiO₂材质的第二隔离层41与金属层2之间的界面结合力强，提高了整体钝化层4与金属层2的结合力。

所述第二隔离层41通过化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PE-CVD)或原子层沉积法(ALD)形成于所述金属层2的表面。通过上述沉积法能够在所述金属层2的表面形成厚度均匀、质地致密的薄膜，能够完整地包覆所述第一部分21，形成良好的隔离防护层，有效隔绝湿气，同时隔断可移动离子迁移路径，进而提高所述功率半导体器件的可靠性。

所述第三隔离层42的材料可包括无机介电材料，例如二氧化硅(SiO₂)、氮化硅(SiN_X)、硼磷硅玻璃(BPSG)、硅氧氮(SiON)、半绝缘多晶硅(SIPOS)等，可以是以上无机介电材料中的至少一种构成的单层结构，也可以由以上材料组成的多层结构。以上无机介电材料具有较好的防水性能和防离子迁移性能，可以阻挡外界湿气和可移动离子通过终端区B侵入元胞区A，提高功率半导体器件的可靠性和使用寿命。本实施例中，所述第三隔离层42为单层结构，具体材料为SiN_X，SiN_X具有极佳的防水性能和防可移动离子侵入性能，能够有效防止水汽和可移动离子对元胞区A的损害，提高功率半导体器件的可靠性和寿命。而且，SiN_X与金属层2之间增加了第二隔离层41，降低了金属层2的形变对SiN_X材质的第三隔离层42的挤压应力，降低第三隔离层42发生开裂的风险。

所述第三隔离层42通过化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PE-CVD)或原子层沉积法(ALD)形成于所述第二隔离层41的表面。通过上述沉积法能够形成厚度均匀、质地致密的薄膜，进而形成完整且良好的隔离防护层，有效隔绝水汽，同时隔断可移动离子的迁移路径，提高所述功率半导体器件的可靠性。

所述第一隔离层3的材质可以与所述第二隔离层41的材质相同，能提高第一隔离层3与第二隔离层41的相容性，进而提高对第一部分21的包覆效果。

如图4所示，所述钝化层4远离所述金属层2的表面设有绝缘胶层6，所述绝缘胶层6通过涂覆绝缘材料并固化的方式形成于所述钝化层4的表面，还可以通过于所述钝化层4的表面压合绝缘胶的方式形成，涂覆方式或压合方式操作简单，便于控制绝缘胶层6的厚度。所述绝缘胶层6可以起到良好的绝缘隔离作用，同时还有缓冲外界应力及提高器件抗辐射能力的作用。

所述绝缘胶层6的材质可以选自聚酰亚胺(polyimide，PI)或聚苯并噁唑(polybenzoxazole，PBO)等。具体地，本实施例中，所述绝缘胶层6的材质为PI。

如图4所示，所述绝缘胶层6的表面设有封装层7，所述封装层7的材质可以是有机材料、也可以是金属材料或陶瓷材料。

本申请对上述终端结构100进行了应力场仿真测试，测试结果如图6所示，由图6结合图4可以看出，终端结构100中钝化层4对应终端区B各个部分的应力较小，相较于传统的终端结构的钝化层4’在角落(a,b)处的内部应力(如图2与图3所示)有明显降低，尤其是图6中的位置2(应力为549MPa)相较于图4中该位置(应力为700MPa)的应力降低了22％。由此可知，本申请的终端结构100可以在不降低器件的防水性能和防可移动离子入侵性能的条件下，通过降低金属层2对应第一隔离层3的第一部分21的厚度，使第一部分21的厚度小于第二部分22的厚度，能显著减小金属层2的第一部分21在TC/TS过程中发生的形变，减小台阶区D的钝化层4所受到的挤压应力，进而降低台阶区D的钝化层4发生开裂的风险，提升功率半导体器件的可靠性和使用寿命。

请参阅图7，为本申请另一实施例的功率半导体器件的终端结构200，其与前述实施例中的终端结构100的结构区别在于：本实施例中的终端结构200中的金属层2a的第一部分21a的第一表面211a与第二部分22的第二表面221平齐。分别对应第一隔离层3的第一部分21a和与之连接的第二部分22的表面设置成平齐的结构，可以减薄第一部分21a的厚度，有效减小第一部分21a在TC/TS过程中发生的形变，进而减小对台阶区D处的钝化层4造成的挤压应力，降低台阶区D的钝化层4发生开裂的风险。而且，使第一表面211a与第二表面221平齐后，第一部分21a与第一部分22的连接处不会形成传统终端结构所存在的弯曲区(如图1所示)，第一部分21a在TC/TS过程中产生的形变不会聚集在该区域，能进一步降低钝化层4在该连接处发生开裂的风险，提高功率半导体器件的可靠性和使用寿命。

请参阅图8，为本申请另一实施例的功率半导体器件的终端结构300，其与前述实施例中的终端结构100的结构区别在于：本实施例中的终端结构300中的金属层2b中的第一部分21b的第一表面211b与第二部分22的第二表面221呈钝角设置，即，所述第一表面211b远离第二表面221的端部朝向第一隔离层3的一侧倾斜设置。可进一步将第一部分21b减薄，并形成一倾斜设置的第一表面211b，有效减小了第一部分21b在TC/TS过程中发生的形变，进而减小对台阶区D处的钝化层4造成的挤压应力，降低台阶区D处的钝化层4发生开裂的风险。另外，将第一表面211b设置成一倾斜面，使钝化层4的台阶区D的角落的弯折角度增大，降低了第一部分21b产生的形变在台阶区D的角落发生应力集中的风险，进一步降低了钝化层4在台阶区D发生开裂的风险，提高功率半导体器件的可靠性和使用寿命。

请参阅图9，为本申请另一实施例的功率半导体器件的终端结构400，其与前述实施例中的终端结构200的结构区别在于：本实施例中的终端结构400还包括缓冲层8，所述缓冲层8对应所述第一部分21a的侧表面212a设置，且所述缓冲层8位于所述第二隔离层41与所述第三隔离层42之间。如图9所示，本实施例中，所述缓冲层8为一梯形结构，所述缓冲层8与第三隔离层42接触的侧面倾斜角度较大，从而使所述第三隔离层42的形成面更平坦，使所述第三隔离层42对应第一部分21a的侧表面212a处不存在死角，降低了挤压应力在该区域发生集中的风险，可以防止所述第三隔离层42对应该侧表面212a因为应力过大而开裂。

本实施例中，所述缓冲层8的材料可以为旋涂硅玻璃，由于旋涂硅玻璃较为疏松，能够吸收应力，采用旋涂硅玻璃制作具有平坦作用的缓冲层8，能吸收第一部分21的端部存在的应力，降低该端部应力导致钝化层4发生开裂的风险。

上述功率半导体器件的终端结构100的制备方法包括如下具体步骤。

S11：如图10所示，提供一衬底1，于衬底1的表面通过外延生长的方式形成一外延层5，所述衬底1和所述外延层5包括元胞区A和终端区B。

并在外延层5位于终端区B一侧的表面形成一层第一隔离层3；并于所述外延层5和第一隔离层3的表面形成原始金属层10，其中原始金属层10仅形成于第一隔离层3的部分表面。

本实施例中，所述衬底1和外延层5的材料可以为硅或碳化硅。

本实施例中，该第一隔离层3通过化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PE-CVD)或原子层沉积法(ALD)等结合光刻、刻蚀的方法形成于所述外延层5的表面。

本实施例中，所述原始金属层10通过物理气相沉积法(PVD)、或原子层沉积法(ALD)等结合光刻、刻蚀或lift off(剥离)的方法形成于所述外延层5的表面。

S12：如图11所示，于所述原始金属层10的表面覆盖光刻胶20。

S13：如图12所示，通过光刻方法移除位于所述终端区B的部分所述光刻胶20以形成开口30，位于所述终端区B的原始金属层10于所述开口30露出。

S14：如图13所示，蚀刻于所述开口30露出的所述原始金属层10，以减薄对应所述终端区B的所述原始金属层10，从而得到金属层2，所述金属层2包括对应所述第一隔离层3的第一部分21和对应所述元胞区A的第二部分22，其中第二部分22延伸至终端区B与第一部分21连接。沿衬底1与金属层2的叠设方向c，所述第一部分21的第一表面211低于所述第二部分22的第二表面221。

所述第一表面211包括靠近所述第二表面221的第一区域213，所述第一区域213包括第一倾斜面2131，所述第一倾斜面2131上任意一点的切线与所述第二表面221呈钝角。

原始金属层10的减薄工艺方法可以为湿法刻蚀或干法刻蚀，湿法刻蚀的第一倾斜面2131倾角大致为40～50°(即第一倾斜面2131与第二表面221的夹角为130～140°)，干法刻蚀的第一倾斜面2131倾角大致为80～90°(即第一倾斜面2131与第二表面221的夹角为90～100°)。

S15：如图14所示，移除光刻胶20，并于金属层2的表面依次形成第二隔离层41和第三隔离层42，第二隔离层41和第三隔离层42共同形成一钝化层4，第一隔离层3与第二隔离层41接触以包覆所述第一部分21。

S16：如图4所示，于所述钝化层4的表面依次形成绝缘胶层6和封装层7，从而获得所述功率半导体器件的终端结构100。

本申请的终端结构100的制备工艺简单，容易实现，不会过多增加器件的制造成本。

另，终端结构200(或300)的制备方法与终端结构100的制备方法大致相同，详参前述制备方法。

终端结构400的制备方法与前述终端结构100的制备方法的区别在于：在金属层2的上表面形成第二隔离层41之后，所述制备方法还包括：于第二隔离层41对应第一部分21的侧表面212处形成缓冲层8。

如图15所示，结合参阅图4、5以及图7至图9，本申请实施例还提供一种功率半导体器件500，该功率半导体器件500包括上述的终端结构100(或200,300,400)，在该功率半导体器件500中终端区B位于元胞区A的四周。具体地，该功率半导体器件500可以是二极管、MOSFET和IGBT等。

如图16所示，本申请实施例还提供一种应用上述功率半导体器件500的电子设备600，该电子设备600包括壳体610和上述功率半导体器件500，该电子设备600可以是逆变器、服务器电源、不间断电源或新能源汽车充电桩等，但不以此为限。本实施例中，该电子设备600为新能源汽车充电桩。

需要说明的是，以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种终端结构，其特征在于，包括：

衬底；

外延层，叠设于所述衬底的表面，所述衬底与所述外延层包括元胞区和与所述元胞区连接的终端区；

第一隔离层，位于所述终端区；

金属层，叠设于所述第一隔离层的表面且延伸至所述外延层的表面上，所述金属层包括对应所述第一隔离层的第一部分和对应所述元胞区的第二部分，所述第二部分延伸至所述终端区并与所述第一部分连接；以及

钝化层，叠设于所述金属层远离所述外延层的表面上且延伸至所述第一部分的侧表面并与所述第一隔离层接触以包覆所述第一部分，

其中，沿叠设方向，所述第一部分的厚度小于所述第二部分的厚度。

2.根据权利要求1所述的终端结构，其特征在于，沿所述叠设方向，所述第一部分远离所述第一隔离层的第一表面低于所述第二部分远离所述外延层的第二表面。

3.根据权利要求1所述的终端结构，其特征在于，沿所述叠设方向，所述第一部分远离所述第一隔离层的第一表面与所述第二部分远离所述外延层的第二表面平齐。

4.根据权利要求1所述的终端结构，其特征在于，沿所述叠设方向，所述第一部分远离所述第一隔离层的第一表面与所述第二部分远离所述外延层的第二表面呈钝角。

5.根据权利要求2所述的终端结构，其特征在于，所述第一表面包括靠近所述第二表面的第一区域，所述第一区域包括第一倾斜面，所述第一倾斜面上任意一点的切线与所述第二表面呈钝角。

6.根据权利要求2至5中任意一项所述的终端结构，其特征在于，所述第一表面包括远离所述第二表面的第二区域，所述第二区域包括第二倾斜面，所述第二倾斜面上任意一点的切线与所述第一表面呈钝角。

7.根据权利要求1所述的终端结构，其特征在于，所述第一隔离层的材料为二氧化硅(SiO₂)、氮化硅(SiN_X)、硼磷硅玻璃(BPSG)、硅氧氮(SiON)或半绝缘多晶硅(SIPOS)。

8.根据权利要求1所述的终端结构，其特征在于，所述钝化层包括依次叠设于所述金属层的表面的第二隔离层和第三隔离层，所述第二隔离层与所述第一隔离层接触以包覆所述第一部分，在对应所述第一部分远离所述第二部分的侧表面，所述第二隔离层与所述第三隔离层之间设有缓冲层。

9.根据权利要求8所述的终端结构，其特征在于，所述第二隔离层或所述第三隔离层的材料均为二氧化硅(SiO₂)、氮化硅(SiN_X)、硼磷硅玻璃(BPSG)、硅氧氮(SiON)或半绝缘多晶硅(SIPOS)；

所述缓冲层的材料为旋涂硅玻璃。

10.一种功率半导体器件，其特征在于，包括如权利要求1至9中任意一项所述的终端结构。

11.一种电子设备，其特征在于，包括壳体和位于所述壳体内的如权利要求10所述的功率半导体器件。

Images