CN115939222A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN115939222A CN115939222A CN202211485788.0A CN202211485788A CN115939222A CN 115939222 A CN115939222 A CN 115939222A CN 202211485788 A CN202211485788 A CN 202211485788A CN 115939222 A CN115939222 A CN 115939222A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- metal electrode
- passivation dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本披露公开了一种半导体器件及其制备方法。该半导体器件,包括:衬底;外延层,设置在衬底上;第一钝化介质层,设置在外延层上;第二钝化介质层,设置在外延层上且与第一钝化介质层并排设置,第一钝化介质层、第二钝化介质层和外延层之间被配置为用于容纳金属电极的第一凹陷区;金属电极,设置外延层上且在第一凹陷区内,金属电极的上表面与第一钝化介质层和第二钝化介质层的上表面平齐。该半导体器件的钝化介质层的弯折很小,分散了弯曲带来的剪切应力,从而有效降低了半导体器件在升温降温过程中开裂的概率,保障了半导体器件的质量,同时有效防止了钝化介质层开裂所导致的封装材料对芯片湿气保护能力丧失的问题。
Description
技术领域
本披露一般涉及半导体技术领域。更具体地,本披露涉及一种半导体器件及其制备方法。
背景技术
随着集成电路向高性能、多功能化方向发展,半导体被广泛应用在消费、通信系统、医疗仪器等领域。
传统的半导体器件会在金属层上覆盖钝化介质层,由于金属电极一般具有比较陡直的侧壁,导致钝化介质层存在弯折的部分。在经过温度循环测试(TCT,TemperatureCycle Test)之后,由于器件的封装材料和芯片之间存在较大的热膨胀系数差,升温降温过程中,芯片的钝化介质层会承受剪切应力,而传统的钝化介质层因与陡直的金属电极侧壁接触,且包覆金属电极的侧壁与顶部之间的拐角,导致剪切应力集中,使钝化介质层开裂的概率大大增加。开裂后的钝化层会导致封装材料对芯片的湿气保护能力丧失,最终导致器件失效。
有鉴于此,亟需提供一种半导体器件及其制备方法以解决剪切应力集中所导致的钝化介质层开裂的问题,以保证芯片有效隔离湿气,防止芯片在TCT过程中失效而报废。
发明内容
为了至少解决如上所提到的一个或多个技术问题,本披露在多个方面中提出了半导体器件及其制备方法。
在第一方面中,本披露提供一种半导体器件,包括:衬底;外延层,设置在衬底上;第一钝化介质层,设置在外延层上;第二钝化介质层,设置在外延层上且与第一钝化介质层并排设置,第一钝化介质层、第二钝化介质层和外延层之间被配置为用于容纳金属电极的第一凹陷区;金属电极,设置外延层上且在第一凹陷区内,金属电极的上表面与第一钝化介质层和第二钝化介质层的上表面平齐。
在第二方面中,本披露提供一种半导体器件,包括:衬底;外延层,设置在衬底上;金属电极,设置在外延层上,金属电极包括面向外延层的侧壁以及背离外延层的第一表面;钝化介质层,设置在外延层上且与金属电极的侧壁相接,钝化介质层包括背离外延层的第二表面,钝化介质层的第二表面与金属电极的第一表面平齐。
在第三方面中,本披露提供一种半导体器件的制备方法,包括:提供一半导体外延结构,其中,半导体外延结构包括:衬底和设置在衬底上的外延层;在半导体外延结构上设置预制钝化介质层;刻蚀去除预制钝化介质层的中间部分并在外延层表面停止刻蚀,得到并排设置在外延层上的第一钝化介质层和第二钝化介质层;其中,第一钝化介质层、第二钝化介质层和外延层之间被配置为用于容纳金属电极的第一凹陷区;在第一凹陷区内且在外延层上形成预制金属电极,预制金属电极在靠近第一钝化介质层和第二钝化介质层所在一侧的顶端形成有尖端;抹平预制金属电极的尖端,以形成金属电极,金属电极的上表面分别与第一钝化介质层和第二钝化介质层的上表面平齐。
相对现有技术中在与金属电极的接壤处包裹住金属电极的拐角,进而形成较大的弯折结构而言,如上所提供的半导体器件中,金属电极掩埋在第一钝化介质层、第二钝化介质层和外延层所形成的第一凹陷区内,且通过令金属电极和第一钝化介质层和第二钝化介质层的上表面平齐,钝化介质层不存在拐角问题,从而使得钝化介质层与金属电极之间不存在剪切应力集中在钝化介质层的弯折结构上的问题,分散了弯曲带来的剪切应力,从而有效降低了半导体器件在升温降温过程中开裂的概率,保障了半导体器件的质量;同时也避免了由于钝化介质层开裂后所导致的封装材料对芯片的湿气保护能力丧失的问题,提高了器件的稳定性。
附图说明
通过参考附图阅读下文的详细描述,本披露示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本披露的若干实施方式,并且相同或对应的标号表示相同或对应的部分,其中:
图1示出了现有的半导体器件的示例性结构图;
图2示出了本披露实施例的半导体器件的示例性结构图;
图3示出了现有的另一半导体器件的示例性结构图;
图4示出了本披露另一些实施例提供的半导体器件的示例性结构图;
图5示出了本披露又一些实施例提供的半导体器件的示例性结构图;
图6示出了本披露实施例的半导体器件的制备方法的示例性流程图;
图7示出了本披露实施例的半导体器件的形成过程的示意图;
图8示出了本披露另一实施例的半导体器件的制备方法的示例性流程图;
图9示出了本披露另一实施例的半导体器件的形成过程的示意图;
图10示出了本披露实施例的欧姆接触金属层的制备方法的示例性流程图;
图11示出了本披露实施例的欧姆接触金属层的形成过程的示意图;
图12示出了本披露实施例的保护层的制备方法的示例性流程图;
图13示出了本披露实施例的保护层的形成过程的示意图。
具体实施方式
下面将结合本披露实施例中的附图,对本披露实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本披露一部分实施例,而不是全部的实施例。基于本披露中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本披露保护的范围。
应当理解,本披露的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本披露说明书中所使用的术语仅仅是出于描述特定实施例的目的,而并不意在限定本披露。如在本披露说明书和权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解,在本披露说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本说明书和权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
图1示出了现有的半导体器件的示例性结构图。如图1所示,现有的半导体器件会在金属电极上直接覆盖钝化介质层,而由于金属电极具有陡直的侧壁,覆盖在金属电极上的钝化介质层会在金属电极的拐角处形成弯折部分,如图1所示,该弯折部分的弯折角度达90°。
在温度循环测试时,由于热膨胀系数差的存在,现有的半导体器件的钝化介质层会承受一剪切应力,而由于弯折部分的存在,使得剪切应力集中在该弯折部分,导致钝化介质层的开裂概率大幅增加。
针对上述问题,本披露提供了一种半导体器件,以便减少剪切应力集中所导致的钝化介质层开裂的情况发生。
下面结合附图来详细描述本披露的具体实施方式。
图2示出了本披露实施例的半导体器件的示例性结构图。如图2所示,本披露实施例所提供的半导体器件包括:
衬底1;
外延层2,设置在衬底1上;
第一钝化介质层3,设置在外延层2上;
第二钝化介质层4,设置在外延层2上且与第一钝化介质层3并排设置;第一钝化介质层3、第二钝化介质层4和外延层2之间被配置为用于容纳金属电极的第一凹陷区;
金属电极5,设置外延层2上且在第一凹陷区内,金属电极5的上表面与第一钝化介质层3和第二钝化介质层4的上表面平齐。
需要说明的是,结构层的上表面指的是该结构层所有朝向向上的面。其中向上方向为衬底指向外延层的方向。例如:第一钝化介质层的上表面即为第一钝化介质层中所有背离外延层的方向朝上的表面。
为了便于本领域技术人员理解,下面以图3示出的半导体器件为例,对上表面进行示例性说明,图3中第一钝化介质层3的上表面包括:第一上表面31和第二上表面32。
可以理解的是,金属电极5的上表面与第一钝化层3和第二钝化层4的上表面齐平,是指金属电极5的全部上表面与所述第一钝化层3和第二钝化层4上表面齐平。需要说明的是,第一钝化层3的上表面与第二钝化层4的上表面也齐平。
需要说明的是,第一凹陷区是以第一钝化介质层3和第二钝化介质层4的侧壁作为第一凹陷区侧壁,以外延层2的上表面作为第一凹陷区侧壁底部,当金属电极5掩埋在第一凹陷区内时,金属电极5与外延层2的上表面相接触并与外延层2形成肖特基接触。
进一步地,本披露实施例中的半导体器件还包括:设置在外延层2与金属电极5之间的欧姆接触金属层,该欧姆接触金属层被配置为预设欧姆接触图形。
欧姆接触金属层中的欧姆接触区域的接触电阻相对于半导体主体可以忽略,形成欧姆接触后,半导体电势提高,金属电势降低,从而半导体和金属的费米能级相等。在欧姆接触区域,电子可以从半导体出发,越过势垒顶部热发射到金属中,相应地,空穴也可以从金属注入到半导体,可以理解为在金属与半导体之间建立一个低阻通道。而预设欧姆接触图形可以依据外延层和金属电极之间的载流子输送方向进行图形设计,例如:设计为横纵垂直交叉的预设欧姆接触图形或锯齿形的预设欧姆接触图形等,此处不作限定。
由于第一钝化介质层、第二钝化介质层和金属电极均设置在外延层的上表面,且第一钝化介质层、第二钝化介质层和金属电极三者的上表面平齐,因此,第一钝化介质层和金属电极在层叠方向上的厚度相等,第二钝化介质层和金属电极在层叠方向上的厚度也相等。其中,层叠方向指的是半导体器件中各结构层的堆叠方向,也即,衬底和外延层之间的排布方向。
由于半导体表面与内部结构的差异,导致了半导体表面与内部性质的不同,而其表面状况对半导体器件的性能有重要作用。表面只要有微量的沾污,如有害的杂质离子、水汽和尘埃等,就会影响半导体器件表面的电学性质,如表面电导及表面态等。因此,为提高半导体器件性能的稳定性和可靠性,须将半导体器件与周围环境气氛隔离开来,以增强器件对外来离子沾污的阻挡能力,保护器件内部的互连以及防止器件受到机械和化学损伤,为此就提出了半导体器件中增设钝化介质层的要求。
进一步地,为了保障钝化介质层的保护性能,可以对第一钝化介质层和第二钝化介质的厚度进行设计。
示例性地,在本披露的一些实施例中,可以设置第一钝化介质层的厚度大于4.5μm;同样地,也可以设置第二钝化介质层的厚度大于4.5μm。
钝化介质层所采用的钝化介质种类可以分为无机材质和有机材质,其中,无机材质的钝化介质层可以采用如氧化硅SiO2和氮化硅Si3N4等材质,而有机材质的钝化介质层可以采用如聚酰亚胺类材料(PI,polyimide)和苯并环丁烯类材料(BCB,benzocyclobutene)等。
本披露对于钝化介质层的钝化介质并没有严格的限定。在实际应用中,可以采用氧化硅SiO2或聚酰亚胺类材料等以制备钝化介质层,此处不作唯一限定。
如上所提供的半导体器件中,金属电极掩埋第一钝化介质层、第二钝化介质层和外延层所形成的第一凹陷区内,且通过令金属电极和第一钝化介质层和第二钝化介质层的上表面平齐,钝化介质层在金属电极拐角处不存在弯折结构,从而使得不存在剪切应力集中在该弯折结构上的问题,分散了弯曲带来的剪切应力,从而有效降低了半导体器件在升温降温过程中开裂的概率,保障了半导体器件的质量;同时也减少了由于钝化介质层开裂所导致的封装材料对芯片的湿气保护能力丧失的问题,提高了器件的稳定性。
在实际应用中,直接与半导体器件金属电极接触的保护层通常称为钝化介质层。在形成钝化介质层后,还可以在钝化介质层上生长第二层保护层,以隔绝水汽进入半导体芯片,影响半导体器件表面的电学性质。进一步地,为使半导体器件表面的保护更强并使其不受机械擦伤,在第二层保护层上还可以生长第三层保护层。
在一些实施例中,图4示出了本披露另一些实施例提供的半导体器件的示例性结构图。如图4所示,该半导体器件还可以包括:
第一保护层6,其覆盖在第一钝化介质层3上且延伸覆盖在金属电极5的上表面;
第二保护层7,其覆盖在第二钝化介质层4上且延伸覆盖在金属电极5的上表面;第一保护层6、第二保护层7与金属电极5之间被配置为第二凹陷区。
进一步地,还可以包括以下结构:
第三保护层8,其覆盖在第一保护层6上且延伸覆盖至金属电极5的上表面;
和第四保护层9,其覆盖在第二保护层7上且延伸覆盖在金属电极5的上表面;第三保护层8、第四保护层9与金属电极5之间被配置为第三凹陷区。
在本实施例中,第一保护层6和第二保护层7即为生长在钝化介质层上的第二层保护层,其用于隔绝水汽。
在实际应用中,第一保护层6和第二保护层7可以为氮化硅隔水层,碳化硅隔水层平铺在第一钝化介质层和第二钝化介质层上,且延伸覆盖至金属电极的上表面,隔绝水汽沿金属电极与钝化介质层的接壤处进入半导体器件内部。
需要进一步说明的是,上述对于第一保护层6和第二保护层7的材质描述仅是本实施例中提供的一种示例,其还可以采用其他具有隔水性质的钝化介质,此处不再赘述。
第一保护层6覆盖在第一钝化介质层3上且延伸覆盖在金属电极5的上表面,从而覆盖住第一钝化介质层3和金属电极5的接壤处,而由于第一钝化介质层3与金属电极5的上表面齐平,因此,上述第一保护层6在第一钝化介质层3和金属电极5的接壤处呈一平面,不存在弯折结构,相比于现有技术中的存在较大弯折结构的钝化介质层上的保护层,本实施例中呈现平面状的第一保护层更不易因剪切应力而发生变形,从而降低了第一保护层开裂的概率,减少湿气进入半导体芯片的概率。
同第一保护层6类似地,第二保护层7覆盖在第二钝化介质层4上且延伸覆盖在金属电极5的上表面,其在第二钝化介质层4和金属电极5的接壤处也呈现平面状,不存在弯折结构,从而相较于现有技术的半导体器件更不易因剪切应力而发生变形,从而降低了第二保护层开裂的概率,减少湿气进入半导体芯片的概率。
在本实施例中,第三保护层8和第四保护层9可视为生长在第二层保护层上的第三层保护层,其用于进一步增强对半导体器件表面的保护,例如,防止半导体器件表面受机械擦伤。
在本实施例中,第三保护层8和第四保护层9可以采用聚酰亚胺类材料(PI,polyimide)制备形成,聚酰亚胺类材料覆盖在第一保护层6和第二保护层7上并延伸覆盖至金属电极的上表面,形成PI保护层。
进一步需要说明的是,基于第三保护层8、第四保护层9与金属电极5所形成第三凹陷区为该半导体器件的焊盘区。
在本披露的一些实施例中,为了利于第一保护层6、第二保护层7、第三保护层8和第四保护层9等保护层的延伸生长,还对钝化介质层和金属电极的形状进行了设计。
示例性地,半导体器件中第一凹陷区在预设平面的横截面呈倒梯形,其中,预设平面为层叠方向与第一保护层的延伸方向所形成的平面,层叠方向为半导体器件中各结构层的堆叠方向。
与之相应地,第一钝化介质层3在预设平面的横截面呈正梯形,第二钝化介质层4在预设平面的横截面也呈正梯形,从而在第一钝化介质层3和第二钝化介质层4的边缘区域形成较缓的坡度,以利于第一保护层6延伸覆盖在第一钝化介质层3的边缘,以及第二保护层7延伸覆盖在第二钝化介质层4的边缘。
进一步地,本实施例所提供的半导体器件也可以包括:设置在外延层2与金属电极5之间的欧姆接触金属层,欧姆接触金属层被配置为预设欧姆接触图形。
示例性地,本实施例还提供一种半导体器件,其包括:依次设置的衬底、外延层、欧姆接触金属层和金属电极,以及并排设置在外延层上的第一钝化介质层和第一钝化介质层。
其中,第一钝化介质层、第二钝化介质层和外延层之间被配置为用于容纳金属电极的第一凹陷区;金属电极的上表面与第一钝化介质层和第二钝化介质层的上表面平齐。
在实际应用中,该具有欧姆接触金属层的半导体器件可以为MPS器件等,此处不作唯一限定。
以上实施例提供了一种对称的半导体器件,其具有对称的第一钝化介质层和第二钝化介质层。进一步地还具有对称的第一保护层和第二保护层以及对称的第三保护层和第四保护层。
下面结合附图对本披露的又一实施例所提供的又一半导体器件进行说明。
图5示出了本披露又一实施例提供的半导体器件的示例性结构图。如图5所示,本披露示出的半导体器件,可以包括:
衬底1;
外延层2,设置在衬底上;
金属电极5,设置在外延层上,金属电极5包括面向外延层2的侧壁以及背离外延层2的第一表面;
钝化介质层3a,设置在外延层2上且与金属电极5的侧壁相接,钝化介质层3a包括背离外延层2的第二表面,钝化介质层3a的第二表面与金属电极5的第一表面平齐。
在一些实施例中,金属电极5的侧壁与外延层2的表面之间的夹角小于90度。进一步地,金属电极5的两个侧壁与外延层2的表面之间的夹角均可以小于90度。
钝化介质层3a还可以包括面向外延层2且远离金属电极5的侧壁,该侧壁与外延层2的表面之间的夹角大于90度。
进一步地,还可以令金属电极5在预设平面上的横截面呈倒梯形,相应地,钝化介质层3a在预设平面上的横截面呈正梯形。
进一步地,为了隔绝水汽进入半导体芯片,影响半导体器件表面的电学性质。且为了使半导体器件表面的保护更强并不受机械擦伤。本实施例所提供的半导体器件还可以进一步包括:
第一保护材料层6a,覆盖在钝化介质层3a上且延伸覆盖在金属电极5的第一表面上;
第二保护材料层8a,覆盖在第一保护材料层6a上且延伸覆盖在金属电极5的第一表面上。
在实际应用过程中,钝化介质层3a的钝化介质可以采用氧化硅或氮化硅,其厚度可以大于4.5μm。
示例性地,第一保护材料层6a可以采用具有隔水性质的氮化硅制备形成。
示例性地,第二保护材料层8a可以采用聚酰亚胺类材料(PI,polyimide)制备形成。
下面结合附图对上述实施例中的半导体器件的制备方法进行介绍。
以前文示出的对称的半导体器件为例,图6示出了本披露实施例的半导体器件的制备方法的示例性流程图。图7示出了本披露实施例的半导体器件的形成过程的示意图。
如图6和图7所示,本披露实施例的半导体器件的制备方法包括如下步骤:
在步骤601中,提供一半导体外延结构。
在本实施例中,该半导体外延结构包括:衬底和设置在衬底上的外延层。
在步骤602中,在半导体外延结构上设置预制钝化介质层。
在外延层上平铺钝化介质以覆盖整个外延层的上表面,形成预制钝化介质层。在一些实施例中,该钝化介质可以为氧化硅。
在步骤603中,刻蚀去除预制钝化介质层的中间部分,得到第一钝化介质层和第二钝化介质层。
具体地,刻蚀去除预制钝化介质层的中间部分,使得预制钝化介质层被一分为二,在刻蚀去除预制钝化介质层的中间部分的过程中,当刻蚀至外延层表面时停止刻蚀,得到的第一钝化介质层和第二钝化介质层并排设置在外延层上。其中,第一钝化介质层、第二钝化介质层和外延层之间被配置为用于容纳金属电极的第一凹陷区。
进一步地,在步骤603的执行过程中,可以如图7所示出的,在预制钝化介质层上涂覆光刻胶,该光刻胶覆盖预制钝化介质层的两侧,使得预制钝化介质层的中间部分露出,接着,先干法刻蚀预制钝化介质层的中间部分,使得中间部分余留的预制钝化介质层的沿层叠方向的厚度处于(0nm,1000nm)的范围内。可选地,干法刻蚀后中间部分余留的预制钝化介质层的沿层叠方向的厚度为500nm。接下来,使用湿法刻蚀的方式腐蚀中间部分余留的预制钝化介质层,去除光刻胶得到第一钝化介质层和第二钝化介质层。
在步骤604中,在第一凹陷区内且在外延层上形成预制金属电极。
步骤604所形成的预制金属电极掩埋在第一凹陷区内,并且其在靠近第一钝化介质层和第二钝化介质层所在一侧的顶端有尖端。
示例性地,在一个实施例中,可以按照如下方式形成预制金属电极:
在第一钝化介质层和第二钝化介质层的上表面涂覆第一光刻胶,得到第一基体;
在第一基体涂覆有第一光刻胶的一面沉积金属;
剥离第一光刻胶上的金属并去除第一光刻胶,得到掩埋在第一凹陷区内的预制金属电极。
上述方式通过在第一钝化介质层和第二钝化介质层上涂覆第一光刻胶对第一钝化介质层和第二钝化介质层进行隔离保护,继而后续沉积在第一基体上的金属不与第一钝化介质层和第二钝化介质层直接接触,而是沉积在第一光刻胶上,而第一凹陷区内沉积的金属直接与外延层相接触,通过剥离第一光刻胶即可将第一钝化介质层和第二钝化介质层位置上的金属去除,仅保留第一凹陷区内的金属,继而形成预制金属电极。
需要说明的是,以上仅是本实施例中给出的一种示例性方案以制备预制金属电极。在实际应用过程中,还存在其他方式可用于形成预制金属电极。
在步骤605中,抹平预制金属电极的尖端。
需要说明的是,该预制金属电极的尖端是由于金属在台阶处沉积而产生的。
步骤605中预制金属电极的尖端抹平后,形成金属电极,该金属电极的上表面分别与第一钝化介质层和第二钝化介质层的上表面平齐。
在本披露中,可通过如下两种方式抹平预制金属电极的尖端:
其一,通过等离子体刻蚀预制金属电极,以抹平预制金属电极的尖端;其中,尖端的刻蚀速度大于所述预制金属电极的平坦部分的刻蚀速度。
其二,采用化学机械抛光工艺磨平所述预制金属电极的尖端。
需要说明的是,以上仅是本实施例中提供的两种用于抹平预制金属电极的尖端的可选方式,在实际应用过程中,并不限于通过上述两种方式以执行步骤605,其他可以用于抹平预制金属电极的尖端的方式也适用于本披露。
下面结合图8和图9对本披露另一实施例的半导体器件的制备方法进行说明。
本实施例提供的另一半导体器件的制备方法与前文所述的半导体器件的制备方法采用了不同的预制金属电极制备方式。
具体地,本实施例提供的半导体器件的制备方法,包括:
在步骤801中,提供一半导体外延结构。
在步骤802中,在半导体外延结构上设置预制钝化介质层。
在步骤803中,刻蚀去除预制钝化介质层的中间部分,得到第一钝化介质层和第二钝化介质层。
需要说明的是,本实施例中的步骤801至步骤803与前文实施例中的步骤601至步骤603内容一致,此处不再展开赘述。
在步骤804中,在第二基体上第一钝化介质层所在的一面沉积金属。
其中,第二基体包括:半导体外延结构,以及并排设置在半导体外延结构上的第一钝化介质层和第二钝化介质层。
经过步骤804的金属沉积后,第一钝化介质层和第二钝化介质层的上表面,以及第一凹陷区内均覆盖或填充有金属。
在步骤805中,在第一凹陷区对应位置的金属的上表面涂覆第二光刻胶。
通过在第一凹陷区对应位置的金属的上表面涂覆第二光刻胶,对第一凹陷区内沉积的金属进行保护,从而防止后续对第一钝化介质层和第二钝化介质层的上表面的金属进行刻蚀去除时,将第一凹陷区内的金属也一并刻蚀去除。
在一些实施例中,如图9所示,由于光刻胶的流动性,第二光刻胶涂覆后会产生溢出的光刻胶,该溢出的光刻胶会覆盖沉积在钝化介质层上的部分金属,此时,可以通过等离子体刻蚀抹平第二光刻胶,以去除覆盖钝化介质层上金属的第二光刻胶。
在步骤806中,刻蚀未被第二光刻胶覆盖的金属后去除第二光刻胶,得到预制金属电极。
由于第一凹陷区对应位置的金属被第二光刻胶所保护,因此,在步骤806执行完毕后,掩埋在第一凹陷区内的金属得以保留,继而形成预制金属电极。
在步骤807中,抹平预制金属电极的尖端。
步骤806所形成的预制金属电极在靠近第一钝化介质层和第二钝化介质层所在一侧的顶端有尖端,经过步骤807处理后,预制金属电极的尖端被抹平,形成金属电极,金属电极的上表面分别与第一钝化介质层和第二钝化介质层的上表面平齐。
在本实施例中,与前文所述的半导体器件的制备方法类似地,仍可通过如下两种方式抹平预制金属电极的尖端:
其一,通过等离子体刻蚀预制金属电极,以抹平预制金属电极的尖端;其中,尖端的刻蚀速度大于所述预制金属电极的平坦部分的刻蚀速度。
其二,采用化学机械抛光工艺磨平所述预制金属电极的尖端。
需要说明的是,以上仅是本实施例中提供的两种用于抹平预制金属电极的尖端的可选方式,在实际应用过程中,并不限于通过上述两种方式以执行步骤605,其他可以用于抹平预制金属电极的尖端的方式也适用于本披露。
在前文任一实施例所述的半导体器件的制备方法的基础上,本披露的一些实施例还对半导体器件制备过程中,外延层与金属电极形成肖特基接触的过程进行了说明。
图10示出了本披露实施例的欧姆接触金属层的制备方法的示例性流程图。图11示出了本披露实施例的欧姆接触金属层的形成过程的示意图。
如图10和图11所示,本披露实施例中,欧姆接触金属层的制备过程如下:
在步骤1001中,根据预设欧姆接触图形在外延层上涂覆第三光刻胶。
需要说明的是,步骤1001可以在前文实施例中的步骤601和步骤801之后执行,在得到半导体外延结构后,通过本实施例中的步骤1001至步骤1004实现欧姆接触金属层的制备。
在步骤1002中,在涂覆有第三光刻胶的外延层上沉积欧姆接触金属。
在步骤1003中,剥离第三光刻胶去除第一欧姆接触金属,以使第二欧姆接触金属呈预设欧姆接触图形。
需要说明的是,在步骤1002中,涂覆第三光刻胶的区域所形成的图形与预设欧姆接触图形互为阴文和阳文,即,第一欧姆接触金属所形成的图案与第二欧姆接触金属所形成的图案互为阴文和阳文。
需要进一步说明的是,此处的阴文和阳文仅说明第一欧姆接触金属所形成的图案与第二欧姆接触金属所形成的图案互补,并不具有限定图案下凹或上凸的形态限制。
通过剥离第三光刻胶去除沉积在第三光刻胶上的第一欧姆接触金属,而在外延层上仅保留呈预设欧姆接触图形的第二欧姆接触金属。
在步骤1004中,退火以令第二欧姆接触金属与外延层形成欧姆接触,以在外延层上形成欧姆接触金属层。
可以理解,欧姆接触金属层的制备方法是前述实施例所述的半导体器件制备方法中,外延层与金属电极形成肖特基接触的步骤的另一种可替换的实现方式,因此,前文结合图6至图9描述的特征可以类似地应用于此。
在以上任一实施例示出的半导体器件的基础上,还可以通过如下实施例所提供的保护层制备方法,在半导体器件的钝化介质层上制备保护层,以隔绝有害的杂质离子、水汽和尘埃等。
图12示出了本披露实施例的保护层的制备方法的示例性流程图。图13示出了本披露实施例的保护层的形成过程的示意图。
如图12和图13所示,在抹平预制金属电极的尖端,得到金属电极之后,还可以:
在步骤1201中,在金属电极、第一钝化介质层和第二钝化介质层上表面形成保护层。
在步骤1202中,在保护层上涂覆第四光刻胶和第五光刻胶。
其中,第四光刻胶涂覆在保护层上与第一钝化介质层对应的位置,且第四光刻胶覆盖金属电极与第一钝化介质层的接壤处。第五光刻胶涂覆在保护层上与第二钝化介质层对应的位置,且第五光刻胶覆盖金属电极与第二钝化介质层的接壤处。
在步骤1203中,刻蚀冗余保护层后去除第四光刻胶和第五光刻胶,形成第一保护层和第二保护层。
其中,冗余保护层指的是未被第四光刻胶覆盖且未被第五光刻胶覆盖的保护层。
刻蚀冗余保护层后,金属电极在第一保护层和第二保护层之间露出,使得第一保护层、第二保护层与金属电极之间被配置为第二凹陷区。
进一步地,可以参照图12所示的方法,在第一保护层和第二保护层上制备第三保护层和第四保护层。
示例性地,制备第三保护层和第四保护层的方式如下:
在金属电极、第一保护层和第二保护层的上表面形成保护层;在保护层上涂覆第六光刻胶和第七光刻胶;其中,第六光刻胶涂覆在保护层上与第一保护层对应的位置,且第六光刻胶覆盖金属电极与第一保护层的接壤处;第七光刻胶涂覆在保护层上与第二保护层对应的位置,且第七光刻胶覆盖金属电极与第二保护层的接壤处;刻蚀部分保护层后去除第六光刻胶和第七光刻胶,形成第三保护层和第四保护层;其中,该被刻蚀的部分保护层为未被第六光刻胶覆盖且未被第七光刻胶覆盖的保护层;刻蚀部分保护层后,金属电极在第三保护层和第四保护层之间露出,使得第三保护层、第四保护层与金属电极之间被配置为第三凹陷区,该第三凹陷区为半导体器件的焊盘区。
可以理解,保护层的制备方法是前述实施例所述的半导体器件制备方法的后续步骤的一种具体实现,因此,前文结合图6至图11描述的特征可以类似地应用于此。
综上,本披露还提供了多种半导体器件的制备方法,通过其中任一种半导体制备方法所得到的半导体器件均可以令金属电极和第一钝化介质层和第二钝化介质层的上表面平齐,使得半导体器件中的钝化介质层不会如传统半导体器件一般,在与金属电极的接壤处包裹住金属电极的拐角。由于得到的半导体器件的钝化介质层的弯折很小,分散了弯曲带来的剪切应力,从而有效降低了半导体器件在升温降温过程中开裂的概率,保障了半导体器件的质量。
进一步地,通过上述一些实施例所提供的半导体器件的制备方法,还可以在钝化介质层上制备形成保护层,以防止半导体器件的表面沾染如有害的杂质离子、水汽和尘埃等,导致半导体器件表面的电学性质受到影响,从而提高了半导体器件性能的稳定性和可靠性。
进一步地,通过制备第三保护层和第四保护层还可以保护半导体器件内部的互连以及防止器件受到机械和化学损伤。
虽然本文已经示出和描述了本披露的多个实施例,但对于本领域技术人员显而易见的是,这样的实施例只是以示例的方式来提供。本领域技术人员可以在不偏离本披露思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本披露的过程中,可以采用对本文所描述的本披露实施例的各种替代方案。所附权利要求书旨在限定本披露的保护范围,并因此覆盖这些权利要求范围内的等同或替代方案。
Claims (20)
1.一种半导体器件,其特征在于,包括:
衬底(1);
外延层(2),设置在所述衬底(1)上;
第一钝化介质层(3),设置在所述外延层(2)上;
第二钝化介质层(4),设置在所述外延层(2)上且与所述第一钝化介质层(3)并排设置,所述第一钝化介质层(3)、所述第二钝化介质层(4)和所述外延层(2)之间被配置为用于容纳金属电极的第一凹陷区;
金属电极(5),设置所述外延层(2)上且在所述第一凹陷区内,所述金属电极(5)的上表面与所述第一钝化介质层(3)和所述第二钝化介质层(4)的上表面平齐。
2.根据权利要求1所述的半导体器件,其特征在于,
所述第一钝化介质层(3)和所述金属电极(5)在层叠方向上的厚度相等;
所述第二钝化介质层(4)和所述金属电极(5)在层叠方向上的厚度相等;
其中,所述层叠方向为所述半导体器件中各结构层的堆叠方向。
3.根据权利要求1所述的半导体器件,其特征在于,
所述第一钝化介质层(3)的厚度大于4.5μm;
所述第二钝化介质层(4)的厚度大于4.5μm。
4.根据权利要求1所述的半导体器件,其特征在于,
所述第一钝化介质层(3)的钝化介质为氧化硅;
所述第二钝化介质层(4)的钝化介质为氧化硅。
5.根据权利要求1所述的半导体器件,其特征在于,所述金属电极与所述外延层之间为肖特基接触;
所述半导体器件还包括:
设置在所述外延层(2)与所述金属电极(5)之间的欧姆接触金属层,所述欧姆接触金属层被配置为预设欧姆接触图形。
6.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件,还包括:
第一保护层(6),其覆盖在所述第一钝化介质层(3)上且延伸覆盖在所述金属电极(5)的上表面;
第二保护层(7),其覆盖在所述第二钝化介质层(4)上且延伸覆盖在所述金属电极(5)的上表面,所述第一保护层(6)、所述第二保护层(7)与所述金属电极(5)之间被配置为第二凹陷区。
7.根据权利要求6所述的半导体器件,其特征在于,所述半导体器件,还包括:
第三保护层(8),其覆盖在所述第一保护层(6)上且延伸覆盖至所述金属电极(5)的上表面;
第四保护层(9),其覆盖在所述第二保护层(7)上且延伸覆盖在所述金属电极(5)的上表面,所述第三保护层(8)、所述第四保护层(9)与所述金属电极(5)之间被配置为第三凹陷区。
8.根据权利要求1所述的半导体器件,其特征在于,所述第一凹陷区预设平面的横截面呈倒梯形,所述预设平面为所述层叠方向与所述第一保护层的延伸方向所形成的平面,所述层叠方向为所述半导体器件中各结构层的堆叠方向。
9.根据权利要求8所述的半导体器件,其特征在于,
所述第一钝化介质层(3)在所述预设平面的横截面呈正梯形;
所述第二钝化介质层(4)在所述预设平面的横截面呈正梯形。
10.一种半导体器件,其特征在于,包括:
衬底(1);
外延层(2),设置在所述衬底(1)上;
金属电极(5),设置在所述外延层(2)上,所述金属电极(5)包括面向所述外延层(2)的侧壁以及背离所述外延层的第一表面;
钝化介质层(3a),设置在所述外延层(2)上且与所述金属电极(5)的侧壁相接,所述钝化介质层(3a)包括背离所述外延层(2)的第二表面,所述钝化介质层(3a)的第二表面与所述金属电极(5)的第一表面平齐。
11.根据权利要求10所述的半导体器件,其特征在于,所述金属电极(5)的两侧壁与所述外延层(2)的表面之间的夹角均小于90度。
12.根据权利要求11所述的半导体器件,其特征在于,所述钝化介质层,包括:面向所述外延层(2)且远离所述金属电极(5)的侧壁;
所述钝化介质层(3a)的侧壁与所述外延层(2)的表面之间的夹角大于90度。
13.根据权利要求10所述的半导体器件,其特征在于,所述半导体器件还包括:
第一保护材料层(6a),覆盖在所述钝化介质层上且延伸覆盖在所述金属电极的第一表面上;
第二保护材料层(8a),覆盖在所述第一保护材料层上且延伸覆盖在所述金属电极的第一表面上。
14.一种半导体器件的制备方法,其特征在于,包括:
提供一半导体外延结构,其中,所述半导体外延结构包括:衬底和设置在所述衬底上的外延层;
在所述半导体外延结构上设置预制钝化介质层;
刻蚀去除所述预制钝化介质层的中间部分并在所述外延层表面停止刻蚀,得到并排设置在所述外延层上的第一钝化介质层和第二钝化介质层;其中,所述第一钝化介质层、所述第二钝化介质层和所述外延层之间被配置为用于容纳金属电极的第一凹陷区;
在所述第一凹陷区内且在所述外延层上形成预制金属电极,所述预制金属电极在靠近所述第一钝化介质层和所述第二钝化介质层所在一侧的顶端形成有尖端;
抹平所述预制金属电极的尖端,以形成所述金属电极,所述金属电极的上表面分别与所述第一钝化介质层和所述第二钝化介质层的上表面平齐。
15.根据权利要求14所述的半导体器件的制备方法,其特征在于,所述在所述第一凹陷区内且在所述外延层上形成预制金属电极,包括:
在所述第一钝化介质层和所述第二钝化介质层的上表面涂覆第一光刻胶,得到第一基体;
在所述第一基体涂覆有所述第一光刻胶的一面沉积金属;
剥离所述第一光刻胶上的金属并去除所述第一光刻胶,得到掩埋在所述第一凹陷区内的预制金属电极。
16.根据权利要求14所述的半导体器件的制备方法,其特征在于,所述在所述第一凹陷区内且在所述外延层上形成预制金属电极,包括:
在第二基体上所述第一钝化介质层所在的一面沉积金属;其中,所述第二基体包括:所述半导体外延结构,以及并排设置在所述半导体外延结构上的所述第一钝化介质层和所述第二钝化介质层;
在所述第一凹陷区对应位置的金属的上表面涂覆第二光刻胶;
刻蚀未被第二光刻胶覆盖的金属后去除所述第二光刻胶,得到掩埋在所述第一凹陷区内的预制金属电极。
17.根据权利要求14所述的半导体器件的制备方法,其特征在于,所述抹平所述预制金属电极的尖端,包括:
通过等离子体刻蚀预制金属电极,以抹平所述预制金属电极的尖端;其中,尖端的刻蚀速度大于所述预制金属电极的平坦部分的刻蚀速度。
18.根据权利要求14所述的半导体器件的制备方法,其特征在于,所述抹平所述预制金属电极的尖端,包括:
采用化学机械抛光工艺磨平所述预制金属电极的尖端。
19.根据权利要求14所述的半导体器件的制备方法,其特征在于,所述提供一半导体外延结构之后,还包括:
根据预设欧姆接触图形在所述外延层上涂覆第三光刻胶;
在涂覆有第三光刻胶的外延层上沉积欧姆接触金属;
通过剥离所述外延层上的第三光刻胶去除第一欧姆接触金属,以使第二欧姆接触金属呈所述预设欧姆接触图形;其中,所述第一欧姆接触金属为设置在所述光刻胶上的欧姆接触金属,所述第二欧姆接触金属为与所述外延层接触的欧姆接触金属;
退火以令所述第二欧姆接触金属与所述外延层形成欧姆接触,以在所述外延层上形成欧姆接触金属层。
20.根据权利要求14所述的半导体器件的制备方法,其特征在于,所述方法还包括:
在所述金属电极、所述第一钝化介质层和所述第二钝化介质层上表面形成保护层;
在所述保护层上涂覆第四光刻胶和第五光刻胶;其中,所述第四光刻胶涂覆在所述保护层上与所述第一钝化介质层对应的位置,且所述第四光刻胶覆盖所述金属电极与所述第一钝化介质层的接壤处;所述第五光刻胶涂覆在所述保护层上与所述第二钝化介质层对应的位置,且所述第五光刻胶覆盖所述金属电极与所述第二钝化介质层的接壤处;
刻蚀冗余保护层后去除所述第四光刻胶和所述第五光刻胶,形成第一保护层和第二保护层;其中,所述冗余保护层为未被所述第四光刻胶覆盖且未被所述第五光刻胶覆盖的保护层;刻蚀冗余保护层后,所述金属电极在所述第一保护层和所述第二保护层之间露出,使得所述第一保护层、所述第二保护层与所述金属电极之间被配置为第二凹陷区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211485788.0A CN115939222A (zh) | 2022-11-24 | 2022-11-24 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211485788.0A CN115939222A (zh) | 2022-11-24 | 2022-11-24 | 半导体器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939222A true CN115939222A (zh) | 2023-04-07 |
Family
ID=86651715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211485788.0A Pending CN115939222A (zh) | 2022-11-24 | 2022-11-24 | 半导体器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939222A (zh) |
-
2022
- 2022-11-24 CN CN202211485788.0A patent/CN115939222A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
US8115252B2 (en) | Elimination of gate oxide weak spot in deep trench | |
US6358862B1 (en) | Passivation integrity improvements | |
KR100257429B1 (ko) | 집적 회로 장치 및 그의 패시베이션 방법 | |
US20060055002A1 (en) | Methods for enhancing die saw and packaging reliability | |
EP0660389B1 (en) | Method of manufacturing semiconductor devices having element separating regions | |
JPS63155671A (ja) | 半導体装置の製造方法 | |
KR20000018730A (ko) | 반도체장치의 비트 라인 구조 및 그 제조방법 | |
US6046102A (en) | Moisture barrier gap fill structure and method for making the same | |
CN115939222A (zh) | 半导体器件及其制备方法 | |
CN217361590U (zh) | 终端结构、功率半导体器件及电子设备 | |
JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
KR100366614B1 (ko) | 티형 트렌치 소자분리막 형성방법 | |
CN101826465B (zh) | 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法 | |
JP2757919B2 (ja) | 半導体装置の製造方法 | |
US4884121A (en) | Semiconductor device | |
JPH0316220A (ja) | 半導体装置の製造方法 | |
CN107346743B (zh) | 半导体结构及其制造方法 | |
US20090224360A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
CN115881799B (zh) | 半导体结构及其制备方法 | |
CN112530982B (zh) | Cmos图像传感器、封边圈结构及其形成方法 | |
JPH05129281A (ja) | 半導体装置の製造方法 | |
CN117276234A (zh) | 半导体结构及其制备方法 | |
CN105826333A (zh) | 半导体结构的形成方法 | |
KR0161774B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |