CN100449762C - 半导体芯片及其制造方法以及半导体器件 - Google Patents

半导体芯片及其制造方法以及半导体器件 Download PDF

Info

Publication number
CN100449762C
CN100449762C CNB2005100823419A CN200510082341A CN100449762C CN 100449762 C CN100449762 C CN 100449762C CN B2005100823419 A CNB2005100823419 A CN B2005100823419A CN 200510082341 A CN200510082341 A CN 200510082341A CN 100449762 C CN100449762 C CN 100449762C
Authority
CN
China
Prior art keywords
insulation layer
semiconductor chip
district
film
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100823419A
Other languages
English (en)
Other versions
CN1716620A (zh
Inventor
川野连也
田代勉
栗田洋一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1716620A publication Critical patent/CN1716620A/zh
Application granted granted Critical
Publication of CN100449762C publication Critical patent/CN100449762C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体芯片(1)具有半导体衬底(10)。在本实施例中，通过包括支撑衬底(12)、绝缘层(14)以及硅层(16)构成作为SOI衬底的半导体衬底(10)，绝缘层(14)以分层结构形成在支撑衬底(12)上，硅层(16)以分层结构形成在绝缘层(14)上。半导体衬底(10)具有设置在硅层(16)中的电路形成区(A1)。绝缘区(18)设置在半导体衬底(10)上。绝缘区(18)设置为围绕电路形成区(A1)的整个侧表面。

Description

半导体芯片及其制造方法以及半导体器件
本申请基于日本专利申请No.2004-194,658，在此将其内容引入作为参考。
技术领域
本发明涉及半导体芯片及其制造方法以及半导体器件。
背景技术
日本特许-公开专利公开No.1990-1,914(H02-1,914)描述了现有半导体衬底的一个例子。日本特许-公开专利公开No.1990-1,914中描述的半导体衬底是SOI(绝缘体上的硅)衬底，其中通过绝缘层在将成为支撑衬底的硅衬底上形成硅层。以在具有这种结构的半导体衬底上形成预定电路，接着切割半导体衬底的方法可以获得现有半导体芯片。
发明内容
但是，现在发现，在上述半导体芯片中，硅膜暴露于芯片的侧表面，因此，在切割步骤等中，当重金属等附着到芯片的侧表面时，在某些情况下，重金属等扩散到电路形成区的内部。由此，电路形成区中的重金属等的扩散是半导体芯片的可靠性恶化的一个因素。例如，在半导体芯片是DRAM的情况下，在某些情况下，导致保持性能恶化。
根据本发明，提供一种半导体芯片，其包括具有电路形成区的半导体衬底，其中半导体衬底具有设置为围绕电路形成区的整个侧表面的绝缘区。
在该半导体芯片中，设置围绕电路形成区的整个侧表面的绝缘区。因此，即使当重金属等附着到芯片的侧表面时，也可以防止重金属等扩散到电路形成区的内部中。因此，实现具有高可靠性的半导体芯片。
可以通过包括第一绝缘膜和第二绝缘膜来构造绝缘区，第一绝缘膜围绕整个侧表面，第二绝缘膜设置为接触第一绝缘膜以围绕第一绝缘膜。由此，通过包括形成为多层结构的绝缘膜构成绝缘区，因此，可以更确定地防止重金属等扩散到电路形成区中。而且，绝缘区的机械强度增加，因此，整个半导体芯片的机械强度被提高。
第一绝缘膜可以设置为覆盖设置在半导体衬底上的沟槽的内表面；以及第二绝缘膜可以设置为嵌入沟槽，该沟槽的内表面用第一绝缘膜覆盖。根据该结构，可以容易地制造机械强度优异的绝缘区。
该半导体衬底可以具有设置为与绝缘区接触以便围绕绝缘区的金属膜。因此，可以更安全地防止重金属等扩散到电路形成区中。此外，半导体衬底可以具有设置为与金属膜接触以便围绕金属膜的第二绝缘区。因此，可以进一步安全地防止重金属等扩散到电路形成区中。
该半导体衬底可以具有穿通电极，该穿通电极设置在电路形成区中，由与金属膜相同的金属制成。在制造半导体衬底过程中，可以同时形成金属膜和穿通电极。由此，尽管设置有上述金属膜和穿通电极，也可以获得具有能抑制步骤数目增加的结构的半导体芯片。
该半导体衬底可以具有设置为从绝缘区以预定的间隔围绕绝缘区的第三绝缘区。因此，可以更安全地防止重金属等扩散到电路形成区中。
绝缘区可以包括SiN膜、SiCN膜和SiON膜中的任何一个，或其组合。这些膜作为金属扩散阻挡物显示出特别显著的效果，因此，实现了具有更高可靠性的半导体芯片。
根据本发明，提供具有根据本发明的半导体芯片的半导体器件。
在上述半导体芯片中，如上所述，通过绝缘区可以防止重金属等扩散到电路形成区中，因此，实现了具有高可靠性的半导体芯片。因此，在半导体器件中也获得高可靠性。
根据本发明，提供一种用于制造半导体芯片的方法，包括：在具有电路形成区的半导体晶片上形成绝缘区，该绝缘区围绕电路形成区的整个侧表面；以及切割半导体晶片，使得在电路形成区的侧面剩下至少部分绝缘区。
在用于制造半导体芯片的方法中，获得具有如下结构的半导体芯片，该结构具有围绕电路形成区的整个侧表面的绝缘层。在具有这种结构的半导体芯片中，即使当重金属等附着到芯片的侧表面时，也可以防止重金属等扩散到电路形成区的内部。因此，根据该制造方法可以获得具有高可靠性的半导体芯片。
用于制造半导体芯片的方法还可以包括：在电路形成区中形成电路形成区中的穿通电极；在形成绝缘区过程中形成与绝缘区接触以便围绕该绝缘区的金属膜；以及切割半导体晶片，使得在切割半导体晶片过程中，在电路形成区的侧面剩下至少部分金属膜，其中可以同时进行形成穿通电极和形成绝缘区。因此，可以获得具有如下结构的半导体芯片，该结构具有在绝缘区上的金属膜，以便围绕绝缘区。此外，同时进行形成穿通电极和形成绝缘区，因此，可以获得具有这种结构的半导体芯片，同时防止步骤数目增加。
在形成绝缘区中，第三绝缘区可以形成为从绝缘区以预定的间隔围绕绝缘区的；以及在切割半导体晶片过程中，可以如此切割半导体晶片，使得在电路形成区的侧面剩下至少部分第三绝缘区。因此，可以获得具有如下结构的半导体芯片，该结构具有第三绝缘区，以便从绝缘区以预定的间隔围绕绝缘区。
根据本发明，实现具有高可靠性的半导体芯片及其制造方法以及半导体器件。
附图说明
从结合附图的下列说明将使本发明的上述及其他目的、优点和特征更明显，其中：
图1示意地示出了根据实施例的半导体芯片的剖面图；
图2示意地示出了根据该实施例为半导体芯片设置的半导体衬底的平面图；
图3示意地示出了用于制造根据该实施例的半导体芯片的方法的剖面工艺图；
图4A、4B和4C示意地示出了用于制造根据该实施例的半导体芯片的方法的工艺图；
图5示意地示出了根据该实施例的半导体芯片的剖面图；
图6示意地示出了用于制造根据该实施例的半导体芯片的方法的剖面工艺图；
图7A、7B和7C示意地示出了用于制造根据该实施例的半导体芯片的方法的工艺图；
图8示意地示出了根据该实施例的半导体芯片的剖面图；
图9示意地示出了根据该实施例为半导体芯片设置的半导体衬底的平面图；
图10示意地示出了用于制造根据该实施例的半导体芯片的方法的剖面工艺图；
图11示意地示出了用于制造根据该实施例的半导体芯片的方法的剖面工艺图；
图12示意地示出了用于制造具有根据该实施例的半导体芯片的半导体器件的方法的剖面工艺图；
图13示意地示出了用于制造具有根据该实施例的半导体芯片的半导体器件的方法的剖面工艺图；
图14示意地示出了用于制造具有根据该实施例的半导体芯片的半导体器件的方法的剖面工艺图；
图15示意地示出了用于制造具有根据该实施例的半导体芯片的半导体器件的方法的剖面工艺图；
图16示意地示出了根据该实施例的半导体芯片的剖面图；
图17示意地示出了根据该实施例的半导体芯片的剖面图；
图18示意地示出了用于制造根据该实施例的半导体芯片的方法的剖面工艺图；以及
图19示意地示出了用于制造根据该实施例的半导体芯片的方法的剖面工艺图。
具体实施方式
现在将参考说明性实施例在此描述本发明。本领域技术人员将认识到使用本发明的讲述可以实现许多选择性的实施例，以及本发明不局限于用于解释性目的而说明的实施例。
下面，将参考附图详细描述半导体芯片及其制造方法以及半导体器件的实施例。应当注意，在附图的说明中，相同的标记附加于相同的元件，不进行重复说明。
图1所示的半导体芯片1具有半导体衬底10，半导体衬底10具有电路形成区A1。半导体衬底10具有设置为围绕电路形成区A1的整个侧表面的绝缘区18。
图15所示的半导体器件5具有半导体芯片1。
图3，图4A，图4B和图4C所示的制造半导体芯片1的方法包括形成绝缘区，用于形成绝缘区18，以便围绕半导体晶片(支撑衬底12)上的电路形成区A1的整个侧表面，半导体晶片具有电路形成区域A1；以及切割，用于切割半导体晶片，以便在电路形成区A1的侧面剩下至少部分绝缘区。
(第一实施例)
图1示出了根据本实施例的半导体芯片1的结构的剖面图。图2示出了为图1所示的半导体芯片1设置的半导体衬底10的平面图。半导体芯片1具有半导体衬底10。在本实施例中，通过包括支撑衬底12、绝缘层14以及硅层16构成作为SOI衬底的半导体衬底10，绝缘层14以分层结构形成在支撑衬底12上，硅层16以分层结构形成在绝缘层14上。至于支撑衬底12，例如可以使用硅衬底。此外，绝缘层14例如用SiO2膜构成。半导体衬底10具有为硅层16设置的电路形成区A1。其中形成预定电路的互连层100设置在半导体衬底10上。应当注意，除互连层100之外，可以包括除互连以外的各种电路元件，例如，电极端子、各种无源元件等。但是，在半导体芯片1上设置互连层100并不总是必需的。
绝缘区18设置在半导体衬底10中。如图2所示，绝缘区18设置为围绕电路形成区A1的整个侧表面。这里，电路形成区A1是半导体衬底10内部的区域，其中设置电路元件的组成部件。电路元件的组成部件是用作晶体管等的源-漏区的扩散层。而且，形成的绝缘区18从硅层16的表面开始贯穿硅层16直到到达绝缘层14。绝缘区18由例如SiO2构成。
下面将参考图3，图4A，图4B和图4C，描述用于制造半导体芯片1的方法的一个例子。首先，在作为支撑衬底12的第一硅晶片上形成SiO2为分层结构。SiO2的膜厚度设为不少于100nm至不超过800nm是适宜的。将作为硅层16的第二硅晶片结合到第一硅晶片。在真空中退火第二硅晶片和第一硅晶片。获得半导体衬底10，其中在衬底12上以分层结构形成绝缘层14和硅层16(图3)。
接下来，使用干法刻蚀技术等，在硅层16的划线区A2上形成沟槽。绝缘膜如SiO2膜等被嵌入沟槽。因此，形成绝缘区18(绝缘区形成步骤)。此时，绝缘区18围绕电路形成区A1的整个侧表面，并且绝缘区18从硅层16的表面到达绝缘层14。在本实施例中，绝缘区18形成在整个划线区A2上(图4A)。图4B是从硅层16侧观察图4A的外观。
继而，在电路形成区A1上形成必需的电路之后，划线区A2被切割(切割步骤)。此时，在留下绝缘区18的端部以便在电路形成区A1的侧面剩下至少部分绝缘区18(图4C)的情况下，执行切割。根据上述工艺，获得图1所示的半导体芯片1。
下面，将描述本实施例的效果。
在本实施例中，设置了围绕电路形成区A1的整个侧表面的绝缘区18。因此，绝缘区18用作金属扩散阻挡物，即使重金属等附着到半导体芯片1的侧表面，也可以防止重金属等扩散到电路形成区A1的内部。因此，实现了具有高可靠性的半导体芯片。
此外，电路形成区A1的背表面也覆盖有绝缘层14。半导体芯片1`中，绝缘层14也具有与绝缘区18相同的功能。为此，可以更安全地防止重金属等从电路形成区A1的背表面扩散到该区域中。因此，进一步提高半导体芯片1的可靠性。而且，在本实施例中，采用SOI衬底作为半导体衬底10。因此，可以容易地制造具有如下结构的半导体芯片，在该结构中绝缘层设置在电路形成区A1的背表面上。
当绝缘层14的厚度设为不少于100nm时，可以充分保证绝缘层14的覆盖。此外，绝缘层14的厚度设为不超过800nm，可以充分地抑制半导体衬底10上出现的翘曲。
(第二实施例)
图5示出了根据本实施例的半导体芯片2的结构剖面图。半导体芯片2具有半导体衬底20。在本实施例中，通过包括支撑衬底22、绝缘层24、以及硅层26构成作为SOI衬底的半导体衬底20，绝缘层24以分层结构形成在支撑衬底22，硅层26以分层结构形成在绝缘层24上。半导体衬底20具有为硅层26设置的电路形成区A1。
绝缘层24包括硅氧化物膜242(第一硅氧化物膜)、硅氮化物膜244以及硅氧化物膜246(第二硅氧化物膜)。也就是说，绝缘层24构成为多层绝缘膜，其中从支撑衬底22的侧面以分层结构连续地形成硅氧化物膜242、硅氮化物膜244和硅氧化物膜246。硅氧化物膜242和硅氧化物膜246是例如SiO2膜。硅氮化物膜244是例如SiN膜。应当注意可以采用SiCN膜或SiON膜或其组合代替硅氮化物膜244，或除硅氮化物膜244之外可以采用SiCN膜或SiON膜或其组合。
绝缘区28设置在半导体衬底20上。绝缘区28设置为围绕电路形成区A1的整个侧表面。此外，绝缘区28形成为从硅层26的表面开始贯穿硅层26直到到达绝缘层24。具体地，绝缘区28的端面28a停止在贯穿硅氮化物膜244直到到达硅氧化物膜242的位置。绝缘区28由例如SiO2构成。在本实施例中，绝缘区28构成为多层绝缘膜。也就是说，包括硅氧化物膜282、硅氮化物膜284和硅氧化物膜286的绝缘区28具有以分层结构依次形成硅氧化物膜282、硅氮化物膜284以及硅氧化物膜286的结构。硅氧化物膜282、硅氮化物膜284以及硅氧化物膜286的材料分别与例如硅氧化物膜242、硅氮化物膜244和硅氧化物膜246的材料相同。它们的硅氧化物膜282和硅氮化物膜284是覆盖设置在半导体衬底20上的沟槽280的内表面的第一绝缘膜。硅氧化物膜286是设置为嵌入沟槽280的第二绝缘膜，沟槽280的内表面覆盖有第一绝缘膜。此外，第一绝缘膜由围绕电路形成区A1的整个侧表面的硅氧化物膜282和硅氮化物膜284构成；并且第二绝缘膜由围绕第一绝缘膜并与第一绝缘膜接触的硅氧化物膜286构成。应当注意在绝缘区28被部分地设置开口的这种情况下，即使绝缘区28不严格地覆盖整个侧表面，但是，整个侧表面基本上被绝缘区28覆盖也是适宜的。
下面将参考图6，图7A，图7B和图7C描述用于制造半导体芯片2的方法的一个例子。首先，在作为支撑衬底22的第一硅晶片上连续地形成SiO2、SiN和SiO2为分层结构。在第一硅晶片上结合作为硅层26的第二硅晶片，接着在真空中退火；以及获得半导体衬底20，其中在支撑衬底22上形成绝缘层24和硅层26(图6)。
接下来，使用干法刻蚀技术等沿电路形成区A1和划线区A2之间的边界形成从硅层26的表面直到到达绝缘层24的沟槽280。在使用CVD技术等在沟槽280中依次形成硅氧化物膜282、硅氮化物膜284和硅氧化物膜286时，形成绝缘区28(绝缘区形成步骤)(图7A)。图7B是从硅层26侧观察图7A的外观。
继而，切割划线区A2(切割步骤)。此时，执行切割，以便在电路形成区A1的侧面剩下至少部分绝缘区28。在本实施例中，执行切割，以便剩下整个绝缘区28(图7C)。根据上述工艺，获得图5所示的半导体芯片2。
下面，将描述本实施例的效果。
此外，在本实施例中，提供围绕电路形成区A1的整个侧表面的绝缘区28。为此，即使重金属等附着到半导体芯片2的侧表面时，也可以防止重金属等扩散到电路形成区A1的内部。因此，实现了具有高可靠性的半导体芯片2。
此外，如上所述，绝缘区28包括第一绝缘膜(硅氧化物膜282和硅氮化物膜284)以及第二绝缘膜(硅氧化物膜286)。因此，可以更确定地防止重金属等扩散到电路形成区A1的内部。此外，绝缘区28的机械强度被提高，因此，半导体芯片2的机械强度被提高。而且，第一绝缘膜本身构成为包括硅氧化物膜282和硅氮化物膜284的多层膜，因此，机械强度被进一步提高。但是，第一绝缘膜可以构成为单层膜。
第一绝缘膜被设置为覆盖沟槽280的内表面；以及第二绝缘膜被设置为嵌入沟槽280，沟槽280的内表面覆盖有第一绝缘膜。根据该结构，可以容易地制造机械强度优异的绝缘区28。
绝缘区28包括硅氮化物膜，因此，特别地，可以优选用作金属扩散阻挡物。所有硅氮化物膜的SiN作为金属扩散阻挡物是特别优异的。此外，覆盖电路形成区A1的背表面的绝缘层24包括硅氮化物膜244。因此，特别地，绝缘层24也优选地用作金属扩散阻挡物。此外，绝缘区28和绝缘层24还包括SiON膜或SiCN膜的情况下，绝缘区28和绝缘层24能够优选地用作金属扩散阻挡物。
(第三实施例)
图8示出了根据本实施例的半导体芯片3的结构的剖面图。图9示出了为图8所示的半导体芯片3设置的半导体衬底30的平面图。半导体芯片3具有半导体衬底30。在本实施例中，通过包括支撑衬底32、绝缘层34、以及硅层36构成作为SOI衬底的半导体衬底30，绝缘层34以分层结构形成在支撑衬底32上，硅层36以分层结构形成在绝缘层34上。半导体衬底30具有在硅层36设置的电路形成区A1。如同图5所示的绝缘层24，绝缘层34构造为由硅氧化物膜342、硅氮化物膜344和硅氧化物膜346构成的多层膜。其上形成预定电路的互连层100设置在半导体衬底10上。
绝缘区38a设置在半导体衬底30上。例如为SiO2膜的绝缘区38a设置为围绕电路形成区A1的整个侧表面。此外，形成的绝缘区38a从硅层36的表面开始贯穿硅层36直到到达绝缘层34。在本实施例中，金属膜39设置在半导体衬底30上。金属膜39围绕绝缘区38a并与绝缘区38a接触。此外，形成的金属膜39贯穿硅层36直到到达绝缘层34。此外，绝缘区38b(第二绝缘区)设置在半导体衬底30上。例如SiO2膜的绝缘区38b围绕金属膜39并与金属膜39接触。此外，形成的绝缘区38b从硅层36的表面开始贯穿硅层36直到到达绝缘层34。如图9所示，绝缘区38a、绝缘区38b和金属膜39的整体设置为围绕电路形成区A1的整个侧表面。
穿通电极72设置在电路形成区A1中。形成的穿通电极72从硅层36直到到达绝缘层34。具体地，穿通电极72从硅层36的表面开始贯穿硅层36延伸到绝缘层34的内部。这里，在绝缘层34的一侧的穿通电极72的端面72a停止在绝缘层34内。在本实施例中，在支撑衬底32的一侧(也就是说，与硅层36相对的表面)，端面72a的位置近乎与硅氮化物膜344的表面位置相同。至于穿通电极的材料，可以采用例如Cu、W、Al或多晶硅；以及采用与金属膜39相同的金属是适宜的。穿通电极72的侧表面覆盖有由例如SiO2等构成的绝缘膜74。
此外，多晶硅栓76设置在电路形成区A1中。多晶硅栓76形成为贯穿硅层36。在本实施例中，设置多个多晶硅栓76。
下面将参考图10和图11，描述用于制造半导体芯片3的方法的一个例子。首先，制备半导体衬底30，其中在支撑衬底32上以具有分层结构形成绝缘层34和硅层36。可以使用与图6所示的半导体衬底20相同的工艺制造半导体衬底30。
接下来，使用例如干法刻蚀技术在半导体衬底30的预定位置上形成从硅层36直到到达绝缘层34的沟槽380。在本实施例中，在形成沟槽380的同时形成用于穿通电极72的孔71。这里，刻蚀条件设置为刻蚀在硅氧化物膜342和硅氮化物膜344之间的边界上停止，使得穿通电极72的端面72a(参考图8)停止在绝缘层34的内部。此外，在此条件下加热和硅氧化物层36时，形成绝缘区38a、绝缘区38b和绝缘膜74(图10)。应当注意孔71可以是沟槽。
接下来，在将金属嵌入沟槽380时，形成围绕绝缘区38a的金属膜39(图11)。在本实施例中，包括从形成绝缘区38a和绝缘区38b到形成金属膜39的步骤称作绝缘区形成步骤。在本步骤中，在嵌入沟槽380的同时使金属嵌入孔71时形成穿通电极72(穿通电极形成步骤)。在形成阻挡金属例如TiN、TaN或Ta等之后，以使用镀的技术或CVD技术淀积Cu或W膜的方式进行嵌入金属。此外，除沟槽380的内部和孔71的内部以外淀积的金属膜，以及硅层36上的绝缘膜被除去。此外，在硅层36的预定位置上形成多晶硅栓76。
继而，在半导体衬底30的电路形成区A1上形成必需的电路之后，切割划线区A2(切割步骤)。此时，执行切割，以便在电路形成区A1的侧面剩下至少部分金属膜39。在本实施例中，以保留金属膜39的整体以及进一步以保留绝缘区38b的整体的方式进行切割。根据上述工艺，获得图8所示的半导体芯片3。
此外，下面将参考图12至15，描述用于制造具有半导体芯片3的半导体器件5的方法的一个例子。首先，制备基础晶片80，基础晶片80具有在其表面上的互连层81；以及在基础晶片80上形成半导体芯片3为分层结构(图12)。这里，互连层81和互连层100(图1)彼此面对。可以采用例如表面活化键合方法键合基础晶片80和半导体芯片3。表面活化键合方法使用CMP技术(化学机械抛光方法)等使基础晶片80和半导体芯片3之间的键合表面平坦化。然后，在使用等离子体照射技术等活化相对电极和相对绝缘膜的条件下进行键合。应当注意在使用普通倒装芯片键合方法的同时在电极之间进行键合和树脂密封是适宜的。在本实施例中，以预定间隔在基础晶片80上形成多个半导体芯片3为分层结构。该间隔被设置大于在之后的步骤用于切割基础晶片80的步骤中采用的切割刀片的厚度。
继而，使用例如湿法蚀刻技术从半导体衬底30除去支撑衬底32(支撑衬底除去步骤)。此时，硅氧化物膜342也与支撑衬底32一起被除去，以便露出穿通电极72的端面72a(图13)。应当注意，在支撑衬底除去步骤中，除湿法蚀刻技术之外使用研磨技术或CMP技术或其组合除去支撑衬底32是适宜的。
此外，制备其中在SOI衬底91上设置互连层93的第二半导体芯片90；以及第二半导体芯片90在半导体芯片3上形成为分层结构。这里，互连层93与半导体芯片3彼此面对(图14)。
最后，在基础晶片80中不设置半导体芯片3的区域执行切割时，获得具有半导体芯片3的半导体器件5(图15)。
如图15所示，半导体器件5具有具有半导体芯片3的结构。在本实施例中，描述了其中半导体器件5具有半导体芯片3的结构。但是，半导体器件5具有上述实施例中描述的半导体器件1和半导体器件2也是有效的，以及半导体器件5具有之后描述的半导体器件4也是有效的。
下面，将描述本实施例的效果。
同样在本实施例中，制备了围绕电路形成区A1的整个侧表面的绝缘区38a。为此，即使重金属等附着到半导体芯片3的侧表面，也可以防止重金属等扩散到电路形成区A1的内部。因此，实现了具有高可靠性的半导体芯片3。
半导体衬底30具有设置为与绝缘区38a接触以便围绕绝缘区38a的金属膜39。因此，可以安全地防止重金属等扩散到电路形成区A1中。此外，半导体衬底30具有设置为与金属膜39接触以便围绕金属膜39的绝缘区39b。因此，可以更安全地防止重金属等扩散到电路形成区A1中。
当穿通电极72和金属膜39由相同的金属制成时，可以在相同的步骤形成金属膜39和穿通电极72。实际上，在上述制造工艺中，同时进行绝缘区形成步骤和穿通电极形成步骤。因此，可以获得具有金属膜39和穿通电极72的半导体芯片3，同时抑制步骤数目增加。
此外，在本实施例中，穿通电极72的端面72a停止在绝缘层34内。也就是说，该结构导致端面72a不从绝缘层34突出的状态。为此，当在支撑衬底除去步骤中除去支撑衬底32时，穿通电极72受到损伤的可能性小。因此，实现了具有高可靠性的半导体芯片3和具有高可靠性的具有半导体芯片3的半导体器件5。但是，并不总是必需使穿通电极72的端面72a停止在绝缘层34内；因此，端面72a贯穿绝缘层34在支撑衬底32的一侧凸出是适宜的。
此外，绝缘层34包括硅氮化物膜344，因此，可以容易地实现其中穿通电极72的端面72a停止在绝缘层34内同时使得硅氮化物膜344用作刻蚀停止物的结构。
绝缘层34包括硅氧化物膜342，因此，可以容易地获得其中由于硅氮化物膜344和硅氧化物膜342之间的刻蚀选择性而使穿通电极72的端面72a停止在绝缘层34内的结构。
在硅层36中设置多晶硅栓76。因此，在半导体芯片3中，依赖多晶硅栓76进行杂质吸附。
(第四实施例)
图16示出了根据本实施例的半导体芯片4的结构的剖面图。半导体芯片4具有半导体衬底40。在本实施例中，通过包括支撑衬底42、绝缘层44以及硅层46构成作为SOI衬底的半导体衬底40，绝缘层44形成在支撑衬底42上，硅层46形成在绝缘层44上。半导体衬底40具有为硅层46设置的电路形成区A1。
绝缘区48a设置在半导体衬底40中。例如SiO2膜的绝缘区48a设置为围绕电路形成区A1的整个侧表面。此外，形成的绝缘区48a从硅层46的表面开始贯穿硅层46直到到达绝缘层44。在本实施例中，绝缘区48b(第三绝缘区)设置在半导体衬底40中。从绝缘区48a以预定的间隔设置的绝缘区48b围绕绝缘区48a。而且，绝缘区48b贯穿硅层46，直到到达绝缘层44。应当注意，如图17所示，绝缘区48a和绝缘区48b贯穿绝缘层44凸出至支撑衬底42的一侧是适宜的。
下面将参考图18和图19描述用于制造半导体芯片4的方法的一个例子。首先，制备半导体衬底40，其中在支撑衬底42上以分层结构形成绝缘层44和硅层46。可以使用与图3所示的半导体衬底10相同的方法制造半导体衬底40。
接下来，使用干法刻蚀技术等在硅层46的划线区A2上形成包括将成为绝缘区48a的沟槽和将成为绝缘区48b的沟槽的至少两个沟槽。此后，在使例如SiO2膜等的绝缘膜嵌入沟槽时形成绝缘区48a和绝缘区48b。这里，绝缘区48b形成为从绝缘区48a以预定间隔围绕绝缘区48a(绝缘区形成步骤)。这里，绝缘区48a和绝缘区48b围绕电路形成区A1的整个侧表面，并且形成的绝缘区48a和绝缘区48b从硅层46的表面直到到达绝缘层44(图18)。
继而，划线区A2被切割(切割步骤)。这里，以在电路形成区A1的侧面剩下至少部分绝缘区48b的这种方式执行切割。在本实施例中，执行切割，以便在电路形成区A1的侧面剩下整个绝缘区48b(图19)。根据上述工艺，获得图16所示的半导体芯片4。
下面，将描述本实施例的效果。
同样在本实施例中，设置围绕电路形成区A1的整个侧表面的绝缘区48a。为此，即使重金属等附着到半导体芯片4的侧表面，也可以防止重金属等扩散到电路形成区A1的内部。因此，实现了具有高可靠性的半导体芯片4。
半导体衬底40具有设置为从绝缘区48a以预定间隔围绕绝缘区48a的绝缘区48b。因此，可以更确定地防止重金属等扩散到电路形成区A1中。应当注意，在本实施例中，示例了设置绝缘区48a和绝缘区48b的两个绝缘区，但是，设置不少于三个绝缘区也是适宜的。
尽管上面根据附图描述了本发明的实施例，但是应当理解以上描述是为说明本发明而给出的，也可以采用除上述结构以外的各种结构。
很显然本发明不局限于上述实施例，在不脱离本发明的范围和精神的条件下可以进行改进和改变。

Claims (16)

1.一种半导体芯片，包括：
具有电路形成区的半导体衬底，
其中所述半导体衬底具有：接触所述电路形成区的底面的绝缘层、以及围绕所述电路形成区的整个侧表面的绝缘区；以及所述绝缘区被配置为围绕所述半导体芯片的最外侧部分。
2.根据权利要求1的半导体芯片，其中通过包括第一绝缘膜和第二绝缘膜构成所述绝缘区，第一绝缘膜围绕所述整个侧表面，第二绝缘膜设置为与所述第一绝缘膜接触以围绕所述第一绝缘膜。
3.根据权利要求2的半导体芯片，其中所述第一绝缘膜设置为覆盖在所述半导体衬底上设置的沟槽的内表面；以及所述第二绝缘膜设置为嵌入所述沟槽，所述沟槽的所述内表面覆盖有所述第一绝缘膜。
4.根据权利要求1的半导体芯片，其中所述半导体衬底具有设置为与所述绝缘区接触以便围绕所述绝缘区的金属膜。
5.根据权利要求4的半导体芯片，其中所述半导体衬底具有设置为与所述金属膜接触以便围绕所述金属膜的第二绝缘区。
6.根据权利要求4的半导体芯片，其中所述半导体衬底具有穿通电极，该穿通电极设置在所述电路形成区中，由与所述金属膜相同的金属制成。
7.根据权利要求1的半导体芯片，其中所述半导体衬底进一步包括从所述第一绝缘区以预定的间隔围绕所述第一绝缘区的第三绝缘区。
8.根据权利要求1的半导体芯片，其中所述绝缘区包括SiN膜。
9.根据权利要求1的半导体芯片，其中所述绝缘区具有其中顺序地形成硅氧化物膜、硅氮化物膜和硅氧化物膜的结构。
10.根据权利要求1的半导体芯片，其中所述半导体衬底是其中顺序地形成硅衬底、绝缘层和硅层的SOI衬底；以及所述电路形成区设置在所述硅层中；以及
形成所述绝缘区直到从所述硅层的表面到达所述绝缘层。
11.根据权利要求10的半导体芯片，其中所述绝缘层包括SiN膜。
12.根据权利要求10的半导体芯片，其中所述绝缘层具有其中顺序地形成硅氧化物膜、硅氮化物膜和硅氧化物膜的结构。
13.一种具有根据权利要求1的半导体芯片的半导体器件。
14.一种用于制造半导体芯片的方法，包括：
形成接触电路形成区的底面的绝缘层，以及在具有电路形成区的半导体晶片上形成围绕所述电路形成区的整个侧表面的绝缘区从而围绕所述半导体芯片的最外侧部分；以及
切割所述半导体晶片，以致在所述电路形成区的侧面剩下至少部分所述绝缘区。
15.根据权利要求14的用于制造半导体芯片的方法，还包括：
在所述电路形成区中形成所述电路形成区中的穿通电极；
在所述形成所述绝缘区过程中形成与绝缘区接触以便围绕所述绝缘区的金属膜；以及
切割所述半导体晶片，以便在所述切割所述半导体晶片过程中在所述电路形成区的侧面剩下至少部分所述金属膜，
其中同时执行所述形成穿通电极和所述形成绝缘区。
16.根据权利要求14的用于制造半导体芯片的方法，其中形成第三绝缘区，以便在所述形成绝缘区过程中从所述绝缘区以预定间隔围绕所述绝缘区；以及切割所述半导体晶片，以便在所述切割所述半导体晶片过程中，在所述电路形成区的侧面剩下至少部分所述第三绝缘区。
CNB2005100823419A 2004-06-30 2005-06-30 半导体芯片及其制造方法以及半导体器件 Expired - Fee Related CN100449762C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004194658 2004-06-30
JP2004194658A JP4609985B2 (ja) 2004-06-30 2004-06-30 半導体チップおよびその製造方法ならびに半導体装置

Publications (2)

Publication Number Publication Date
CN1716620A CN1716620A (zh) 2006-01-04
CN100449762C true CN100449762C (zh) 2009-01-07

Family

ID=35540424

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100823419A Expired - Fee Related CN100449762C (zh) 2004-06-30 2005-06-30 半导体芯片及其制造方法以及半导体器件

Country Status (3)

Country Link
US (2) US7598590B2 (zh)
JP (1) JP4609985B2 (zh)
CN (1) CN100449762C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153265A1 (en) * 2006-12-21 2008-06-26 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5503113B2 (ja) * 2008-05-08 2014-05-28 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
JP5625558B2 (ja) * 2010-02-22 2014-11-19 サンケン電気株式会社 半導体ウェハ、及び半導体装置の製造方法
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
JP6062254B2 (ja) * 2013-01-15 2017-01-18 株式会社ディスコ ウエーハの加工方法
US20240243078A1 (en) * 2023-01-13 2024-07-18 Globalfoundries U.S. Inc. Structure including moisture barrier along input/output opening and related method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US6576957B2 (en) * 2000-12-31 2003-06-10 Texas Instruments Incorporated Etch-stopped SOI back-gate contact
CN1434518A (zh) * 2002-01-24 2003-08-06 松下电器产业株式会社 Soi型半导体装置及其制造方法
US20040000685A1 (en) * 2002-07-01 2004-01-01 International Business Machines Corporation Structure for scalable, low-cost polysilicon dram in a planar capaacitor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251558A (en) * 1979-08-06 1981-02-17 Kanesa Miso Kabushiki-Kaisha Method of making granular bean paste
JPS61251050A (ja) * 1985-04-27 1986-11-08 Oki Electric Ind Co Ltd 半導体ウエハのチツプ分割方法
JPS6224642A (ja) * 1985-07-24 1987-02-02 Toshiba Corp 半導体装置の製造方法
US4751558A (en) * 1985-10-31 1988-06-14 International Business Machines Corporation High density memory with field shield
JPH021914A (ja) 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JPH04305945A (ja) * 1991-04-02 1992-10-28 Sony Corp 半導体集積回路装置及びその製造方法
JPH05259274A (ja) * 1992-02-27 1993-10-08 Nec Corp 半導体装置及びその製造方法
JP2950714B2 (ja) * 1993-09-28 1999-09-20 シャープ株式会社 固体撮像装置およびその製造方法
US5439835A (en) * 1993-11-12 1995-08-08 Micron Semiconductor, Inc. Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough
US5656525A (en) * 1994-12-12 1997-08-12 Industrial Technology Research Institute Method of manufacturing high aspect-ratio field emitters for flat panel displays
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5670404A (en) * 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5773326A (en) * 1996-09-19 1998-06-30 Motorola, Inc. Method of making an SOI integrated circuit with ESD protection
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
JP2002076281A (ja) * 2000-08-30 2002-03-15 Seiko Instruments Inc 半導体装置およびその製造方法
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP3433193B2 (ja) * 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
JP3877700B2 (ja) * 2002-04-23 2007-02-07 三洋電機株式会社 半導体装置及びその製造方法
JP2004119472A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005059995A2 (en) * 2003-12-18 2005-06-30 Rf Module And Optical Design Limited Semiconductor package with integrated heatsink and electromagnetic shield

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US6576957B2 (en) * 2000-12-31 2003-06-10 Texas Instruments Incorporated Etch-stopped SOI back-gate contact
CN1434518A (zh) * 2002-01-24 2003-08-06 松下电器产业株式会社 Soi型半导体装置及其制造方法
US20040000685A1 (en) * 2002-07-01 2004-01-01 International Business Machines Corporation Structure for scalable, low-cost polysilicon dram in a planar capaacitor

Also Published As

Publication number Publication date
US20060006493A1 (en) 2006-01-12
US7598590B2 (en) 2009-10-06
CN1716620A (zh) 2006-01-04
JP4609985B2 (ja) 2011-01-12
US20090224387A1 (en) 2009-09-10
JP2006019427A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
CN100449762C (zh) 半导体芯片及其制造方法以及半导体器件
KR100258380B1 (ko) 반도체 장치
KR102116060B1 (ko) 반도체 장치 및 그 제조방법
US8058708B2 (en) Through hole interconnection structure for semiconductor wafer
US8048761B2 (en) Fabricating method for crack stop structure enhancement of integrated circuit seal ring
JP5324822B2 (ja) 半導体装置
EP2022090B1 (en) Dual wired integrated circuit chips
EP0831529B1 (en) Semiconductor device and method of manufacturing the same
JP5106933B2 (ja) 半導体装置
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US20030230809A1 (en) Semiconductor device and method of manufacturing same
US6025277A (en) Method and structure for preventing bonding pad peel back
US20120193797A1 (en) 3d integrated circuit structure and method for manufacturing the same
US6696357B2 (en) Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film
CN100463190C (zh) Soi衬底及其制造方法
CN102842597A (zh) 半导体芯片和半导体器件
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
US10535576B2 (en) Semiconductor devices and methods of formation thereof
JP4034482B2 (ja) 多層配線構造体及び半導体装置の製造方法
US9490207B2 (en) Semiconductor device having a copper wire within an interlayer dielectric film
CN103081090A (zh) 应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构
KR20220089376A (ko) Tsv 구조체를 포함하는 반도체 장치 및 그 제조방법
US20240014089A1 (en) Semiconductor structure having heat dissipation structure
US7572720B2 (en) Semiconductor device and method for fabricating the same
TW202349616A (zh) 具有混合接合墊的半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20160630