CN110416204B - 具有钝化层的半导体器件 - Google Patents
具有钝化层的半导体器件 Download PDFInfo
- Publication number
- CN110416204B CN110416204B CN201810385657.2A CN201810385657A CN110416204B CN 110416204 B CN110416204 B CN 110416204B CN 201810385657 A CN201810385657 A CN 201810385657A CN 110416204 B CN110416204 B CN 110416204B
- Authority
- CN
- China
- Prior art keywords
- layer
- contact electrode
- oxide layer
- passivation layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 153
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种具有钝化层的半导体器件，包括半导体本体，其包括第一表面；所述第一表面上设置有接触电极，所述接触电极至少包括2层，所述接触电极层堆叠，第一接触电极设置于所述第一表面，所述第一表面上邻近接触电极设置有层间介质层和钝化层，所述层间介质层包括在第一表面上的氮化物层、及所述氮化物层上的氧化物层，所述钝化层在氧化物层上，所述氧化物层的下表面延伸至第一接触电极的上表面下方，其上表面延伸至最上层接触电极的下表面上方。可以提供化学和机械方面的保护，以及防止尤其可能在脆的材料层被弯曲的那些区内发生的机械缺陷。
Description
技术领域
本发明涉及一种具有钝化层的半导体器件，尤其适用于GaN、GaAs、LDMOS等放大器。
背景技术
在典型集成电路（IC）形成工艺中，在完成金属化之后，形成一个钝化层或多个钝化层来保护内部半导体器件。钝化层通常通过沉积氧化物层和氮化物层来形成。在一些实例中，通过执行等离子体增强化学汽相沉积（PECVD）来形成氧化物层和氮化物层。
然而，传统钝化层具有多个缺点。由于半导体器件的高集成趋势，金属化层之间的距离减小。由于它们的阶梯覆盖的部件，导致PECVD氧化物层和PECVD氮化物层不能充分地填充金属化层之间的间隙中，从而形成空隙。空隙将减弱对下层半导体器件的机械保护。一些污染物或湿气可能穿过半导体器件。而且，半导体器件的电子性能将负面地受到影响。从而，整个组件的故障率可能增加。本发明因此而来。
发明内容
针对上述技术问题，本发明目的在于提供一种具有钝化层的半导体器件，可以提供化学和机械方面的保护，以及防止尤其可能在脆的材料层被弯曲的那些区内发生的机械缺陷。
为了解决现有技术中的这些问题，本发明提供的技术方案是：
一种具有钝化层的半导体器件，包括半导体本体，其包括第一表面；所述第一表面上设置有接触电极，所述接触电极至少包括2层，所述接触电极的上端包括肩部，第一接触电极设置于所述第一表面，所述第一表面上邻近接触电极设置有层间介质层和钝化层，所述层间介质层包括在第一表面上的氮化物层、及所述氮化物层上的氧化物层，所述钝化层在氧化物层上，所述钝化层包括外层的氮化物层，所述氧化物层延伸至第一接触电极的肩部下表面，其上表面延伸至最上层接触电极的肩部下表面。
优选的技术方案中，所述氧化物层包括多层。
优选的技术方案中，所述氧化物层包括2层，第一氧化物层在氮化物层上，所述第一氧化物层的上表面延伸至第一接触电极的肩部下表面，第二氧化物层在第一氧化物层上，所述第二氧化物层的上表面延伸至最上层接触电极的肩部下表面。
优选的技术方案中，所述氧化物层包括SiO2、PSG、BPSG及USG中的至少一种。
优选的技术方案中，所述钝化层覆盖最上层接触电极的上表面的一部分，所述钝化层包括多层。
优选的技术方案中，所述钝化层包括2层，所述钝化层包括在氧化物层上的第三氧化物层或者第二氮化物层，及设置在外层的第三氮化物层。
相对于现有技术中的方案，本发明的优点是：
本发明的钝化层结构可以提供化学和机械方面的保护，以及防止尤其可能在脆的材料层被弯曲的那些区内发生的机械缺陷。可减少电极间的寄生电容，在功率器件的实例中使用本发明结构比层间介质层使用氮化物的结构寄生电容Cds可减少约30%，Cgs可减少约15%。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为本发明具有钝化层的半导体器件的结构示意图。
具体实施方式
以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。
实施例：
如图1所示，一种具有钝化层的半导体器件，包括半导体本体10，其包括第一表面11；半导体本体10可以为常规的半导体材料，比如GaN、GaAs、硅（Si）等等。第一表面上设置有接触电极20，所述接触电极20至少包括2层（图中所示为2层），当然也可以为3层或者多层，每一层接触电极进行层堆叠，第一接触电极21设置于所述第一表面11，并且邻接半导体本体10，接触电极20例如包括金、铝、铜、铝合金、铜合金、或者诸如AlSiCu之类的铝-铜合金。
第一接触电极21没有完全地覆盖第一表面11。至少在第一表面11的邻近第一接触电极21并且不被接触电极21覆盖的那些区内形成层间介质层30和钝化层40，钝化层40保护半导体本体10的第一表面11，防止或者减少在潮湿空气中操作半导体器件时可能发生的恶化过程，同时可以提供化学和机械方面保护(氮化物层为主)。
如图1所示，为了防止尤其可能在脆的材料层被弯曲的那些区内发生的机械缺陷，本发明的层间介质层30包括在第一表面11上的氮化物层31、及所述氮化物层31上的氧化物层，氮化物层31可以为Si3N4等等，氮化物层31不超过第一接触电极21的宽度，即不超过第一接触电极21的上表面。
一般由于工艺条件的限制等等，接触电极的上端一般包括肩部22，氮化物层31延伸至第一接触电极21的肩部22的下方，氧化物层可以包括多层，图中以2层为例进行说明，第一氧化物层32设置在第一氮化物层31上，向上延伸至第一接触电极21的肩部22的下表面。第二氧化物层33设置在第一氧化物层32上，向上延伸至第二接触电极23的肩部22的下表面。
氧化物层可以包括SiO2、PSG、BPSG及USG中的至少一种，当然也可以采用其他的氧化物。
第二氧化物层33上设置钝化层40，钝化层40覆盖第二接触电极23的上表面的一部分，所述钝化层40可以包括1层或多层。
如图1中的钝化层包括2层，包括在第二氧化物层33上的第三氧化物层或者第二氮化物层41，及设置在外层的第三氮化物层42，2层钝化层可以都覆盖第二接触电极23的一部分，也可以只有最外层第三氮化物层42覆盖第二接触电极23的一部分。
钝化层的主要用途为防水，因为氧化物层或者的氮化物层都会有微小的孔洞，设置2层可以使得每一层的孔洞错位排布，增强防水效果。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (6)
1.一种具有钝化层的半导体器件，包括半导体本体，其包括第一表面；所述第一表面上设置有接触电极，其特征在于，所述接触电极至少包括第一接触电极和最上层接触电极，所述接触电极的上端包括肩部，第一接触电极设置于所述第一表面，所述第一表面上邻近接触电极设置有层间介质层和钝化层，所述层间介质层包括在第一表面上的氮化物层、及所述氮化物层上的氧化物层，所述钝化层在氧化物层上，所述钝化层包括外层的氮化物层，所述氧化物层延伸至第一接触电极的肩部下表面，其上表面延伸至最上层接触电极的肩部下表面。
2.根据权利要求1所述的具有钝化层的半导体器件，其特征在于，所述氧化物层包括多层。
3.根据权利要求2所述的具有钝化层的半导体器件，其特征在于，所述氧化物层包括2层，第一氧化物层在氮化物层上，所述第一氧化物层的上表面延伸至第一接触电极的肩部下表面，第二氧化物层在第一氧化物层上，所述第二氧化物层的上表面延伸至最上层接触电极的肩部下表面。
4.根据权利要求1所述的具有钝化层的半导体器件，其特征在于，所述氧化物层包括SiO2、PSG、BPSG及USG中的至少一种。
5.根据权利要求1所述的具有钝化层的半导体器件，其特征在于，所述钝化层覆盖最上层接触电极的上表面的一部分，所述钝化层包括多层。
6.根据权利要求5所述的具有钝化层的半导体器件，其特征在于，所述钝化层包括2层，所述钝化层包括在氧化物层上的第三氧化物层或者第二氮化物层，及设置在外层的第三氮化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810385657.2A CN110416204B (zh) | 2018-04-26 | 2018-04-26 | 具有钝化层的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810385657.2A CN110416204B (zh) | 2018-04-26 | 2018-04-26 | 具有钝化层的半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416204A CN110416204A (zh) | 2019-11-05 |
| CN110416204B true CN110416204B (zh) | 2021-10-29 |
Family
ID=68345887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810385657.2A Active CN110416204B (zh) | 2018-04-26 | 2018-04-26 | 具有钝化层的半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416204B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100289328B1 (ko) * | 1998-12-04 | 2001-12-28 | 정선종 | 이단계게이트리세스공정을이용한화합물반도체소자의제조방법 |
| CN1700420A (zh) * | 2004-05-19 | 2005-11-23 | 上海宏力半导体制造有限公司 | 形成t型多晶硅栅极的方法 |
| US10312207B2 (en) * | 2017-07-14 | 2019-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivation scheme for pad openings and trenches |
-
2018
- 2018-04-26 CN CN201810385657.2A patent/CN110416204B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416204A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10679935B2 (en) | Structure and method for improving high voltage breakdown reliability of a microelectronic device | |
| US7459792B2 (en) | Via layout with via groups placed in interlocked arrangement | |
| US8810001B2 (en) | Seal ring structure with capacitor | |
| KR100258380B1 (ko) | 반도체 장치 | |
| US6696357B2 (en) | Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film | |
| KR100859385B1 (ko) | 반도체 장치 | |
| US9117831B2 (en) | Seal ring structure for integrated circuit chips | |
| JP4913329B2 (ja) | 半導体装置 | |
| WO2011125928A1 (ja) | 半導体装置およびその製造方法 | |
| JP2012134198A (ja) | 半導体装置およびその製造方法 | |
| JP2011146563A (ja) | 半導体装置 | |
| US11049820B2 (en) | Crack suppression structure for HV isolation component | |
| US11676893B2 (en) | Semiconductor device and fabrication method for the same | |
| US20090152727A1 (en) | Bonding pad for anti-peeling property and method for fabricating the same | |
| CN110416204B (zh) | 具有钝化层的半导体器件 | |
| US9054039B2 (en) | Semiconductor device | |
| US11764174B2 (en) | Semiconductor structure | |
| US8564131B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN114342061A (zh) | 衬底通孔及制造衬底通孔的方法 | |
| US20220139795A1 (en) | Semiconductor device | |
| US20220384585A1 (en) | Integrated electronic circuit including a field plate for the local reduction of the electric field and related manufacturing process | |
| JP2006005213A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |