JPS6284534A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6284534A
JPS6284534A JP60224284A JP22428485A JPS6284534A JP S6284534 A JPS6284534 A JP S6284534A JP 60224284 A JP60224284 A JP 60224284A JP 22428485 A JP22428485 A JP 22428485A JP S6284534 A JPS6284534 A JP S6284534A
Authority
JP
Japan
Prior art keywords
layer
aluminum
metal layer
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60224284A
Other languages
English (en)
Other versions
JPH0611076B2 (ja
Inventor
Katsuhiro Hirata
勝弘 平田
Reiji Tamaki
礼二 玉城
Takeshi Noguchi
武志 野口
Junichi Arima
純一 有馬
Kenji Saito
健二 斉藤
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60224284A priority Critical patent/JPH0611076B2/ja
Priority to KR1019860006335A priority patent/KR900001652B1/ko
Priority to GB8623528A priority patent/GB2181893B/en
Priority to DE19863634168 priority patent/DE3634168A1/de
Publication of JPS6284534A publication Critical patent/JPS6284534A/ja
Priority to US07/224,172 priority patent/US4896204A/en
Publication of JPH0611076B2 publication Critical patent/JPH0611076B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置およびその製造方法に関し、特
に、内部配線のためのＩｆ電極配線有する半導体装置お
よびその製造方法に関する。
［従来の技術］ 従来から、シリコン半導体の内部配線の材料として、ア
ルミニウムおよびアルミニウム合金が用いられている。
しかし、近年、ＬＳＩの高密度化・高集積度化に伴い、
フンタクトホール部での段差被覆はますます雌しい方向
に進んでいる。
第２図は、従来の半導体装置の一例の断面構造を示す図
である。第２図において、シリコン基板１の上には、下
敷酸化膜２が形成される。下敷酸化１！２の上には、Ｐ
ＳＧ　（燐ガラス膜）からなるスムースコートｌｌｌ３
が形成される。半導体ＩＩＩには、素子の内部配線のた
めのコンタクトホール９が設けられる。コンタクトホー
ル９の基板１上およびスムースコート膜３上にはアルミ
ニウムまたはアルミニウム合金からなる配線層４が形成
される。
次に、第２図に示す従来の半導体装置の製造方法につい
て説明する。コンタクトホール９の形成されたシリコン
基板１．その上のスムースコートＬ１２上に、スパッタ
リング法によりたとえばアルミニウムシリコン膜を全面
に形成する。このとき、段差部５の被覆性〈ステップカ
バレッジ性）を十分にするために、ウェハを加熱するの
が一般的である。
次に、写真製版技術を用い、レジストによるバターニン
グを行ない、不要な部分のアルミニウム膜をエツチング
により除去することにより、たとえば外部電極取出領域
（図示せず）が形成された配線１１４を得ることができ
る。次に、配線層４とシリコン基板１との電気的コンタ
クトをとるため。
およびトランジスタのしきい値電圧の安定性を増すため
に、約４５０℃程度の熱処理を加える。
［発明が解決しようとする問題点］ 第３図は配線層の種類およびその硬度を示す図である。
従来の半導体装置は、上述の製造工程により製造される
が、このように、ウェハを加熱して、厚みがたとえば約
１μｌのＡＪＬＳｉ配線層４を形成した場合には、配線
層４の形成直後において、第３図（ａ　）に示すように
、ヌープ硬度が３０ＨＫ前後に低下する。
一方、最近では、ＬＳＩのチップサイズの増大に伴い、
モールド材の収縮応力に起因する配線の変形が生じやす
くなっている。
それゆえに、この発明は、上述のような問題点を解消す
るためになされたもので、コンタクトホールでのステッ
プカバレッジ性を低下させないで、かつ配線層の硬度を
保持して、変形に耐え得る配線層を有する半導体装置を
得ることを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置は、内部配線のための電極配
線層の表面にアルミニウム水和物を形成するようにした
ものである。
また、この発明に係る半導体装置の製造方法は、開口部
領域を含む半導体基板上に、基板を加熱しながら、第１
の金属層を形成し、次に、基板を加熱しないで、第１の
金属層上に第２の金属層を形成し、次に、第２の金ａｍ
表面にアルミニウム水和物層を形成するようにしたもの
である。
［作用］ 第１および第２の金ｍ層上に形成されるアルミニウム水
和物層は、非常に硬いので、加熱処理時に↓じる配置１
層の変形を妨げる即用をする。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図（ＩＶ）は、この発明の一実施例の半導体装置の
積層構造を示す図である。第１図（ＩＶ）において、シ
リコン基板１の上には、下敷酸化膜２が形成され、下敷
酸化！ｌＩ２上にはスムースコートｍ３が形成される。
また、半導体装置には、内部配線用のコンタクトホール
９が設けられる。コンタクトホール９部分のシリコン基
板１上およびスムースコート腰３上には、第１の金属層
６．第２の金属層７およびアルミニウム水和物層８が形
成される。第１の金属層６は、たとえばアルミニウムシ
リコンであり、第２の金属層はたとえばアルミニウムシ
リコンチタンである。ざらに、外部電極取出領域１０に
は、外部配線用の取出口が設【ブられる。
第１図はこの発明の一実施例の製造工程を示す図である
。次に、第１図を参照して、この発明の一実施例の製造
方法について説明する。
第１図（Ｉ） 半導体装置に、内部配線のためのコンタクトホール９を
設ける。コンタクトホール９１３よびスム−スコートｌ
ｌ１ｓ上にたとえばスパッタリング法により第１の金属
Ｎ６を形成する。このとき、ステップカバレッジ性を向
上させるために、基板全体を加熱する。第１の金属層６
として、たとえばアルミニウムシリコンが用いられ、た
とえば約０゜５μｍの厚みに形成される。
第１図（ｎ） 次に、同じくスパッタリング法により、第１の金属層６
上に、第２の金属１１７を形成する。このとき、ウェハ
の加熱は行なわない。第２の金属層７として、たとえば
アルミニウムシリコンチタンが用いられ、たとえば約０
．５μ−の厚みに形成される。第２の金属層の形成直後
には、第３図（ｂ　）に示づように、約９０ＨＫのヌー
プ硬度が得られる。
この状態で、金属８６．７とシリコン基板１との電気的
コンタクトをとる等のために、約４５０℃の熱処理を行
なうと、金属層６．７の硬度は急激に低下し、約４０Ｈ
Ｋとなる。このような硬度の低下を防ぐために、第１図
（ＩＶ）に示すステップを行なう。
第１図（ＩＩ［） 次に、写真製版技術を用い、第１および第２の金属層を
バターニングして、配線層を形成する。
このとき、外部電極取出口１０が形成される。
第１図ＨＶ） バターニング終了後、第２の金属層７の全面を温水によ
り煮沸処理するか、または、陽ｔｉ酸化法を用いて、ア
ルミニウム水和物ｌＩ８を形成する。
アルミニウム水和物＠８が形成された後に、上述のよう
な４５０℃の熱処理を行なっても、第３図（Ｃ）に示す
ように、硬度の低下はアルミニウム水和物層を形成しな
いものに比べて、少なく、５０８に程度の硬度が保持さ
れる。
硬度の低下が少ない理由は、硬度の高いアルミニウム水
和物層により覆われているために、アルミニウムあるい
はアルミニウム合金の結晶のグレイン成長が妨げられる
ためである。
ここで、温水処理を行なう場合には、金属層表面が自然
酸化されるが、これをスパッタエツチング法等にて除去
すれば、アルミニウム水和物層８の成長速度は速くなる
。このとき、外部Ｎ極取出口１０のスムースコート１１
３上には、アルミニウム水和物層等が付着するが、次に
、これをｖＡ酸やフン酸等により除去する。次に、たと
えばＡＬＩｌｌ等と金属層６，７とが接続可能になるよ
うに外部電極取出口１０の内面のアルミニウム水和物層
を除去する。
［発明の効果］ 以上のように、この発明によれば、第１の金属層および
第２の金属層からなる配ｌｌ１１を形成後、配線層の表
面にアルミニウム水和物層を形成するようにしたので、
配線層は所定の硬度を保持するため、その後の熱処理に
おいても変形が生じない。
また、第１の金属層は、基板全体を加熱して形成される
ので、コンタクトホール部におけるステップカバレッジ
性、は良好である。
【図面の簡単な説明】
第１図はこの発明の一実施例の半導体装置およびその製
造方法を示づ図である。第２図は従来の半導体装置の一
例の断面構造を示す図である。第３図は配線層の種類お
よびその硬度を示す図である。 図において、１はシリコン基板、２は下敷酸イヒ膜、３
はスムースコート膜、４はアルミニウム配置１１１．５
はコンタクトホール段差部、６は第１金属層、７は第２
金劃Ｌ８はアルミニウム水和物層、９はコンタクトホー
ル、１０は外部１ｍ取出ｆＩｉｔ１１！を示す。 なお、図中、同一符号は同一または相当部分を示す。 代　　理　　人　　　　　大　　岩　　増　　雄第１図 ｓ：　フｚｎＦｔｔｉｌＮｐ

Claims (4)

    【特許請求の範囲】
  1. （１）内部配線のための開口部領域を覆うような電極配
    線を有する半導体装置であつて、前記電極配線は、第１
    の金属層と、前記第１の金属層上に形成される第２の金
    属層とを含み、前記第２の金属層表面には、アルミニウ
    ム水和物層が形成されたことを特徴とする半導体装置。
  2. （２）前記第１の金属層および前記第２の金属層はアル
    ニウムあるいはアルミニウム合金よりなることを特徴す
    る特許請求の範囲第１項記載の半導体装置。
  3. （３）内部配線のための開口部領域を覆うような電極配
    線を有する半導体装置の製造方法であって、 少なくとも前記開口部領域を含む半導体基板上に、前記
    基板を加熱しながら、第１の金属層を形成する第１のス
    テップと、 前記基板を加熱しないで、前記第１の金属層上に第２の
    金属層を形成する第２のステップと、前記第２の金属層
    表面にアルミニウム水和物層を形成する第３のステップ
    とを備える半導体装置の製造方法。
  4. （４）前記第１および第２の金属層は、アルミニウムあ
    るいはアルミニウム合金からなることを特徴とする特許
    請求の範囲第３項記載の半導体装置の製造方法。
JP60224284A 1985-10-08 1985-10-08 半導体装置の製造方法 Expired - Lifetime JPH0611076B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60224284A JPH0611076B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法
KR1019860006335A KR900001652B1 (ko) 1985-10-08 1986-07-31 반도체 장치 및 그 제조방법
GB8623528A GB2181893B (en) 1985-10-08 1986-10-01 Semiconductor device and method of manufacturing thereof
DE19863634168 DE3634168A1 (de) 1985-10-08 1986-10-07 Halbleitereinrichtung und herstellungsverfahren dafuer
US07/224,172 US4896204A (en) 1985-10-08 1988-07-25 Semiconductor device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60224284A JPH0611076B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6284534A true JPS6284534A (ja) 1987-04-18
JPH0611076B2 JPH0611076B2 (ja) 1994-02-09

Family

ID=16811357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60224284A Expired - Lifetime JPH0611076B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4896204A (ja)
JP (1) JPH0611076B2 (ja)
KR (1) KR900001652B1 (ja)
DE (1) DE3634168A1 (ja)
GB (1) GB2181893B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
DE3815512C2 (de) * 1988-05-06 1994-07-28 Deutsche Aerospace Solarzelle und Verfahren zu ihrer Herstellung
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
DE69937953D1 (de) * 1999-11-22 2008-02-21 St Microelectronics Srl Korrosion durch Feuchtigkeit inhibierende Schicht für Metallisierungsschichten aus Al für elektronische Vorrichtungen und Verfahren zur Herstellung
JP6191587B2 (ja) * 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147988A (en) * 1976-06-03 1977-12-08 Toshiba Corp Manufacture of semiconductor device
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
JPS58201367A (ja) * 1982-05-20 1983-11-24 Nec Corp Ｍｏｓ型半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
DE3140669A1 (de) * 1981-10-13 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitervorrichtungen
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
WO1984001471A1 (en) * 1982-09-30 1984-04-12 Advanced Micro Devices Inc An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
DE3244461A1 (de) * 1982-12-01 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene
JPS60136337A (ja) * 1983-12-22 1985-07-19 モノリシツク・メモリ−ズ・インコ−ポレイテツド ２重層処理においてヒロツク抑制層を形成する方法及びその構造物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147988A (en) * 1976-06-03 1977-12-08 Toshiba Corp Manufacture of semiconductor device
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
JPS58201367A (ja) * 1982-05-20 1983-11-24 Nec Corp Ｍｏｓ型半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0611076B2 (ja) 1994-02-09
KR900001652B1 (ko) 1990-03-17
GB2181893A (en) 1987-04-29
GB8623528D0 (en) 1986-11-05
DE3634168A1 (de) 1987-04-16
KR870004504A (ko) 1987-05-09
GB2181893B (en) 1989-03-30
DE3634168C2 (ja) 1991-12-05
US4896204A (en) 1990-01-23

Similar Documents

Publication Publication Date Title
US5464500A (en) Method for taper etching metal
JPS6284534A (ja) 半導体装置の製造方法
JPS5815250A (ja) 半導体装置の製造方法
JPH05504867A (ja) 集積回路の製造にモリブデン・プラグを使用するプロセス強化
US4839010A (en) Forming an antireflective coating for VLSI metallization
JPS63300538A (ja) 配線の形成方法
JPS6257114B2 (ja)
JPS6151918A (ja) 半導体装置の製造方法
JPS6149438A (ja) 半導体装置
JPS5966150A (ja) 半導体装置およびその製造方法
JPS58155767A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6149437A (ja) 半導体装置
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS6158266A (ja) 半導体装置及びその製造方法
JPH02152235A (ja) 半導体集積回路の製造方法
JPS5815253A (ja) 半導体装置の電極製造方法
JPS6085514A (ja) 半導体装置の製造方法
JPS6080227A (ja) 半導体装置の製造方法
JPS62160741A (ja) 半導体装置の製造方法
JPH03171732A (ja) 半導体装置
JPS63111644A (ja) 半導体装置の製造方法
JPH04264730A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS5994437A (ja) 半導体装置
JPH0291968A (ja) メモリ装置の製造方法