JPS60136337A - ２重層処理においてヒロツク抑制層を形成する方法及びその構造物 - Google Patents

２重層処理においてヒロツク抑制層を形成する方法及びその構造物

Info

Publication number
JPS60136337A
JPS60136337A JP11110984A JP11110984A JPS60136337A JP S60136337 A JPS60136337 A JP S60136337A JP 11110984 A JP11110984 A JP 11110984A JP 11110984 A JP11110984 A JP 11110984A JP S60136337 A JPS60136337 A JP S60136337A
Authority
JP
Japan
Prior art keywords
layer
metal layer
group
metal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11110984A
Other languages
English (en)
Inventor
ジヤツク・デイー・スミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MONORISHITSUKU MEMORY ZU Inc
MONORISHITSUKU MEMORY-ZU Inc
Original Assignee
MONORISHITSUKU MEMORY ZU Inc
MONORISHITSUKU MEMORY-ZU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MONORISHITSUKU MEMORY ZU Inc, MONORISHITSUKU MEMORY-ZU Inc filed Critical MONORISHITSUKU MEMORY ZU Inc
Publication of JPS60136337A publication Critical patent/JPS60136337A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、２重金属層の処理系列におけるヒロック又は
小丘（ｈｉｌｌｏｃｋｓ）の形成を防止するだめの方法
に関する。そしてその方法により形成された構造物に関
する。又本発明は、２重金属層構造物内の第１の金属層
の上に不動態金属層を適用して。
第１の層から第２の金属層へのヒロックの突抜けを機械
的に停止させることに関する。
〔従来技術と問題点〕
半導体素子の製作においては２代表的にはシリコンであ
る単一の半導体結晶のウェファから出発して、多数の特
殊な処理段階が実行されている。
これらの処理段階が実行される際に、半導体基板・中に
おいて電気的性質を変換された微細な回路網領域が、導
電及び絶縁領域の多重層の上に重ねられる。処理段階の
最終ステップに近づくにつれ。
全体としての構造は累進的に複雑になっていく。
電気的に有意な領域が完全に形成されると、シリコン酸
化物又はシリコンチツ化物などのような不動態金属の層
がウェファの表面上に位置される。
それによりウェファ内に含まれる素子がシールされ、ウ
ェファがスクライブされて個々の素子がバッグーノ化さ
れる。各々の・母ツケージ化された素子内の全ての電気
的に有意な領域は、素子内に組込まれた回路が設削通シ
に機能することのために電気的に均一体であるべきであ
る。
半導体素子内の電気的に有意な領域の均一性を損ねる欠
陥機構の１つとして、基板への導電ラインの短絡が上げ
られる。又導電ラインから他の導電ライン又は電気的に
分離されるべく設計された領域への短絡もある。この欠
陥機構の物理的原因の１つは、ヒロック（ｈｌｌｌｏｃ
ｋｓ）の形成である。ここでヒロックと言うのは、金属
層の表面から突出した隆起物であり、金属層を基板から
絶縁するための絶縁領域を突抜けるものである。又ヒロ
ックは、金属層を他の金属ライン又は他の電気的に有意
な領域から絶縁するだめの絶縁領域をも突抜ける。ヒロ
ックは、金属層が形成された後に主として上昇した温度
で処理されることによシ金属層内で起こる応力除去領域
であると、信じられている。
金属層は代表的には３５０℃の程度の温度で形成され、
引続く処理は４５０℃の温度に達する。集積回路内の導
電路として通常使用されるアルミニウムラインは、１５
０℃以上の温度の下でヒロックの形成を被ることが解っ
た。ヒロックの形成を回避するための１つの技術は、臨
界的なヒロック形成温度以下の温度すなわち１５０℃以
下の温度で引続く処理段階を行うものであった。この方
法の欠点は、シリコン酸化物及びシリコンチツ化物の層
の適用などのような引続く付着段階が低温では最適には
行われ得ないことである。例えば、低い温度で形成され
たシリコン２酸化物層は非一様となシ、シリコン２酸化
物層の絶縁特性を損ねる−ことになる。例えばｐｉ、　
Ｒ，、Ｍｏｒｃｏｍによる米国特許第４，１８４，９３
３号を参照されたい。そこでの方法は。
効果的な低温処理装置を必要とするものである。
ヒロックの除去のだめの他の方法は、金属層をヒロック
形成を防止する材料との合金にするものである。ヒロッ
クは空位（ｖａｃａｎｃｉｅｓ　）の移入によシ形成さ
れるものと信じられている。合金は、空位の移動を妨害
するような不純物を導入するよう機能し、ヒロックの形
成を減少させる。例えばＰ。
Ｃｈａｕｈａｒｉ等による米国特許第４，０１２，７５
６号を参照されたい。他の方法として９層の導電特性を
顕著に減少させることなく金属ラインに金属原子を化学
的に結合させるものがあった。例えば、アルミニウム層
がｈｔ−ｏ膜に混在された。酸素はあ石方法でアルミニ
ウムを結合して、横方向応力が発生したとしても大きな
再拡散を防止すると信じられている。例えばＴ、　Ｊ、
　Ｆａｉｔｈによる論文“Ｈｌｌｌｏｃｋ−Ｆｒｅｅ　
Ｉｎｔｅｇｒａｔｅｄ−Ｃｉｒｃｕｉｔ　Ｍｅｔａｌｌ
ｌｚａｔｉｏｎｓ　ｂｙｋｌ／ｋｌ−０Ｌａｙｅｒｉｎ
ｇ　”　、Ｊ、　Ａｐｐｌ、　Ｐｈｙｉ、　５２（７１
Ｊｕｌｙ　１９８１．　ｐ４６３０を参照されたい。こ
の方法は金属ラインの導電性を減少させる。そして商業
的半導体製作のための処理としては複雑過ぎる。
半導体素子製作の密度が大規模集積レベルに達するにつ
れ、ヒロックの形成を防止することはよシ重要になって
きた。導電ラインはより狭くなシそしてその数も多くな
り又導電ラインの位置も電気的に絶縁されるべき有意な
領域により近づいて来ている。更に大規模集積レベルに
おいては多重の導電ラインが常識となってきておシ、そ
れにより垂直方向に離れた金属ラインの間にヒロックが
形成されることになる。多重の金属層で半導体構造物を
形成するためには、ヒロックの形成を導かない方法が必
要となる。
〔発明の概要〕
不動態金属の薄い停止層が第１の金属層の上に一様に適
用されるための方法及び構造物を提供する。この薄い停
止層は、第１の金属ライン層の上表面とその上に重なる
金属ラインとの間のヒロックの形成に対して機械的停止
として機能する。これによシ第１の層の上表面の上には
ヒロックが形成されず、その上の誘電領域を貫いて第２
の金属層に接触するようなことは無い。第１の金属層の
上に薄いヒロック抑制層を一様に適用することの追加的
な利益は、不純物の拡散に対しても効果的なバリヤ層と
して働くことである。
〔好適実施例の説明〕
本発明の方法は、導電金属層の上に不動態金属の薄い層
を適用することからなる。ヒロックが第１の層からその
上の誘電層を突抜は更にその上の金属層に接触するよう
な突抜は現象に対して、不動態金属層が機械的停止とし
て機能する。出願人の知る限りでは、不動態金属層は突
抜は現象に対する機械的抵抗すなわち停止層機構として
働く他はなんの金属的又は化学的抑制をも引起さない。
停止層として好適に利用しうる不動態金属は、半導体産
業において良く知られているものであり。
チタニウムタングステン、白金、ニッケルクロニウム、
金、銀などの金属並びに白金ケイ化物、タングステンケ
イ化物その他などの種々のケイ化物を含む。この種のも
のに付加すべき金属としての必須の特性は、素子へ不所
望な不純物を導入しないということ及びエレクトロマイ
グレーション又はヒロック形成を被らないということで
ある。本発明の方法を利用した結果、引続く処理段階に
おいてなんの制約も課されない。５００℃もの高温以上
の熱処理がヒロック形成なしに行い得る。なぜならばヒ
ロック抑制層の機械的停止機能が特定の場所に生じたヒ
ロックの突抜は力を広い領域へと分散させるからである
。それにより停止層を貫いて上の誘電層に達するという
ことはない。
本発明の方法により製造した構造物を第１図から第３図
に示す。第１図は集積回路テップ上の分離セクター１０
の平面図である。２つのウィツシュボーン抵抗器３及び
４が、第１の金属層の一部として形成された金属ライン
１２の手段によシ相互に連結されて示されている。各抵
抗器は、シリコン基板中において拡散され或いはイオン
注入された領域として形成されている。これら２つの抵
抗器はそれぞれ、オーム接触５と７との間及びオーム接
触６と２との間における基板中の正味の抵−抗器である
。ウィツシュボーン構造の両側の拡大部分は、端部にお
いて十分な電気接触をなすことを可能にする。これらの
接触は、ラインシュば一ン抵抗器３及び４を形成したド
ーグ領域に直接に作ることができ、或いは下側の絶縁層
内の穴を介して作ることもできる。図示のようにウィツ
シュボーン抵抗器３は、ウィツシュボーン抵抗器４に直
列に電気的に接続されている。シリコン２酸化物の下層
１ノ内に開けられウィツシュボーン抵抗器３の一端へと
通ずるバイア（Ｖｉ　ａ　）７と、シリコン２酸化物の
下層を貫いて開けられウィツシュボーン抵抗器４の一端
へと通ずるバイア６との手段によシ、電気的相互接続が
達成される。これらの・々イアは第１の金属層１２が適
用される前に開けられるので、相互接続金属ライン１２
はバイアを通して降下しそしてそれぞれのウィツシュボ
ーン抵抗器３及び４と電気的に接触をする。望まれるこ
とは２つのウィツシュボーン抵抗器３，４の２つの端部
の間に低い抵抗の電気的接続が達成されることであシ、
シかも回路の他の部分とは電気的に接続されず１回路中
の他の領域との過剰な容量結合もないということである
。第１図に示すセクター１０においては、シリコン２酸
化物のプランケット層９が、下層のシリコン基板１４０
表面を覆う。シリコン２酸化物層９は第３図に図示され
ている。このシリコン２酸化物層９０目的は、下層基板
の表面を保護することであり、且つ酸化物層にバイアが
開けられたところ以外において第１の金属層１２と下層
基板１４との間に絶縁層をもたらすことである。第１の
金属層１２と第２の金属屑Ｉ３との間に第２のシリコン
酸化物層１１が設けられ、これら２つの金属層の間の電
気的接続を防止する。
第２図及び第３図に示すように１層の間の短絡をもたら
すヒロックが形成され得る危険な位置は。
第１の金属層１２の上を第２の金属ライン１３が交差す
る場所である。これらの危険な交差領域は。
第１図においては領域１８及び１９として示されている
。これらの交差領域において、第２図の従来技術の断面
図に示されるようなヒロック２１が。
°シリコン２酸化物絶縁層１１を貫通して第２の金属ラ
インエ３の底部へと達し、それにより電気的短絡をもた
らす。他の領域におけるシリコン２酸化物を貫通するヒ
ロックは素子の動作をそれほど害しない。ただし酸化物
層９を貫いて基板１４への短絡回路をもたらす場合は別
である。金属交差領域のこの敏感な特質により２本発明
の方法はこの金属交差点においてもつとも有用な結果を
もたらす。第３図の断面図に示されるごとく、第１の金
属層１２と上層のシリコン２酸化物絶縁層１１との間に
含まれた不動態金属層１５が、ヒロックの突接は現象を
防止する。このことは不動態金属層１５が存在する全て
の場所で成立する。代表的には、第１の金属層１２は約
６０００Ｘの厚さを持ち、不動態金属層１５は６００Ｘ
程度のより薄い厚さを持つ。
本発明の好適実施例においては、第２の金属層１３の一
部と第１の金属層１２の一部との間のある選択した領域
において電気的接触をなすことが望まれる場合には、第
１の金属層１２の形成の直後にヒロック抑制層１５が形
成され、それが第４図に示すごとく第１の金属層１２と
同じ広がシをもつようにエツチングされる。それにより
誘電層１１の付着に先立ち、第２の金属層１３と第１の
金属層１２との間の領域において第１の金属層１２の頂
部の上にヒロック抑制層１５が残される。次にバイアを
通して・々リア金属である抑制層１５の露出部分の上に
第２の金属層１３が付着される。
もし第２の金属層１３の処理中にエラーが生じた場合に
は、その第２の金属層はエツチングによって除去するこ
とができる。例えばこの除去は、第２の金属層がアルミ
ニウム又はアルミニウムの合金である場合には、酢酸、
硝酸、及びフッ化水素酸の溶液によって達成される。こ
こで・？　リア金属層１５の存在により第１の金属層１
２は衝撃を受けることはない。この様子を第７図に示す
。
比較をするために第５図の断面図に示す従来技術構造物
においては、バリアヒロック抑制層１５が第２の金属層
１３の形成に先立って形成されている。このようにして
従来技術においては、ヒロック抑制層 て形成された。したがって１例えば第２の金属層１３の
形成の際のエラーのために第２の金属層１３を除去する
場合には２次のような結果となる。第２の金属層１３を
除去するために用いるエッチャントがバリア金属層１５
の脇から通過して漏れ第１の金属層１２を衝撃する。こ
の様子を第６図に示す。このような従来技術処理の望ま
れない効果及びその結果たる構造物は、第１の金属層と
第２の金属層とが同一の材料で作られ、すなわち第１及
び第２の金属層の両方がアルミニウム若しくはその合金
又は多結晶シリコンで作られる場合における素子におい
てとくに顕著に生じ得る。更にこの例においては、第２
の金属層の大部分の下に／Ｊクリア属層がないことによ
シ、第２の金属層は至る処で容易にエッチされる。なぜ
ならば・９９７層が存在しないので、エツチングのだめ
の端部分を決定することが困難であるからである。
ベンチマーク（ｂｅｎｃｈｍａｒｋ　）比較をなすため
に。
バリア金属層を介在させた２重層金属の形成のだめの従
来技術処理が、第１の金属層と基板上に形成されたＲ−
ス絶縁層との間の・？　リア金属層と同じようにして行
なわれた。この処理を以下に示す。
１、　ペース絶縁層でおおわれた基板の上に第１のバリ
ア金属層１７（６００Ｘ）を付着する。
２、第１の導電金属層１２　（６０００λ）を付着する
。
３、　フォトレジストマスクを用いて第１の導電金属層
のパターンを形成する。
４、　第１の導電金属層をエツチングして所望の・９タ
ーンを形成する。
５、第１のバリア金属層をエツチングして第１の導電金
属層と同じ広がりを持つ・ぐターンを形成する。
６、　フォトレジストを除去する。
７、　誘電層１１　（３００℃）を付着する。
８．７オトレジストマスクを使って誘電層のＡ’ターン
を形成する。
９、誘電層の部分を選択的に除去する。
ＩＯ，フォトレノストを除去する。
化第２のバリア金属層１５　（１２００Ｋ　）を付着す
る。
１２、第２の導電金属層１３　（１３，０００１）を付
着する。
１３、フォトレノストを使って第２の導電金属層の・や
ターンを形成する。
１４、第２の導電金属層をエツチングして所望の・ぐタ
ーンを形成する。
１５、第２のバリア金属層をエツチングして第２の金属
層と同じ広がシを持つパターンを形成する。
１６．７オトレジストを除去する。
この従来技術の処理は、第２の金属層と同じ広がりを持
つバリア金属層を介在させた２重金属層構造物をもたら
す。
上に述べた２重金属層構造物の形成のだめの従来技術方
法に比較して２本発明の方法は処理のある段階において
ヒロック抑制層を形成する工程を含んでいる。ヒロック
抑制層は選択的にエツチングされ、第１の金属層の全て
の頂部の上にバリア層を形成する。このヒロック抑制層
は第２の金属層の処理にミスが生じた時にもウェファの
再処理を可能にする。本発明の方法を以下に示す。
１、　ペース絶縁層９によっておおわれた基板の上に第
１のバリア金属層１７（６００ｉ）を付着する。
２、＠１の導電金属層１２　（６０００λ）を付着する
。
３、　ヒロック抑制層１５（６００＾）を付着する。
４、７オトレノストを用いて第１の導電金属層の・やタ
ーンを形成する。
５、　ヒロック抑制層をエツチングして所望の・ぐター
ンを形成する。
６、第１の導電金属層をエツチングして・やターンを形
成する。
７、第１のバリア金属層をエツチングして、第１の導電
金属層と同じ広がりを持つパターンを形成する。
８、　フォトレジストを除去する。
９、誘電層１１　（３００℃）を付着する。ここでヒロ
ック抑制層が全てのヒロック形成を防止する。
１０、フォトレジストマスクを使って誘電層のｉ４ター
ンを形成する。
１１、誘電層の部分を選択的に除去する。
１２、第２の導電金属層を付着する。
１３、フォトレジストを用いて第２の導電金属層の・や
ターンを形成する。
１４、第２の導電金属層をエツチングして所望の・母タ
ーンを形成する。
１５、フォトレジストを除去する。
〔効　果〕
本発明の方法によって得られた改良によればヒロック抑
制層が第１の金属層の上の必要とされる部分に選択的に
形成することができる。ヒロック抑制層は又、不純物の
拡散を防止するためのバリア金属層としても機能する。
こうしてヒロック抑制層は第１の金属層の頂部の上に存
在させることができる。第２の金属層の・ぐターン形成
に先立ちバリア金属層のノｅターンが形成されているの
で端の部分の検出が改良される。それによシ第２０金属
層のエツチングが著しく改良される。
上記のように本明細書において本発明の特定実施例を説
明してきたが、これは単なる例であって本発明の範囲を
限定するものではない。当業者によって本発明の他の多
くの実施例がなされ得る。
【図面の簡単な説明】
第１図は、集積回路の一部における第１及び第２の金属
層ライン配列の平面図である。 第２図は、従来技術の２重金属層における第１の金属層
ラインの上方に第２の金属層ラインが交差した部分の断
面図である。 第３図は、第１図の３−３線にそってみた本発明に従っ
た断面図であり、第２の金属層ラインが第１の金属層ラ
インの上方で交差している。 第４図は１本発明の方法により形成された本発明の構造
物の断面図であシ、第２の金属層と第１の金属層とが相
互接続されている。 −第５図は、介在された訴電分離層内のバイアを通して
第２の金属層と第１の金属層との間の従来技術の相互接
続を示す断面図である。 第６図は、従来技術の方法を用いた場合の再処理したと
きの図を示す。 第７図は１本発明の場合の再処理の模様を示す。 〔主要符号の説明〕 ３．４・・・ライツシュゼーン抵抗器 ５．７，６．２・・・オーム接触 ８．９・・・ブランケット層、シリコン酸化物層１０・
・・分離セクター １１・・・シリコン酸化物層 １２・・・第１層、金属層ライン １３・・・第２層、金属層 １４・・・下層基板 １５・・・ヒロック抑制層、不動態層 １８．１９・・・交差領域 ２１・・・ヒロック 特許出願人　モノリシック・メモリーズ・ＦＩＧ、　７ ＦＩＧ、　６

Claims (1)

  1. 【特許請求の範囲】 １、　ヒロック抑制層をとシ入れた２重層金属構造物を
    形成する方法であって、以下の諸段階から成る方法： シリコン基板を設ける段階； 前記シリコン基板の上に第１の導電金属層を付着させる
    段階； 前記第１の導電金属層の上に不動態金属のヒロック抑制
    層を適用する段階； 前記ヒロック抑制層を選択した・ぐターンに形成する段
    階； 前記第１の導電金属層を形成する段階；前記ヒロック抑
    制層、前記第１の導電金属層及び前記シリコン基板の上
    に銹電材料の層を適用する段階； 第２の導電金属層を付着させる段階；並びに前記第２の
    導電金属層を選択したパターンに形成する段階。 ２、特許請求の範囲第１項に記載された方法であって： 前記不動態金属が、チタン、タングステン。 ハツキン、ニッケル、クロム、　金、　銀及ヒシリコン
    からなる群から選ばれた材料である；ところの方法。 ３、特許請求の範囲第１項に記載された方法であって： 前記不動態金属が、チタンケイ化物、タングステンケイ
    化物及びハラキンケイ化物からなる群から選ばれた材料
    である； ところの方法。 ４、特許請求の範囲第１項に記載された方法であって： 前記第１の導電金属層が、アルミニウム及び多結晶シリ
    コンの材料の群から選ばれた材料からなる； ところの方法。 ５、特許請求の範囲第１項に記載された方法であって： 前記第２の導電金属層が、アルミニウム及び多結晶シリ
    コンの材料の群から選ばれた材料である； ところの方法。 ６、特許請求の範囲第１項に記載された方法であって二
    更に 前記シリコン基板の上方且つ前記第１の導電金属層の下
    方に絶縁層を設ける段階からなる方法。 ７、特許請求の範囲第６項に記載された方法であって二
    更に 前記誘電材料の層の上に追加的なヒロック抑制層を設け
    る段階からなる方法。 ８、特許請求の範囲第６項に記載された方法であって： 前記絶縁材料が、シリコン及びシリコン窒化物の酸化物
    からなる材料の群から選ばれる：ところの方法。 ９、％許請求の範囲第１項に記載された方法であって： 前記絶縁層が、シリコン及びシリコン窒化物の酸化物か
    らなる材料の群から選ばれる；ところの方法。 ｉｏ、以下の構成から成る半導体構造物：基板； 第１の金属層； 前記第１の金属層と同じ広がりをもつヒロック抑制層； 前記ヒロック抑制層の上に形成された誘電層；並びに 前記誘電層の上に形成された第２の金属層。 １１、特許請求の範囲第１０項に記載された構造物であ
    って： 前記ヒロック抑制層が、チタン、タングステン、ハツキ
    ン、ニッケル、クロム、　金、　銀及びシリコンからな
    る群から選ばれた材料である；ところの構造物。 １２、特許請求の範囲第１０項に記載された構造物であ
    って： 前記ヒロック抑制層が、チタンケイ化物、タングステン
    ケイ化物及びハラキンケイ化物からなる材料の群から選
    ばれた材料である；ところの構造物。 １３、特許請求の範囲第１０項に記載された構造物であ
    って： 前記第１の金属層が、アルミニウム及び多結晶シリコン
    からなる材料の群から選ばれた材料である； ところの構造物。 １４、特許請求の範囲第１０項に記載さ些た構造物であ
    って： 前記第２の金属層が、アルミニウム及び多結晶シリコン
    からなる材料の群から選ばれた材料である； ところの構造物。 １５、　＃許請求の範囲第１０項に記載された構造物で
    あって： 前記誘電層が、シリコン及びシリコン窒化物の酸化物か
    らなる材料の群から選ばれた材料である； ところの構造物。
JP11110984A 1983-12-22 1984-06-01 ２重層処理においてヒロツク抑制層を形成する方法及びその構造物 Pending JPS60136337A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56481983A 1983-12-22 1983-12-22
US564819 1983-12-22

Publications (1)

Publication Number Publication Date
JPS60136337A true JPS60136337A (ja) 1985-07-19

Family

ID=24256025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11110984A Pending JPS60136337A (ja) 1983-12-22 1984-06-01 ２重層処理においてヒロツク抑制層を形成する方法及びその構造物

Country Status (2)

Country Link
EP (1) EP0147247A3 (ja)
JP (1) JPS60136337A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276653A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路
JPH0611076B2 (ja) * 1985-10-08 1994-02-09 三菱電機株式会社 半導体装置の製造方法
US4786962A (en) * 1986-06-06 1988-11-22 Hewlett-Packard Company Process for fabricating multilevel metal integrated circuits and structures produced thereby
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
US5025303A (en) * 1988-02-26 1991-06-18 Texas Instruments Incorporated Product of pillar alignment and formation process
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
BRPI0823396B1 (pt) 2008-12-29 2020-06-02 Volvo Lastvagnar Ab Disposição de estabilizador de um eixo de rodas e veículo compreendendo a disposição de estabilizador
US8915397B2 (en) 2012-11-01 2014-12-23 Orbis Corporation Bulk container with center support between drop door and side wall

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
DE2815605C3 (de) * 1978-04-11 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit
GB1596907A (en) * 1978-05-25 1981-09-03 Fujitsu Ltd Manufacture of semiconductor devices
US4184933A (en) * 1978-11-29 1980-01-22 Harris Corporation Method of fabricating two level interconnects and fuse on an IC

Also Published As

Publication number Publication date
EP0147247A2 (en) 1985-07-03
EP0147247A3 (en) 1986-07-16

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US4994410A (en) Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
CN100399541C (zh) 半导体器件的制造方法
US4507852A (en) Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
US3900944A (en) Method of contacting and connecting semiconductor devices in integrated circuits
US4436582A (en) Multilevel metallization process for integrated circuits
US4507851A (en) Process for forming an electrical interconnection system on a semiconductor
US4242698A (en) Maximum density interconnections for large scale integrated circuits
US3918149A (en) Al/Si metallization process
JPS63278255A (ja) 集積回路用層間接続
JPS5815250A (ja) 半導体装置の製造方法
US6518643B2 (en) Tri-layer dielectric fuse cap for laser deletion
JPS60136337A (ja) ２重層処理においてヒロツク抑制層を形成する方法及びその構造物
US3341753A (en) Metallic contacts for semiconductor devices
US4745089A (en) Self-aligned barrier metal and oxidation mask method
US3967371A (en) Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
JPS6064431A (ja) 半導体構成体上の耐火金属膜をエツチングする方法
US7785935B2 (en) Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device
JPS5974650A (ja) 相互接続金属系の形成方法
JPS6364057B2 (ja)
KR0123185B1 (ko) 알루미늄배선 및 그 형성방법
US5282922A (en) Hybrid circuit structures and methods of fabrication
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JPH0467635A (ja) 配線の形成方法
USRE27325E (en) Multilevel ohmic contacts for semiconductor devices