JPS63278255A - 集積回路用層間接続 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路の層間接続を作る方法に関し、・特に
相互接続線の原子のエレクトロマイグレーションを減少
するための層間接続およびその作成方法に関する。

（従来技術とその問題点） 集積回路の開発は主に製造容易性、所望の電気的性質、
および信頼性を犠牲にすることなく回路素子の実装密度
を増加するよう絶ゆまず行われている。面積が縮小する
につれ、相互接続線を通って流れる電流密度は増加する
。相互接続線の原子のエレクトロマイグレーションは、
時として回路を破壊することもあり、電流密度が高くな
るにつれ激しくなる。したがって面積が縮小するにした
がい電流密度が増加するので、エレクトロマイグレーシ
ョン寿命、すなわちエレクトロマイグレーションにより
回路が破壊するまでの平均時間は短くなる。Ｖ　Ｌ　Ｓ
　Ｉ技術の集積回路に見られるサブミクロンの線幅にと
ってエレクトロマイグレーションは特に重要な問題であ
る。

マルチメタライゼーション技法を用いる集積回路は絶縁
物層によって分離された多数の階層の電気的導電相互接
続線によって特徴付けられる。層間接続とは、ある階層
の相互接続線を別の階層の相互接続線に接続することで
ある。したがって２階層構成においては、第１階層の電
気的導電線は半導体チップの個々の回路素子を接続し、
そして絶縁層を通って形成された層間接続は少なくとも
これらの導電線のいくつかと絶縁層上の第２階層の電気
的導電線とを接続する。

層間接続での電流集中によりエレクトロマイグレーショ
ンが高まるので、これは集積回路の信顛性についての主
要な問題点である。電流集中は相互接続線と層間接続と
の間の境界面で起こる電流の不均一な流れである。いく
つかの境界面での局部電流密度は相互接続線の平均電流
密度より大きい。エレクトロマイグレーションはこれら
の局部電流密度の大きい領域において最も激しい。従来
では低移動度の「バリヤ」金属を層間接続に用いてエレ
クトロマイグレーションを減少させていた。

しかしながら、このアプローチでは電流フロー・パター
ンが変化することはない。層間接続面を大きくすること
で電流密度は減少するが、回路密度および達成される素
子の集積度は制限される。

１９８６年９月に出版されたＩＥＥＥ　Ｔｒａｎｓａｃ
ｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ
、ｖｏｌ、ＥＤ−３３，Ｎｏ、９の論文の中でＪ、Ｍ、
Ｐｉｎｂｌｅｙ　　およびり、Ｍ、Ｂｒｏｗｎ　　は第
１金属層、エツチングされた層間接続孔を持つ絶縁層、
層間接続孔に形成された金属プラグ、および第２金属層
について述べている。金属プラグは両金属層に接触し、
金属層を電気的に接続する。次に、−５＝ 論文は金属層が低い抵抗率、すなわち約２．５μΩ−ｃ
ｍのアルミニウムで、プラグが高い抵抗率、すなわち約
８μΩ−ｃｍのタングステンである場合、ピーク電流密
度が減少することを示している。

しかしながら、金属プラグは製造が比較的むずがしく、
接続孔だけに選択的に沈積するが、あるいは直接沈積の
後にプレーナ化するかのどちらかが必要である。さらに
論文に注記されているように、プラグの抵抗率を増加す
ることは全体の配線抵抗を増加することにもなる。

゛　　（発明の目的） 本発明の目的は、層間接続を通る抵抗をそれほど増加さ
せずに、より均一な電流フローと減少したピーク電流密
度を持った層間接続を形成し、それによってエレクトロ
マイグレーションによる回路破壊の可能性を減少するこ
とである。

本発明のもう一つの目的は層間接続を作る簡単な方法を
提供することである。

発明の概要 前述の目的は、異なる階層にある第１および第＝　４− ２の導電性相互接続線同士を薄い高抵抗層で電気的に接
続する集積回路用層間接続により達成される。高抵抗層
による全抵抗の増加は無視できる。

というのは抵抗層が非常に薄く、一般に厚さが０゜１μ
ｍ以下なので、ピーク電流密度が効果的に減少されるた
めである。第１および第２相互接続線の特徴は接続線の
抵抗率（一般に８μΩ−０ｍ以下）がほぼ等しいことで
ある。薄い高抵抗層は相互接続線の階層間の絶縁物層の
接続孔内に沈積され、その特徴は抵抗率が相互接続線の
線抵抗率の約１０倍から５０倍の範囲にあることである
。

そのような層間接続を形成する方法はウェーハ面上にプ
レーナ絶縁層を沈積することから始まる。

シリコン酸化物層あるいはシリコン窒化物層が典型的で
ある。次にこの絶縁層をパターン化し、絶縁層上に重ね
て沈積される第１金属層用の穴を開ける。次に所望箇所
に穴を開けるために金属層をパターン化する。次に別の
絶縁層を金属層上に貼り付け、再びこの層をパターン化
して所望箇所に穴を開ける。この絶縁層には多くの開口
あるいは６一 穴（孔）が作られ、上に重ねられる第２金属層および下
の第１金属層の間の層間接続孔を形成する。

絶縁層上に電気的には導電性の高抵抗層を沈積する。前
述のように高抵抗層は非常に薄＜シておく。

次に抵抗層の表面上に第２金属層を形成し、抵抗層およ
び第２金属層の両方をパターン化し、不要領域をエツチ
ングする。第２金属層は接続孔の中にまで拡がり、その
結果導電路は第２金属階層から接続孔を通って第１金属
階層まで達し１．必然的に電流路が薄い高抵抗層を通っ
て伸びる。

接続孔を作るこの方法によって、ピーク電流密度が４０
パ一セント以上も減少することがわかった。

（実施例） 第１図を参照すると、集積回路１０は半導体チップ１４
上に、たとえば回路素子１２のような多数の回路素子を
有する。回路素子１２は多数の階層２０および２２上の
電気的導電相互接続線１６および１８によって相互接続
され、ある特定の機能を持った集積回路１０が形成され
る。したかって、たとえば第１階層２０の相互接続線１
６は点２４で回路素子１２に接続する。絶縁層２６は接
続点２４を除いて第１階層２０を半導体チップ１４から
分離する。第２階層２２の相互接続線１８は、選択され
た位置２８で接続孔３０のような層間接続によって、少
なくとも何本かの第１相互接続線１６に接続する。絶縁
層３２は層間接続３０を除いて第１階層２０と第２ｖ＃
層２２とを分離している。

集積回路１０において半導体チップ１４は典型的にはシ
リコンから成り、回路素子１２は、ＮＭＯ３およびＣＭ
Ｏ３回路に対してのＭＯＳＦＥＴやバイポーラトランジ
スタである。しかしながら、半導体チップ１４はガリウ
ムひ素のような集積回路に用られるような他の物質から
も作られ、回路素子１２はどんな構造であってもよく、
それにはバイポーラのダイオードやトランジスタが含ま
れ、集積回路用に開発され特にサブミクロン大のＶＬＳ
Ｉ技術に適用できるような既知の回路論理が用いられる
。絶縁層２６および３２は典型的には二酸化ケイ素ある
いはＳｉ：＋Ｎ４であるが、他の絶縁物も使用可能であ
る。

第１図の円２の内部の領域に関して第２図および第３図
に拡大しであるが、　層間接続３０は第１階層２０上の
第１電気的導電相互接続線１６を第２階層２２上の第２
電気的導電相互接続線１８に接続する。電気的絶縁物層
２６は半導体チップ１４と第１階層２０を分離し、もう
ひとつの電気的絶縁物層３２は第１階層２０上に置かれ
、第１階層２０と第２階層２２を電気的に分離する。

接続線１６および１８はほぼ等しい線抵抗率によって特
徴づけられ、線抵抗率は接続線１６および１８の作り方
に依存する。　一般に線抵抗率は低い線抵抗に対しては
８μΩ−ｃｍ以下であり、好適には線抵抗率は４μΩ−
ｃｍ以下である。

ゆえに、電気的導電線１６および１８は好適にはアルミ
ニウム（ρ−２，８３）および金（ρ−２゜４４）から
なるグループから選択した金属でできている。第１接続
線１６および第２接続線１８の厚みおよび幅は好適には
高々１．０μｍであり、典型的な寸法は０．８μｍであ
る。しかしながら、回路の実装密度が限界でない場合は
もっと大きな寸法でも良い。

接続孔３４は第１接続線１６のある特定の位置２日上の
絶縁層３２に形成される。典型的に接続孔３４の直径は
高々１．０ａｍである。薄い電気的導電層３６を接続孔
３４にのせ第１接続線１６と電気的に接触させる。少な
くとも導電層３６は接続孔３４の底３８に沿って形成さ
れる。図示したように、薄い導電層３６は典型的には接
続孔３４の側面４０にも沿って形成され、さらに、絶縁
層３２上にも沈積する。第２電気的導電線１８は絶縁層
３２上に配置され、接続孔３４まで達して薄い導電層３
６と接触する。

薄い導電層３６は接続線１６および１８の線抵抗率の約
１０倍から約５０倍、典型的には約２０倍、の範囲の高
い抵抗率であることが特徴である。

ゆえに接続線１６および１８用物質として銀を用いれば
、薄い導電層３６の抵抗率は１６μΩ−ｃｍから８０μ
Ω−ｃｍの間となる。アルミニウムー　１０＝ に対しては約２８μΩ−ｃｍから約１４２μΩ−ｃｍが
好適範囲となる。これらの条件を満たす物質は電気的抵
抗性金属あるいは抵抗金属として従来から知られており
、典型的には２種、あるいはそれ以上の元素、例えばニ
ッケル、クロム、鉄、銅、マンガン、そしてタングステ
ン、および／または、これらの金属のケイ化物を含む合
金から成る。過度に反応する金属は避けるべきである。

これらの合金の正確な組成、したがってその抵抗率は代
表値から１０パーセントまで変化してもよい。

薄い導電層３６は約５０ｎｍから約１１００ｎまでの厚
さにだけ沈積されるので薄い導電層３６による接続孔３
０の合計の抵抗増加は無視できる。

第４図および第５図を参照すると、薄い高抵抗層３６が
電流フローに与える効果は、単純化された２次元の例に
みられる。第４図において、均一な抵抗率を持ったＬ形
導体４２が絶縁物４４に囲まれている。電荷キャリア束
線４６で表した電流は角４８の近傍で不均一に流れる。

線４６の間隔で表される局部電流密度は角４８に最も近
い領域で最大になる。エレクトロマイグレーションは、
この高電流密度領域において最も激しいことが実験的に
知られている。

第５図において、低い抵抗率の導体５２および５４が薄
い高抵抗率ストリップ５６の導電物質で分離されている
。また、絶縁物質５８は導体５２゜５４および５６を取
り囲んでいる。線６０で表された電流はより均一に角６
２の回りを流れる。というのは電流が高抵抗ストリップ
５６とぶつかるとき大きく曲がるからである。それによ
って角６２近くのピーク電流は効果的に減少する。

接続孔の局部電流密度を直接測定することは現実的では
ないが、Ｌａｐｌａｃｅの式 ７式％（） を電位に対して３次元で数値的に求めて電流フローをシ
ミュレートできる。

ここでＶ　（ｒ）は電位である。第１図から第３図まで
の実施例において、たとえば、もし第１接続線１６およ
び第２接続線１８の両抵抗率が４μΩ−ｃｍ、接続線１
６および接続線１８の幅および厚みの寸法は０．８μｍ
、薄い層３６の厚みは１１００ｎ、抵抗率は８０μΩ−
ｃｍの場合、ピーク電流密度は２．２６Ｘ１０ＩＩＡ／
ｃｍ２である。ここで電流は１アンペアに正規化されて
いる。

これは消いＮ３６のない類似実施例よりピーク電流密度
が４３％減少していることを示している。

接続孔３０の抵抗は０．２４３Ωから０．４０５Ωまで
増加するが、相互接続線全体での増加は従来の高抵抗率
物質のプラグからの増加に比較すると無視できる。

第６図から第９図は本発明の層間接続を形成するプロセ
スを示す。第６図において点２４で回路素子１２に接触
する第１階Ｎ２０の電気的導電線１６が半導体チップ１
４上に形成される。従来から知られているプロセスで相
互接続線１６を形成することが出来る。たとえば、真空
スパッタ、あるいは酸素や他の雰囲気中でチップを加熱
したり、あるいは他の既知の手段によって、酸化物ある
いは他の絶縁層２６が形成される。酸化物絶縁層２６と
マスクを通した紫外線露光により定義されたー１３＝ １　　ｉ− 接続孔領域の上にフォトレジスト層をかける。次゛に接
続孔領域内のフォトレジスト層を取り除き、酸化物層２
６を点２４のチップ面までエツチングする。次に、残り
のフォトレジストも取り除く。

前述のように接続線１６はアルミニウムあるいは金から
なり、好適には厚みおよび幅は高々１ミクロンである。

第７図において、第１階層２０の電気的導電線１６を形
成した後、絶縁物層３２を第１階層２０上に形成する。

絶縁層３２は真空スパッタ、真空蒸着その他の真空プロ
セスによって形成される。

次に多数の接続孔３４を絶縁層３２内に作り、それが結
局層間接続を形成する。接続孔３４を形成する方法はフ
ォトレジスト層を絶縁層３２に与え、マスクを通して紫
外線その他の放射線に露光することによりレジストに接
続孔領域をパターン化し、接続孔領域のレジストを取り
除き、接続孔領域を取り除いた接続線１６のところまで
絶縁層３２をエツチングして取り去るものである。　残
りのレジスト層は除去する。こうしてできあがった接続
孔３４の直径は典型的には高々１．０ミクロンである。

第８図において、接続孔形成後、高抵抗電気的導電物質
の薄い層３６が接続孔３４に沈積される。

前述のように薄い導電層３６は接続線１６の抵抗率の約
１０倍から約５０倍の範囲の高抵抗率であることが特徴
であり、典型的には２種、あるいはそれ以上の元素、す
なわちニッケル、鉄、銅、タングステン、およびマグネ
シウム、そしてこれらのケイ化物の合金のような抵抗金
属の組み合わさったものである。したがって、薄い層３
６は典型的には接続孔３４の底および側面に沿い、図示
したように絶縁層３２も覆う。薄い層３６は最低限、接
続孔３４の底を完全に覆わねばならない。

「薄さ」に関していえば、薄い層３６は５０ｎｍから１
１００ｎの範囲の厚みで沈積され、したがって、接続孔
３４を完全に満して不要な高抵抗プラグを形成すること
がない事を意味する。

第９図を参照すると、薄い層３６の沈積後、重畳金属層
２２は薄い層３６を完全に覆って形成さ−１′ｌ＋　− れる。薄い抵抗層３６と共にこの金属層はパターン化さ
れ、所望回路パターンをもつ電気的導電線１８が形成さ
れる。これらの導電線は接続孔３４に拡がり、薄い層３
６との接触を維持する。接続線１８は典型的に１よ第１
階層２０の接続線１６と同じ物質から成るが、これは絶
対的に必要なわけではない。前述のように接続線１８は
典型的にはアルミニウムあるいは金から成り、厚みおよ
び幅は好適には１．０ミクロンを越えない。

（発明の効果） 上述の方法によって形成された層間接続は特にＶＬＳ　
Ｉ技術を用いたウェーハを含む集積回路製造に適用でき
る。何故ならばＶＬＳ　Ｉ技術ではサブミクロン大の素
子およびサブミクロン幅の相互接続線が高い平均電流密
度にさらされるからである。本発明のように層間接続を
流れる電流がより均一になるように保証することにより
、層間接続でのピーク局部電流密度が減少するのでエレ
クトロマイグレーションが減少する。ゆえに、本発明に
よる層間接続を用いた集積回路の寿命は伸びることにな
る。

【図面の簡単な説明】

第１図は本発明による層間節続を有する集積回路の断面
図、第２図は第１図に示した円２０部分の拡大図、第３
図は第１図に示した層間接続を立体的に示した一部断面
斜視図、第４図および第５図は本発明による層間接続の
動作を説明するための図、第６図から第９図は本発明に
よる層間接続を形成する方法を示した工程図である。 １０：集積回路、１４：半導体チップ、１２：回路素子
、１６．１８：導電接続線、２６．３２：ｗＡｉｉ、ａ
　ｏ　＝　ｌ１ＲＪＩ！、２０：第１階層、２２：第２
階層

Claims (1)

1. 【特許請求の範囲】 １、絶縁層によって分離された複数個の導電層を有する
   集積回路において、第１導電層と、前記第１導電層上に
   形成され、所定位置に孔を有する絶縁層と、少なくとも
   前記孔の中で前記第１導電層に接触形成され、前記第１
   導電層の抵抗率より大きな抵抗率を有する薄膜層と、前
   記絶縁層上に形成されると共に前記孔の中で前記薄膜層
   と接触形成され、前記第１導電層とほぼ等しい抵抗率を
   有する第２導電層とを含む集積回路用層間接続。 ２、前記薄膜層の抵抗率は前記第１導電層の抵抗率の１
   ０〜５０倍の範囲である請求項１記載の集積回路用層間
   接続。 ３、前記第１、第２導電層抵抗率は８μΩ−ｃｍ以下で
   ある請求項１記載の集積回路用層間接続。 ４、前記薄膜層の厚さは０．０５μｍ〜０．１μｍの範
   囲にある請求項１記載の集積回路用層間接続。 ５、前記絶縁層に形成される孔の直径は１．０μｍ以下
   である請求項１記載の集積回路用層間接続。 ６、前記第１、第２導電層はアルミニウム又は金より成
   る請求項１記載の集積回路用層間接続。