JPS5974650A - 相互接続金属系の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の製造方法に係シ、更に具体的に
は、半導体装置上の相互接続金属系の形成方法に係る。

〔従来技術〕

今日の半導体装置技術の進歩は、単一の半導体チップ内
に益々多数の装置及び回路を製造することを可能にして
いる。その結果、チップ内の素子を回路に接続する相互
接続金属系を益々超小型化することが必要とさ肛ている
。その様な超小型化は、コスｌ−’ｚ低下させ、集積回
路の性能を改善するが、製造技術、特に相互接続金属の
フオ）　ＩＪングラフイ技術及び食刻技術を絶えず複雑
化する。

集積回路の設計に於ては、例えば、略６乃至５ｍｍ平方
のシリコン・チップ中に数十個の不純物領域が従来形成
さ几ている。そ九らの領域は、トランジスタ、ダイオー
ド、抵抗等を形成し、それらの素子はチップ上の薄膜配
線パターンにより相互接続さ九て、種々の回路を形成し
そして入出力端子へ接続されている。

そのチップ上の薄膜相互接続系は、極めて夕雑であり、
各々１つ又はそれ以上の誘電体層によシ離隔されている
、２つ又は３つの別個のレベルの複雑な導体パターンを
通常用いている。通常、チップ表面上の第ルベル導体パ
ターンはトランジスタ、抵抗、ダイオード等を回路に相
互接続し、又回路間に接続を設ける。第２レベル導体パ
ターンは、絶縁層中に湿式又は乾式食刻された開孔によ
り、第ルベル導体パターンに接触する。１０にビットの
バイポーラ・メモリの如く回路密度が増加すると、開孔
寸法は５μｍに減少される。その様に小さな開孔内の厚
さ２０Ｘの界面汚染層（例えば、酸化物）は回路スイッ
チング速度に悪影響を与える。通常、第２ノベル導体パ
ターンは、回路間の接続を完成させ、モジュール、基板
又はカードの如き支持体に接続される入出力端子に接触
する。又は、第３レベル導体パターンが電力供給及び入
出力接続のために必要とされる場合もある。将来の製品
に於ては、４つのレベルの金１ｉＥパターンが必要とさ
れることが考えられる。

従来技術に於ては、米国特許第３７４３８９４号明細書
に論じられている如く、エレクトロマイグレーションの
問題を除くために、典型的にはアルミニウムー銅合金金
属が用いられている。

半導体装置の製造に於ては、半導体装置にオーム接点を
形成するために、一般的にはアルミニウムの接点金嬬層
が用いられている。半導体装置が大電流及び高温の条件
の下で動作されるとき、そのアルミニウム接点金属は該
金属を流れる電流により輸送されて、該金属が成る領域
に蓄積さル、空隙が池の領域に形成される。それらの空
隙は、それらの領域に於ける金属接点の抵抗を著しく増
加させる迄大きくなることがら９、その様な空隙は抵抗
加熱により接点金属を溶融させて、半導体装置をその時
点でだめにしてしまう。

上記特許明細書は、エレクトロマイグレーションの問題
を除くために、アルミニウム接点金属を１乃至１０重量
係の小さな百分率の銅とともに同時伺着して、アルミニ
ウム粒子間に散在された直径１０００Ｘ以下のＣｕ　Ａ
　４　　粒子の微粒子構造体を形成することを開示して
いる。

従来技術に於ては、米国特許第３３８２５６８号明細書
に記載されている如く、アルミニウムー銅合金金属がシ
リコン基板中に侵入することを防ぐために、シリコンが
アルミニウムー銅合金金属と合金化されている。

従来技術によるアルミニウムへの銅の添加及びその付着
は、半導体処理中に極めて腐食され易い金属を生じ、又
大きなＡｔ２Ｃ頃金属間化合物の形成を生じる。金属表
面上に於けるＣｕを豊富に含む領域の選択的形成は、通
常の処理工程の間に酸化物の成長及び腐食生成物の形成
を加速させる。

電気化学列に於ける相違によＩ）ＡＬ及びＣｕを豊富に
含む領域間に生じた局部的Ａｔ２Ｃｕセルは、上記問題
を更に悪化させる化学電池を形成する。

従来のアルミニウムー銅合金金属技術は、層表面上に銅
を豊富に含む金属間化合物（ＡＬ２Ｃｕ）の形成を生じ
、その結果半導体装置の使用可能性を減する高抵抗領域
を生じて、収率を低下させることが解った。この問題は
、適当な位置で相互接続される必要のある多レベルの金
属を用いた場合に特に重大でアシ、その場合には、通常
の装置の処理中にそれらの多レベルの相互接続体の界面
に高濃度の銅が生じる。その様な高濃度の銅は、回路機
能に影響を与える、極めてオーミンクな接続を生じる。

又多レベルの金属を用いた場合には、更に熱処理（通常
の処理）さ九ることにより金属間化合物が形成され、そ
れらは時間の経過とともに金属構造体全体に移動して、
フィールドに於て欠陥を生ぜしめることが解った。

更に、銅を豊富に含む金属間化合物の大きな領域が１表
面上に存在することは、高抵抗バイアスを生ぜしめる１
つの重要な因子である（例えば、多レベル金属の相互接
続点）。それらの領域は、石英又はＳｉｎ、、の付着中
に厚い酸化物を優先的に成長させ、その付着はスパッタ
リング食刻による清浄化に於て除かれることが極めて難
しい、その厚い酸化物は、高いバイア抵抗ｌｉｔ］ち相
互接続抵抗を生ぜしめる。

〔本発明の概要及び目的〕

本発明の方法に従って、合金に於ける銅の濃度の相互関
係を制御し且つ第ルベル金属の付着中に基板加熱装置を
減勢状態にすることにより、ＡＬ２Ｃｕ金属間化合物の
粒子の形成が著しく減少されることが解った。本発明の
方法を用いることにより、初めにＣｕが優先的に蒸着さ
れて、層の底部に高い濃度が保たれる。加熱装置を減勢
状態にすることは、Ｃｕがアルミニウムと反応し、合体
して、大きな化合物になることを防ぐ。表面にＣｕが存
在していないことにより、表面の腐食がなくなる。

蒸着の初期には、基板の初めの温度が高くそして銅の蒸
気圧が高いことにより、銅を豊富に含む（約２０重量係
）アツベニウム合金が初めに基板上に付着される。その
付着時間の間、基板が冷却される事によって、Ａ４／Ｃ
ｕ合金の付着に於ける銅の濃度が徐々に低下して、最終
的な金属層の表面に於て１重量％以下のレベルの完全な
固溶体が得られる。更に具体的にいえば、本発明の方法
は、誘電体（例えば、石英、ＳｉＯ２、窒化シリコン等
）で被覆された半導体装置上に約２１０°Ｃに於てろ乃
至４重量係のアルミニウム金属を蒸着することにより、
銅をドープしたアルミニウムに於けるＡｔ２Ｃｕの析出
を制御することを含む。Ａｔ２Ｃｕの析出が、第ルベル
金属の縦断面の下部に留まる様に制御される。第１ノベ
ル金属の下部にＡ４２Ｃｕをより多く留めておくために
、第２Ｖベル金属の蒸着も加熱装置を減勢状態にして開
始される。従って、第１ノベル金属に於けるＣｕの上方
への拡散が防止される。

それと関連して、通常４００°Ｃで７５分間行われてい
る多レベル金属の熱処理を省く事が出来る。

バイア抵抗を蒸着の直後に測定すると、満足し得るバイ
ア抵抗値が得られる。熱処理を除くことによって、接点
に於ける金属の貫通が防止され、収率が増す。

第１ノベル金属のアノベニラム／銅の付着中に、従来用
いられている如き２９０　”ａから２１ｏ’ｃに温度を
低下させ且つ基板加熱装置を減勢状態にすることにより
、ＡＬ２Ｃｕ金属間化合物の成長ｉｘ抑制される。形成
されるＡＬ２Ｃｕ金属間化合物は寸法が小さくなり、誘
電体表面に配置された状態では金属表面に露出しない。

必要であ几ば、金属の拡散によって２つの金属層の間の
ノくイア界面抵抗を低下させる事のみを目的として、第
２レベルのＡＬ−Ｃｕ合金金属の付着の後に、４００°
Ｃに於て７５分間熱処理が施される。しかしながら、Ａ
　Ｉ、　Ｃｕ金属間化合物が表面に露出されていない場
合には、熱処理は不要である。

従って、本発明の目的は、半導体装置上のアルミニウム
ー鋼合金金属の改良された形成方法を提供することであ
る。

本発明の池の目的は、より大きな収率、イ言頼性及び耐
腐食性を有する、半導体装置上の多Ｖベルのアルミニウ
ムー鋼合金金属喘の形成方法を提供することである。

本発明の池の目的は、金属レベル間のオ目互接続の位置
に於て低いバイア抵抗を有する、多し＋、しのアツベニ
ウム−銅合金金属ノーターンの形成方法を提供すること
である。

本発明の池の目的は、付着中にＡ４２Ｃｕ金属間化合物
の形成が制御される、アルシミニウム−企同合金金属層
の形成方法を提供することである。

本発明の更に池の目的は、第２レベル金属の付着の前に
、第ルベル ることが防止さ几るアルミニウムー銅合金金属層の形成
方法を提供することである。

〔実ｉｆす〕

本発明の方法を、その実施例について更に詳細に説明す
るが、比較のために、第１Ａ図及び第１Ｂ図に於て、従
来の集積回路技術により形成される集積回路チップの一
部を示す。半導体基板１が石英、二酸化シリコン、窒化
シリコン又はそれらの傾合体よシ成る誘電体層２で被覆
されている。

基板１は、能動及び受動素子（図示せず）及びそれらの
素子を相互に電気的に分離するだめの手段Ｃ−図示せず
）を含む集積回路を有しているものとする。通常、誘電
体層２は能動及び受動素子に接点を設けるだめの接点開
孔（図示せず）を有する。

誘電体層２上には、エレクトロマイグレーションに対し
て大きな耐性を有する第ルベルアルミニウムー銅合金金
属層６のパターンが形成されている。金属層６は、一般
的に誘電体層２を経て半導体基板１内のドープされた不
純物領域に相互接続すれる第ルベル金属パターンの一部
を成す。

又、ＡＡ−Ｃｕ合金金属層３は、従来技術に於て周知の
如く、装置間及び回路間に相互接続を設けるために、同
一レベル上のパターンに於けるその様な層に接続するこ
とも出来る。

金属層乙の全面的付着は、標漁的な合金電極からのスパ
ッタリング付着技術、ＡＬ−Ｃｕ合金源からの気相付着
、又は個々の源からのＡＬ及びＣｕの同時付着によって
達成される。次に、所望の金属パターンが、フォトリン
グラフィ及び電子ヒーム・リングラフィの技術により、
Ｖシスト又はリフト・オフ技術の後に湿式又は乾式エツ
チング（例エバ、反心性エツチング又はスパッタ・エツ
チング）を用いて、画成される。

次に、第２の誘電体層４（例えば、石英、５ｉ０３、Ｓ
ｉ３Ｎい５ｉ０２等）が、第１ノベル金属層３と後に付
着される第２レベル金属層との間の絶縁畷として働くた
めに、スパッタリング、化学的気相付着又は池の技術に
より、全面的に刺着される。この第２誘電体層４は、例
えばより上の７ベルの金属に相互接続される位置の如き
、第ルベル金属層６のアクセス位置に開孔（バイア・ホ
ール）５が形成される様に、リングラフィ技術を用いて
パターン化される。

第１Ａ図に示されている如き、従来技術による金属層乙
のパターンの付着に於ては、Ａ４Ｃｕ　金属間化合物乙
の粒子が形成さ几る。それらの寸法及び分布の制御が本
発明の方法の１つの目的である。第１Ａ図は、５重量係
の銅を含むアルミニウムー銅合金金属を、付着サイクル
中に３００℃よりも高い温度に達する温度で付着する従
来技術を用いた結果、パターン化された金欄層３の表面
迄伸びて該表面上に露出されている大きなＡ４Ｃｕ粒子
の形成を示している。

第２Ａ図′は、本発明の方法に従って、銅の含有量を３
乃至４軍量係に減少させ且つ基板加熱装置を減勢状態に
して得られた、Ａｌ−２Ｃｕ金属間化合物６Ａの分布を
示している。第ルベル金属層６のＡＡ−Ｃｕ合金金属の
付着中に、基板の温度を、約１８０乃至２００°Ｃの初
期温度（この温度に於て、第１ノベル金属層の付着のた
めに基板を柴件付ける事が出来る）から、例えば基板を
熱的にフロートさせて、周囲温度へ低下させることによ
り、Ａ４Ｃｕ金属間化合物の成長が抑制される。その様
な基板温度の低下は、第１ノベル金属層の付着（蒸着）
の開始時に基板加熱装置を減勢状態にすることによって
達成さ九る。その結果、Ａ４２Ｃｕ金属間化合物は誘電
体層２の表面の近傍に形成されて、第１ノベル金属層表
面には露出されない。

蒸着中の温度の低下と銅含有量の減少とを組合せること
により、第３図に示さ几ている如き、低い均一なバイア
抵抗が得られた。

第６図及び第４図は第ルベル及び第２ノベルの金属層で
もって順次鎖状に連続的に接続されたバイア部分のバイ
ア抵抗を製造ラインに於て測定したｆｉｋプロットした
図でるる。縦軸は、幾つかのテスト位置に亘って検出さ
れたＩｎオーム単位で示している。第６図のデータ及び
第４図の縦線迄のデータは、４００℃で、７５分間熱処
理を施した後に取ったデータである。熱処理工程は、酸
化物層を減少させることにより、パイプ抵抗を数桁も低
下させ、従って必要な処理工程でろる。収率の損失は、
この工程で生じることが多い。第４図の縦線から右側の
データは、熱処理前のデータでろって、対りする熱処理
したテスト位置よシも低い平均１直及びシグマ（σ）・
レベルヲ有している、そのデータは、６乃至４重量％の
Ｃｕを用い、より低い蒸着温度で、何ら熱処理せずに金
属層を設け、結果として酸化物のないバイア界面を呈す
るバイアに関して収集したデータである。

実際の構造体の金属組、織全第５Ａ図、第５Ｂ図、第６
Ａ図及び第６Ｂ図に示す。第５Ａ図（第１Ａ図に対しす
る）は、誘電体＠４中に開孔が形成さ几ている表面上の
Ａ４２Ｃｕ金属間化合物の高い密度を示している。第５
Ｂ図は、誘電体層２の表面からＡｔ−Ｃｕ金属層乙の上
面迄伸びているＡ４Ｃｕ金属間化合物を、断面にょシ示
している。

これに対して、第６Ａ図及び第６Ｂ図（第２Ａ図に対し
する）は、前述の如く、蒸着条件及びＣｕ濃度が変更さ
れた後には、ＡＬ−ｃｕ合金金属層乙の表面上にＡ４Ｃ
ｕ金属間化合物が存在していないことを示している。

第１Ｂ図及び第２Ｂ図は、第２誘電体層４上にＡｌ−Ｃ
ｕ合金金属層全全面的に付着した後に、前述の如〈従来
技術により所望のパターンに画成することにより形成さ
れた第２レベル金属１９を示しており、各々従来技術の
場合及び本発明による方、法の場合を示している。基本
的には、金属の処理（蒸着）条件が逆にさ几る。そのた
めには、第２の開孔パターンが誘電体層４中に従来のリ
ングラフィ技術により形成さ几、それから露出された第
１ノベル金属＠３（開孔中）及び誘電体鳴音スパッタ→
ノングにより清浄化するために、例えばアルゴンの如き
不活性雰囲気中で乾式エツチングてれる。例えば、何ら
加熱を施さずに、周囲温度の基板を用いて、ＡＡ−Ｃｕ
合金金属層の蒸着が開始され、それと同時に上記基板を
第２レベル金属層９の蒸着の時間に亘って約１５０乃至
約２００°Ｃの範囲の温度に加熱することが開始さ几る
。

その結果、誘電体層４上及び第２レベル金嗅層６の開孔
内に、第２レベル金属層９が形成される。

金属層９が全面的に付着される場合には、第１ノベル金
属層乙の場合について述べた従来のりソグラフイ技術に
より、拡散さ几たパターンに画成される。

第２レベル金軍層９のパターンが形成された後、必要な
らば金属の拡散により２重層ろ及び９０間の界面１０に
於けるバイア抵抗を減少させるために、４００°Ｃに於
て７５分間熱処理ヲ施すことが出来る。しかしながら、
Ａ４Ｃｕ金属間化合物が第１ノベル金橋層乙の表面上に
露出さ九ていない場合には、熱処理は不要である。

熱処理中に、第１ノベル金属層６中の銅が上方に拡散し
ても、蒸着サイクルの初めの低温に於ける第２レベル金
属層の付着に於て、アルミニウム合金金属層中の初めの
銅の含有量が低いことにより、銅の酸化及び腐食を防ぐ
層でその表面が被覆されている。

【図面の簡単な説明】

第１Ａ図及び第１Ｂ図は従来技術により形成された半導
体装置を示す概略的断面図、第２Ａ図及び第２Ｂ図は本
発明の方法に従って形成された半導体装置を示す概略的
縦断面図、第３図及び第４図は本発明の方法を示すため
のライン・データ図、第５Ａ図及び第５Ｂ図は従来技術
に従って半導体装置上に付着された了ルミニウムー銅合
金金属層の金属組織を示す写真、第６Ａ図及び第６Ｂ図
は本発明の方法に従って形成さｎたアルミニウムー銅合
金金属１の金属組織を示す写真である。 １・・・・半導体基板、２．４・・・・誘電体層、６・
・・・第１ＶベルＡＡ−Ｃｕ合金金属層、５・・・・オ
ーム接点開孔、６．６Ａ・・・・ＡＡ２Ｃｕ金属間化合
物、９・・・・第２レベルＡＡ−Ｃｕ合金金属層、１０
・・・・界面。 出願人　　　インターナ乃ナル・ビジネス・マシーンズ
・コーポレーション臼Ｇ、　５４ Ｆｌｙ、６Ａ Ｆｌｙ　５１ ＦＩＧ、６Ｂ

Claims (1)

1. 【特許請求の範囲】 回路素子へのオーム接点用第１開孔パターンを有する第
   １誘電体層で被覆された集積回路基板上に、相互接続金
   属系を形成するだめの方法に於て、第ルベルのアルミニ
   ウムー銅合金金属層が蒸着される温度まで上記基板を真
   空状態娯於て加熱し、 上記加熱を停止すると共に上記第ルベルの金属層の蒸着
   を開始して、上記基板が冷却される間に上記第ルベルの
   金属層を上記第１誘電体層上及び上記開孔中に付着し、 上記回路素子への所定の相互接続パターンを上記第ルベ
   ル金属層に於て画成し、 上記第ルベルの金属層のパターン及び上記第１誘電体層
   上に第２誘電体層を付着し、上記第１ノベルの金属層の
   パターンの選択された領域を露出する様に、上記第２誘
   電体鳴に第２開孔パターンを形成し、 蒸着時間に亘って周囲温度から蒸着温度まで上記基板を
   加熱する間に、上記第１Ｖベルの金属層のパターンの露
   出領域及び上記第２誘電体層上へ第２レベルのアルミニ
   ウムー銅合金金属層を蒸着することを含む、 相互接続金属系の形成方法。