JPH0239551A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、いわゆる高密度なＬＳＩにおいて
その多層配線を形成する方法に関し、特に多層配線にお
ける絶縁膜の表面を完全に平坦に形成する絶縁膜の形成
技術に関するものである。

〔従来の技術〕

高密度な集積回路を実現するためには、多層配線技術が
不可欠である。さらに、多層配線を形成するには、絶縁
膜の表面を完全に平坦化する技術の確立が急務である。

これまでにいくつかの絶縁膜の平坦化技術が考案、開発
されてきた。しかし、これまでに開発された技術は、小
さいパターン上の平坦化は可能であるが、大きいパター
ン上の平坦化を同時に行うことが不可能であり、その結
果、第６図に示すように、電極配線２のうち小さいパタ
ーン２ａ上と大きいパターン２ｂ上での絶Ｉ＃膜３の厚
さが異なシ、次ぎのスルーホールのエツチング加工時に
異なる深さのスルーホール６ａ、６ｂを加工しなければ
ならない。異なる深さをエツチング加工する場合、スル
ーホール底部の電極の表面にダメージを与えることやオ
ーバーエッチのためニ、浅いスルーホールにサイドエッ
チが入るなどプロセスとして非常に困難である。また、
異なる深さのスルーホールが加工できた場合でも、次ぎ
のメタルを埋め込むプロセスは、穴の深さが異なるため
に非常に困難である。一方、大きいパターンを平坦化す
るために、幾つかの平坦化法を組み合わせる方法が考え
られた。ここで、今までに考案された平坦化法について
説明する。主な平坦化法として、１）リフトオフ法、２
）有機樹脂塗布法、３）ニップバック法、４）バイアス
スパッタ法、５）バイアスＥＣＲ法、がある。

〔発明が解決しようとする課題〕

しかし、上記した従来のリフトオフ法では、大きいパタ
ーンはどり７トオフ残りが発生しやすいこと、および狭
いサブミクロンの線間に絶縁膜を堆積できないために平
坦化できないという欠点があった。次ぎに、有機樹脂法
とエッチバック法では、大きいパターン上と微細なパタ
ーンが密集している所では、塗布したレジストの段差が
直接残るために完全な平坦化を行うのは不可能であった
。

また、サブミクロン配線の平坦化法として考案されたバ
イアススパッタ法とバイアスＥＣＲ法は、傾斜面の方が
平坦面よりもエツチング速度が速いことを利用した平坦
化法であシ、この原理だけで平坦化を行うとパターンが
小さいところでの平坦化は可能であるが、大きいパター
ン上での平坦化には長時間を必要とし、スループットが
遅い等の問題があった。きらに、これらの問題を解決す
るタメニ、バイアススパッタ法とエッチバック法との組
み合わせを行い、完全に平坦化することが試みられたが
、エッチバック法を使う限シ、大きいパターン上と微細
なパターンが密集した所での段差を解消することは不可
能である。

以上述べたように、絶縁膜の形成に際し、大きいパター
ン上と微細パターン上とを両方共に平坦化することはこ
れまでの技術では、不可能であった。

本発明は以上の点に鑑みてなされたもので、その目的は
、高密度な集積回路を実現するための多層配線の絶縁膜
を形成するに際し、微細な配線間を埋め込んだ後にバイ
アスＥＣＲ法もしくはバイアススパッタ法を用いて微細
パターンと大きいパターン上の絶縁膜の膜厚を同じにし
、かつ、絶縁膜の表面を平坦化することにより、信頼性
の高い半導体装置の製造方法を提供することにある。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明は、微細パターンの
狭い配線間を絶縁膜で埋め込んだ後Ｋ、平坦化されてい
ない大きいパターン上の絶縁膜に対して、大きいパター
ンよりも狭い幅の溝レジストパターンを形成し、このパ
ターン領域の絶縁膜を平坦化されていない段差膜厚分だ
けエツチング除去して、その絶縁膜の表面に突起を作製
する。

そして大パターン上の小さい突起として残った絶縁膜を
バイアスを印加しながら膜を形成する方法でエツチング
と堆積を同時に行いながら除去し、かつ、絶縁膜を堆積
して絶縁膜の表面を平坦化することを最も主要な特徴と
するものである。

〔作用〕

したがって、本発明によれば、微細パターン上および大
パターン上の絶縁膜の表面が平坦化されると同時に、そ
れぞれの絶縁膜の膜厚が同じＫなる。

〔実施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図は本発明の一実施例を説明するための主要工程断
面図である。まず、第１図（ａ）において、半導体基板
１上に所定パターン２１〜２４を有する電極配線２を形
成する。このとき、本実施例では、電極配線として、Ａ
ｔをスパッタ法で堆積し、さらに、リソグラフイ工程と
ドライエツチング工程によシ形成したものである。

次に、第１図％）において、電極配線２上に絶縁膜堆積
装置の基本ホルダーにバイアスを印加し、試料表面でス
パッタエツチングを起こしながら膜堆積を行うバイアス
印加系の堆積法により絶縁膜３を堆積する。本実施例で
は、バイアスｇｃＲ法）’（よシ絶縁膜３として５１０
２を堆積したものである。ここで、バイアスＥＣＲ法と
は、１０〜１０”−３Ｔｏｒｒの低ガス圧において電子
サイクロトロン共鳴法（共鳴条件：マイクロ波周波数２
．４５ＧＨｚ％磁場強度８７５ガワス）Ｋよシ膜形成に
必要なプラズマを生成し、試料基板ホルダーＫｒｆバイ
アスを印加しながら膜堆積を行う方法である。

その特長は、堆積粒子が試料基板に対して垂直に入射す
るために、アスペクト比（配線の膜厚／配線間隔）の高
いサブミクロン配線の狭い線間に絶縁膜３を埋め込み堆
積し、さらに、平坦化を行うことが可能である。本実施
例では、膜堆積条件として、シランガス流量２０　ｍｃ
ｃｍ、酸素ガス流量２０６ｃｃｍ１−ｖイクロ波パワー
４００ｗ５　ｒｆ　パワー２００Ｗのもとに、平坦面堆
積速度５５０　Ａ／ｍｌ　ｎ、横方向エツチング速度１
８０Ａ／ｍ１ｎ（ただし、横方向エツチング速度とは、
スパッタされる面が、スパッタ粒子の入射方向に対し、
垂直な面（平坦面）よシも、斜め面（傾斜面）の方がス
パッタレートが大きい。この傾斜面のエツチング速度を
横方向エツチング速度と呼ぶ。）で５ｔ（ｈを約７５０
０Ｘ堆積し、同時に横方向を２５０ＯＡエツチングした
。従って、配線幅０．５μｍのパターン２１．２２上は
、平坦化が行われる。しかし、１，０μｍ配線のパター
ン２３上では第１図（ｂ）のように三角形の突起５Ａが
残る。また、もつと大きいパターン２４上では、台形状
の突起５Ｂが残る。

次ぎＫ、第１図（ｃ）において、大きい配線パターン２
４上の台形状の突起５Ｂ−′）まυ台形状絶縁膜５Ｂを
エツチングする。このとき、本実施例では、絶縁膜３上
の表面にレジストを１．０μｍ塗布したのちに、露光工
程によシ大きいパターン２４よりも小さく、かつ、台形
状の絶縁膜パターン５Ｂよシも小さいレジストパターン
４を形成し九本のである。ここで、本発明の特長として
、第１図（ｃ）に示スように、レジストパターン４が大
きくずれていてもプロセスにおいて問題はない。また、
本発明では、大きいパターン２４上の台形状絶縁膜５Ｂ
をくシ抜く之めにリソグラフィとエツチング工程を用い
ている。そのために、露光時の合わせ余裕度と大きいパ
ターン上の台形状の絶縁膜５３の上に形成されるレジス
トのかぶり量を平坦化量の観点から把握しなければなら
ない。これについて第３図を用いて説明する。

第３図は平坦化量と合わせ余裕度とかぶシ量との関係の
断面図を示す。同図において、電極配線２上に絶縁膜３
をバイアス印加系の堆積法で堆積し、さらに、レジスト
を塗布し、リソグラフイ工程によシレジストパターン４
を形成したものである。第３図中、ｌｔはかぶり景、Ｘ
は合わせ余裕度、Ｈ，は配線の膜厚、Ｐは平坦化幅、θ
は傾斜面角度であシ、ここではその傾斜面角度θを４５
度一定と仮定した。第３図よシ、次の関係式（１）が得
られる。

Δｔ＝Ｐ／２＋ＨＯ＋Ｘ　　　　　　　　・−（１）こ
の（１）式において、Ｈｏ　””　０．５一定とし、第
４図の縦軸は、かぶシ量Δｔ、横軸は、合わせ余裕度Ｘ
である。ここで、合わせ余裕度Ｘとかぶり量ΔｔＫ対す
るプロセス上の制約について説明する。かぶり量ΔＬは
、任意の正の値で、平坦化時間を短縮するために、小さ
いほうが良い。合わせ余裕度に関しては、溝レジストパ
ターンが凸状の絶縁膜からずれなければよく、凸状絶縁
膜の両側にできる２つの突起の幅を同じくする必要はな
く、本発明は、正確な合わせを必要とするりソゲラフイ
エ程を必要としない大きな特徴を有する。これまで平坦
化する九めに１　リソグラフィ工程を使ったいくつかの
平坦化方法があシ、その−例を第７図に示す。

第７図はリソグラフイ工程を使った代表的な平坦化法で
ある。この方法は、まず、第７図（ａ）　Ｋ示すように
、電極配線２上に絶縁膜３を堆積し、その電極配線２上
の凸状の絶縁膜５周囲にレジストパターン４をリソグラ
フィ工程により形成する。

次いで、第７図伽）に示すように、凸状の絶縁膜５をエ
ツチングしたのち、さらに、第７図（ｃ）に示すように
、レジストを除去することによシ、絶縁膜３の表面を平
坦化するものである。しかし、かかる方法は、第７図（
ａ）の工程で凸状の絶縁膜５の周囲に正確にレジストパ
ターン４を合わせ良く形成しなければならない。仮に、
合わせが悪いと凸状の絶縁膜５以外の絶縁膜がエツチン
グされ平坦化を実現できない。一方、本発明は、厳しい
合わせ精度を必要としない利点を有する。

次ぎに１本発明は、通常のバイアススパッタ法、バイア
スＫＣＲ法によシある一定のバク−ｙを平坦化すること
より平坦化に要する時面が少なくてすむことについて説
明する。第４図よシかふり量ΔＬと合わせ余裕度Ｘを考
慮すると、平坦化量Ｐは小さくて良いことがわかる。従
って、平坦化量Ｐが小さくてよいために、大きい横方向
エツチング速度を必要とせず、その結果、平坦面の堆積
速度が減少せず、堆積時間を短縮することが可能であり
、スルーブツトの向上が図れるという利点がある。第１
図（ｄ）は、第１図（Ｃ）の工程後、大きいパターン２
４上の絶縁膜５Ｂをエツチングによりくり抜いた工程で
ある。本工程は、積極的に突起状の絶縁膜を形成するも
のであシ、この考え方は従来の方法にはなかったことで
ある。すなわち、台形状絶縁膜５Ｂのエツチングは、微
細パターン２１〜２２上の絶縁膜表面と同じ高さになる
膜厚まで行い、そのエツチング後、レジストパターン４
を除去することＫより、大きいパターン２４上に突起状
の絶縁膜５１．５２を残したものである。このとき、本
実施例のエツチングは、平行平板型エツチング装置で行
った。エツチング条件は、ＣＨＦ。

＋０鵞の混合ガスでガス圧５０　ｍＴｏｒｒ　ｓエラチ
ングレー）　４００Ａ／ｍｌ　ｎ　、均一性±５．０チ
であシ、エツチング量は５０００Ａであった。また、本
工程において、くりぬきパターンのサイズが大きい場合
、ドライエツチングの代わシにワエットエッチングでも
可能であることは明白である。

次に、第１図（ｅ）は、第１図伽）の工程で使用したバ
イアス印加系の堆積装置を用いて絶縁膜を堆積すると同
時に、エツチングを行いながら平坦化する堆積方法でパ
ターン２１〜２４上の絶縁膜３の突起５１．５ｚ及び５
＾をエツチングし、最終的に絶縁膜３の表面を完全に平
坦化した工程である。

本実施例では、バイアスＥＣＲ法によ５Ｓｉｏ２を堆積
しながら同時に突起をエツチングして完全に平坦化した
ものである。この平坦化条件は、ＳｉＨ４と０言の混合
ガスを用い、５ｔ（ｈの堆積速度２ｓＯＸ／ｍｉｎ、横
方向エツチング速度２５０Ａ／ｍｉｎ　である。平坦化
プロセスとして５ｉＯｚを２５０ＯＡ堆積した。この時
、横方向にエツチングが同時に進行するために、パター
７２１〜２４上の絶縁膜３の突起はエツチング除去され
、絶縁膜３の表面が完全に平坦化される。本実施例では
、第１図（ｂ）と第１図（ｅ）において、横方向エツチ
ング量の総和は、５０００Ａであり、この結果、１．０
μｍの平坦化をおこなっただけで大きいパターン２３〜
２４上と小さいパターン２１〜２２上のすべての絶縁膜
３の表面を完全に平坦化したことになる。

従来のバイアス印加系の平坦化法であるバイアススパッ
タ法やバイアスＥＣＲ法では、絶縁膜表面を完全に平坦
化するために大きいパターンを任意の大きさのパター／
幅Ｌｍ＠ｘに制限して回路股引に工夫をし、Ｌｍａｘ／
２の横方向エツチング量で完全平坦化を実現している。

例えば、Ｌｍａｘ＝３．０μｍの場合、１５０００Ａの
横方向エツチング量で平坦化を行うことになる。本実施
例と比較して、約３．０倍のエツチング量が必要である
。また、本実施例では、パターンの構成で、＜シぬきパ
ターン以外は１μｍの配線幅以下のパターンなので、５
０００Ａの横方向エツチングによシ完全平坦化が実現で
きた。しかし、実際のＬ８Ｉでは、種々のパターンが存
在するためＫ、どの程度の大きさのパターンからくりぬ
きパターンを入れればよいかを調べる必要がある。ここ
で、くりぬきパターンをどの配線幅から入れるのかを第
５図を用いて説明する。

第５図は、平坦化幅とくりぬきパターンの関係を調べた
ものである。同図よシ、次式が得られる。

Ｌｍ＝　２ｘｊｔ＋［、、、（２） ここで、Ｌｍは任意の配線幅、７ｔはかぶシ量、Ｅは最
低溝エツチング幅である。ま之、次の不等式を仮定とす
る。

Ｌｍ　＞　Ｌ３　＞　Ｌ２　＞　Ｌｌ・”　・（３）第
５図でＬｍ幅以上の配線の上の絶縁膜３に対してくシぬ
きパターンを入れることにする。また、平坦化量は、Ｌ
ｍ幅とする。上記（２）式よυ、平坦化幅Ｌｍは、ｌＬ
とＥに比例し、ΔｔとＥが小さければよυ小さいことが
わかる。今、Δｔは、リソグラフイ技術よシ最低０．５
μｍであシ、エツチング技術から、最低溝エツチング幅
Ｋ　ＦｉＯ，５μｍである。従って、平坦化幅は１．５
μｍとなる。その結果、１．５μｍ以上の配線幅にくり
ぬきパターンをいれればよいことになる。１．５μｍ以
上の配線にくりぬきパターンを入れることＫより、絶縁
膜の表面を完全に平坦化することができる。Ｌｍ幅は、
リソグラフイ技術とエツチング技術が進歩するにつれて
、小さくなるものであり、さらに、小さくなるにつれて
平坦化の処理時間も短縮できることは明らかである。従
来のバイアス印加系の技術では、大きいパターンに小さ
い穴をあけたり、数μｍ以上の配線幅を禁止するなど制
約条件が厳しいために回路設計に対する負担が大きくな
っていたが、本発明では、マスク作製時に簡単なデータ
処理によシクシぬきパターンを作製できるので、回路設
計サイドに負担をかけることなく半導体装置を容易に実
現できるという特長を有する。従って、実際に、７５０
０Ａの横方向エツチングで完全平坦化を実現できること
が明白である。

以上から、本発明は、（１）横方向エツチング量が少な
くてすむためにスルーブツトが高くなる、（２）リソグ
ラフイ工程では、ラフな合わせ精度でよく、また、エツ
チング工程も容易なためプロセスが非常に容易である、
（３）絶縁膜の堆積量は、横方向エツチング量に比例す
るため、横方向エツチング量が少ないと堆積量は少なく
なシ、装置のメンテナンス期間を長くすることができる
等の利点を有する。

第２図は本発明の他の実施例を示す第１図相当の主要工
程断面図である。まず、第２図（ａ）において、半導体
基板１上に所定パターン２１〜２４を有する電極配線２
を形成する。このとき、本実施例では、電極配線として
、Ｍをスパッタ法で堆積し、さらに、リソグラフイ工程
とドライエツチング工程により形成したものである。次
に、第２図（ｂ）において、上述した第１図の実施例と
同様に、電極配線２上に絶縁膜堆積装置の基板ホルダー
にバイアスを印加し、試料表面でスパッタエツチングを
起こしながら膜堆積を行うバイアス印加系の堆積法によ
り絶縁膜３を堆積する。ただし、本実施例は、第１図の
実施例と異なり、基板ホルダーに印加するバイアスの大
きさが第１図伽）の実施例よりも小さく、横方向エツチ
ング量が、はぼ零程度になるように膜形成を行なったも
のである。このように堆積する方法は、わずかなバイア
スを印加するだけで良く、膜形成方法として、極めて容
易な方法である。また、本実施例祉、第３図と第４図で
示したように、平坦化ＩＩＰが小さいほど、平坦化の之
めに有効であるという条件を満たす特徴を有するもので
ある。本実施例では、第１図の実施例で用いたバイアス
ＥＣＲ法により絶縁膜３としてＳ　ｉ（ｈを堆積したも
のである。この膜堆積条件として、シランガス流量２０
　ｓｅｃｍ　、酸素ガス流ｆｔ　２０　ｓｃｃｍ、　−
ｒイクロ波パワー４０Ｑｗ。

ｒｆパワー１００ｗのもとに、平坦面積堆積速度６００
Ａ／ｍ１ｎ　のもとに、８１０２を約７５０ＯＡ堆積し
た。本堆積条件では、第２図伽）に示すように、平坦化
されずすべての配線２上に凸形状の絶縁膜５Ｂ〜５Ｅが
堆積される。

次ぎに、第２図（ｃ）において、大きい配線パターン２
４上の台形状の絶縁膜５Ｂをエツチングする。

このとき、本実施例では、絶縁！３上の表面にレジスト
を１０μｍ塗布したのちに、露光工程により大きいパタ
ーン２４よりも小さく、かつ、台形状の絶縁膜パターン
５Ｂよりも小さいレジストパターン４を形成したもので
ある。次に、第２図（ｄ）において上述の実施例と同じ
ように、大きいパターン２４上の台形状絶縁膜５Ｂをエ
ツチングによシ＜シ抜いた後、レジストパターン４を除
去する。

しかる後、第２図（ｅ）に示すように、上述の実施例と
同様のバイアス印加系の堆積装置を用いて、絶縁膜を堆
積すると同時にエツチングを行いながら平坦化する堆積
方法でパターン２１〜２４上の絶縁膜３の突起５１．５
２及び５Ｃ〜５Ｅをエツチングすることにより、最終的
に絶縁膜表面を完全に平坦化することが可能である。こ
のとき、本実施例では、バイアスｇｃＲ法により５ｔ０
２を堆積しながら同時に突起をエツチングして完全に平
坦化したものである。この平坦化条件は、ＳｉＨ４と０
２の混合ガスを用い、ＳｔＯ，の堆積速度２５０Ａ／ｍ
　１　ｎ　％横方向エツチング速度５００　Ａ／ｍｌ　
ｎ　である。平坦化プロセスとしてＳｔＯ，を２５０Ｏ
Ａ堆積した。この時、第１図の実施例と同じように横方
向にエツチングが同時に進行するために、パターン上の
絶縁膜３の突起はエツチング除去され、絶縁膜の表面が
完全に平坦化される。本実施例では、第２図（ｅ）にお
いて、横方向エツチング量の総和は、５０００Ａであり
、この結果、１．０μｍの平坦化をおこなっただけで大
きいパターン２３〜２４上と小さいバター／２３〜２４
上と小さいパターン２１〜２！上のすべての絶縁膜３の
表面を完全に平坦化したことになる。本実施例は、堆積
する場合にバイアスの大きさが小さいために、実質的な
膜堆積時間を短縮できると共に、装置のメンテナンス期
間を延すことができるという利点がある。

〔発明の効果〕

以上説明したように本発明は、基板ホルダーにバイアス
を印加可能なプラズマ処理装置を用いて電極配線上に絶
縁膜を堆積し、この絶縁膜上にレジストを塗布しリソグ
ラフイ工程により所定の電極配線上の台形状の絶縁膜上
に該台形状絶縁膜の幅より小さな幅の溝レジストパター
ンを形成し、次いでこのレジストパターンによシ絶縁膜
をエツチングした後、電極配線上に残った凸状の絶縁膜
をエツチングしながら絶縁膜を堆積することによシ、次
のような効果がある。すなわち、（１）大きいパターン
も微細パターンもすべてのパターン上の絶縁膜を平坦化
できる。

（２）　　製造プロセスにおいて、容易にくシぬきパタ
ーンを作製することができ、従来の制約条件の厳しいプ
ロセスと違って安定したプロセスを実行できる。

（３）　　平坦化量が少なくて済むために、堆積装置へ
の負荷を低減できメンテナンスの期間を従来の使い方よ
シも長くすることが可能である。

（４）＜、９ぬきパターンのマスクは、データ変換のみ
でよく、禁止ルールが極めて緩いので回路設計サイドに
対する負荷が少ない。

などの効果がある。

【図面の簡単な説明】

要工程断面図、第２図は本発明の他の実施例を示す第１
図相当の主要工程断面図、第３図及び第４図は平坦化量
と合わせ余裕度とかぶり量との関係をそれぞれ示す図、
第５図は平坦化幅とくシぬきパターンについて説明する
ための図、第６図は大きいパターンを平坦化しなかった
場合の従来例を示す概略図、第７図は従来の平坦化法の
一例を示す一部工程断面図である。 １・・・・半導体基板、２・・・・電極配線、３・・・
・絶縁膜、４・・・・レジストパターン、５＋　　、り
、、５Ａ〜　５Ｅ・・・・突起状の絶縁膜。 第１図 特許出願人　　日本電信電話株式会社

Claims (1)

【特許請求の範囲】
1. 半導体基板上に電極配線を形成し、基板ホルダーにバイ
   アスを印加可能なプラズマ処理装置を用いて該電極配線
   上に結縁膜を堆積する工程と、該絶縁膜上にレジストを
   塗布しリソグラフイ工程により所定の該電極配線上の台
   形状の絶縁膜上に該台形状絶縁膜の幅より小さな幅の溝
   レジストパターンを形成する工程と、該レジストパター
   ンにより絶縁膜をエツチングする工程と、電極配線上に
   残つた凸状の絶縁膜をエッチングしながら絶縁膜を堆積
   する工程とを具備することを特徴とする半導体装置の製
   造方法。