JPS6380538A - 薄膜形成法 - Google Patents
薄膜形成法Info
- Publication number
- JPS6380538A JPS6380538A JP61223770A JP22377086A JPS6380538A JP S6380538 A JPS6380538 A JP S6380538A JP 61223770 A JP61223770 A JP 61223770A JP 22377086 A JP22377086 A JP 22377086A JP S6380538 A JPS6380538 A JP S6380538A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- bias
- sputtering
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000004544 sputter deposition Methods 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011261 inert gas Substances 0.000 claims abstract description 6
- 229910052743 krypton Inorganic materials 0.000 claims abstract description 6
- 229910052724 xenon Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 abstract description 25
- 230000008021 deposition Effects 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract 5
- 239000000377 silicon dioxide Substances 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 229910052682 stishovite Inorganic materials 0.000 abstract 5
- 229910052905 tridymite Inorganic materials 0.000 abstract 5
- 238000009413 insulation Methods 0.000 abstract 4
- 239000007789 gas Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 101150017268 secM gene Proteins 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度集積回路の薄膜形成に適用される薄膜形
成法に闇するものである。
成法に闇するものである。
近年、集積回路の高密度化に伴い、多層配線技術は不可
欠となってきている。この多層配線技術において、平坦
化技術の確立は重要である。これまで、平坦化技術の主
流となる技術としては、バイアススパッタ法（ｃ、 ｖ
ｅ Ｔｉｎｇ、ｅｔａｌ 、５ｔｕｔｉｙｏｆ ｐｌ
ａｎａｒｉｚｅｄ ａｐｕｔｔｅｒ−ｄｅｐｏｓｉｔ
ｅｄＳｉｆｔ ＊ Ｊ、Ｖａｃ、Ｓｃｉ、Ｔｅｃｈｎｏ
ｌ、、１５ （３）、Ｍａｙ／Ｊｕｎｅ、 １１０５
（１９７８） ）及びバイアスＥＣＲ堆積法（Ｋ、Ｍａ
ｃｈｉｄａ ａｎｄ Ｈ，Ｏｉｋａｗａ、 Ｎｅｗｐｌ
ａｎａｒｉｚａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ
ｕｓｉｎｇＢｉａｓ−ＥＣＲｐｌａｓｍａ ｄｅｐｏ
ｓｉｔｉｏｎ、Ｅｘｔａｎｄｅｄ Ａｂｓｔｒａｃｔ
ｓ ｏｆ ｔｈｅ １７ｔｈ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ、 Ｔｏ
ｋ７０＊ ３２９（１９８５） ） の提案がなされ
ている。これら両技術共に試料に堆積される粒子を供給
すると共に、同時に基板にバイアスを印加し、スパッタ
リングを生じさせるものでちゃ、平坦化されるメカニズ
ムは、スパッタリングツ効率が平坦面よシも傾斜した面
の方が良いことにある。ここで、平坦化の基本工程ｔ−
第４図（ａ） 、 （ｂ）によシ説明する。平坦化工種
け、基本的には第４図（ａ） ＊ （ｂ）の２ステツプ
からなる。すなわち、同図（ａ）は、半導体能動素子の
表面に形成した第１の絶縁膜１上に金属配線２を形成し
、その後、この金属配線２をスパッタリングから保護す
るように絶縁膜３を堆積したものである。また、同図（
ｂ）は、バイアス値を大きくしスパッタリング効果を高
めて堆積を行ないながら平坦化した第２の絶縁膜３′を
実現したものである。
欠となってきている。この多層配線技術において、平坦
化技術の確立は重要である。これまで、平坦化技術の主
流となる技術としては、バイアススパッタ法（ｃ、 ｖ
ｅ Ｔｉｎｇ、ｅｔａｌ 、５ｔｕｔｉｙｏｆ ｐｌ
ａｎａｒｉｚｅｄ ａｐｕｔｔｅｒ−ｄｅｐｏｓｉｔ
ｅｄＳｉｆｔ ＊ Ｊ、Ｖａｃ、Ｓｃｉ、Ｔｅｃｈｎｏ
ｌ、、１５ （３）、Ｍａｙ／Ｊｕｎｅ、 １１０５
（１９７８） ）及びバイアスＥＣＲ堆積法（Ｋ、Ｍａ
ｃｈｉｄａ ａｎｄ Ｈ，Ｏｉｋａｗａ、 Ｎｅｗｐｌ
ａｎａｒｉｚａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ
ｕｓｉｎｇＢｉａｓ−ＥＣＲｐｌａｓｍａ ｄｅｐｏ
ｓｉｔｉｏｎ、Ｅｘｔａｎｄｅｄ Ａｂｓｔｒａｃｔ
ｓ ｏｆ ｔｈｅ １７ｔｈ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ、 Ｔｏ
ｋ７０＊ ３２９（１９８５） ） の提案がなされ
ている。これら両技術共に試料に堆積される粒子を供給
すると共に、同時に基板にバイアスを印加し、スパッタ
リングを生じさせるものでちゃ、平坦化されるメカニズ
ムは、スパッタリングツ効率が平坦面よシも傾斜した面
の方が良いことにある。ここで、平坦化の基本工程ｔ−
第４図（ａ） 、 （ｂ）によシ説明する。平坦化工種
け、基本的には第４図（ａ） ＊ （ｂ）の２ステツプ
からなる。すなわち、同図（ａ）は、半導体能動素子の
表面に形成した第１の絶縁膜１上に金属配線２を形成し
、その後、この金属配線２をスパッタリングから保護す
るように絶縁膜３を堆積したものである。また、同図（
ｂ）は、バイアス値を大きくしスパッタリング効果を高
めて堆積を行ないながら平坦化した第２の絶縁膜３′を
実現したものである。
前述した従来の薄膜形成法は、第２の絶縁膜３′の平坦
化処理時間をステップごとにｔｌ＋ｔｚとすると、次の
２式が得られる。すなわち、Ｄｆｘ ｅｔｔ ” （Ｄ
ｆｚ Ｅｆ）”ｂ＝ Ｈ−＝（１）Ｗ＋２”Ｄｓｌ＠
ｔｔ＋２１１Ｄｓｚ”ｔ２２”Ｅｓ＠ｔｚ＝０・・・・
・・（２） ここで、Ｄｆｌ；ステップ１の堆積速度ｓ Ｄｆｚ ニ
ステップ２の堆積速度ｐ Ｄｓｌ ： ステップ１の横
方向体積速Ｗ ＋ Ｄ ８２ ニステップ２の横方向堆
積速度、Ｈ：平坦化絶縁膜膜厚、Ｗ：配線幌、ａｆニス
テップ２の平坦面エツチング速度、Ｅ８ニステップ２の
横方向エツチング速度である。平坦化処理時間を決定す
るｔｘを上記（１） 、 （２）式よυ求めると、次式
となる。
化処理時間をステップごとにｔｌ＋ｔｚとすると、次の
２式が得られる。すなわち、Ｄｆｘ ｅｔｔ ” （Ｄ
ｆｚ Ｅｆ）”ｂ＝ Ｈ−＝（１）Ｗ＋２”Ｄｓｌ＠
ｔｔ＋２１１Ｄｓｚ”ｔ２２”Ｅｓ＠ｔｚ＝０・・・・
・・（２） ここで、Ｄｆｌ；ステップ１の堆積速度ｓ Ｄｆｚ ニ
ステップ２の堆積速度ｐ Ｄｓｌ ： ステップ１の横
方向体積速Ｗ ＋ Ｄ ８２ ニステップ２の横方向堆
積速度、Ｈ：平坦化絶縁膜膜厚、Ｗ：配線幌、ａｆニス
テップ２の平坦面エツチング速度、Ｅ８ニステップ２の
横方向エツチング速度である。平坦化処理時間を決定す
るｔｘを上記（１） 、 （２）式よυ求めると、次式
となる。
ｔｘ ＝ （Ｗ”２・Ｄｆｌ・ｔｔ／３）／２・（β・
Ｊ−Ｄｆｌ）・・・・・・（３） ことで、Ｄ ｓ＊ ＝ Ｄ ｆ１／３ ｅβ＝ Ｅ ｓ
／ Ｅｆである。
Ｊ−Ｄｆｌ）・・・・・・（３） ことで、Ｄ ｓ＊ ＝ Ｄ ｆ１／３ ｅβ＝ Ｅ ｓ
／ Ｅｆである。
（３）式において、平坦化処理時間ｔｘを小さくするに
は、Ｄｆｌ ｓ Ｄｆｚ及びＥｌ を一定とした場合β
が大きい場合である。従来から両技術共に、スパッタガ
スとしてＡｒを使用している。βはスパッタガスのイオ
ン固有の性質によって決定されるものであシ、Ａｒを使
用している場合、β＝２．０程度である。従って、Ａｒ
をスパッタガスとして使用する以上β＝２．０以上の値
は期待できない。また、平坦化処理時間を短縮するため
に、バイアス値を大きくして横方向エツチング速度Ｅｓ
を大きくする方法も考えられる。しかしながら、バイア
スを大きくすると基板へのダメージが発生しやすいこと
及び平坦面エツチング速度Ｅｆも同時に大きくなるため
に他の平坦化パラメータが設定しにくくなること等の理
由のためにバイアスを大きくできない。以上の理由から
、平坦化処理時間を短縮するにはβを大きくする必要が
あるが、Ａｒを使用する限シ、現状の平坦化時間よ）も
高速化を図れる可能性はない。
は、Ｄｆｌ ｓ Ｄｆｚ及びＥｌ を一定とした場合β
が大きい場合である。従来から両技術共に、スパッタガ
スとしてＡｒを使用している。βはスパッタガスのイオ
ン固有の性質によって決定されるものであシ、Ａｒを使
用している場合、β＝２．０程度である。従って、Ａｒ
をスパッタガスとして使用する以上β＝２．０以上の値
は期待できない。また、平坦化処理時間を短縮するため
に、バイアス値を大きくして横方向エツチング速度Ｅｓ
を大きくする方法も考えられる。しかしながら、バイア
スを大きくすると基板へのダメージが発生しやすいこと
及び平坦面エツチング速度Ｅｆも同時に大きくなるため
に他の平坦化パラメータが設定しにくくなること等の理
由のためにバイアスを大きくできない。以上の理由から
、平坦化処理時間を短縮するにはβを大きくする必要が
あるが、Ａｒを使用する限シ、現状の平坦化時間よ）も
高速化を図れる可能性はない。
本発明は前述した従来の問題に鑑みてなされたもので、
その目的は、薄膜の平坦化処理時間を短縮させて生産性
を向上させることができる薄膜形成法を提供することに
ある。
その目的は、薄膜の平坦化処理時間を短縮させて生産性
を向上させることができる薄膜形成法を提供することに
ある。
本発明に係わる薄膜形成法は、基板にバイアス電圧を印
加し、Ａｒよシも重い質量の不活性ガス中でスパッタも
しくはプラズマを発生させて基板上に薄膜を堆積させた
ものである。
加し、Ａｒよシも重い質量の不活性ガス中でスパッタも
しくはプラズマを発生させて基板上に薄膜を堆積させた
ものである。
本発明においては、Ａでよりも質量の重い不活性ガスを
用いることによシ、横方向のエツチング速度が大きくな
）、平坦化処理時間が短縮される。
用いることによシ、横方向のエツチング速度が大きくな
）、平坦化処理時間が短縮される。
以下、図面を用いて本発明の詳細な説明する。
第１図（ａ）、〜）は本発明による薄膜形成法の一実施
例を示す工程の断面図であり、前述の図と同一部分には
同一符号を付しである。同図において、まず、同図（ａ
）に示すように半導体能動素子上に第１の絶縁膜１を形
成し、次にこの表面に配線金属を堆積し、これをパター
ニング加工して配線＠Ｗ＝３．０μｍの金属配線２を形
成する。次にこれらの第１の絶縁膜１および金属配線２
上にｓ ｔ Ｏ，膜４を形成する。この場合、第１の絶
縁膜１としてＣＶＤ法によるシリコン酸化（Ｓｌｏｚ）
膜を使用し、配線金属としてスパッタ法によりアルミニ
ウム（Ａｔ）を約５００ＯＡ堆積した。また、ＳｉＯ意
膜導膜４て５１０２をバイアススパッタ法またはバイア
スＥＣＲ堆積法等によシ堆積するが、本実施例ｔバイア
スＥＣＲ堆積法により ５１０３を約５００ＯＡ堆積し
た。この堆積条件は、シラン（ＳｉＨ２）約２０５ＣＣ
Ｍ を酸素（０鵞）約２０ ｓｅｃＭ＋マイクロ波電力
約２００Ｗ、高周波電力約２００Ｗで堆積速度約４００
Ａ／分である。次にこのように形成された５ｔ（ｈ膜
４をバイアススパッタ法またはバイアスＥＣＲ堆積法に
よシ表面平坦化を行なうが、本実施例ではバイアスＥＣ
Ｒ堆積法により、５ｉ０２駆をエツチングを行ないなが
ら、さらにＳｉｇｈを約５０００Ａ堆積して同図（ｂ）
に示すように表面が平坦化された第２の絶縁ＥＡ４’を
形成した。この場合、８ｉＣｈ膜４を約５０００Ｘ堆積
するとともに、同図（ａ）に示す５ｉＣｈ膜４の金属配
線２上段差部４ａを平坦化するために配線幅Ｗの約ｖ２
の寸法ノミｆ、スパッタエツチングできるように設定さ
れている。この条件としては、５ＩＨ４約１１０５ｃｃ
、０！約１０８ＣＣＭ、キセノン（Ｘｅ）約２０３ＣＣ
Ｍである。この条件では、ｊ＃ｉ積速変速度５０１／分
。
例を示す工程の断面図であり、前述の図と同一部分には
同一符号を付しである。同図において、まず、同図（ａ
）に示すように半導体能動素子上に第１の絶縁膜１を形
成し、次にこの表面に配線金属を堆積し、これをパター
ニング加工して配線＠Ｗ＝３．０μｍの金属配線２を形
成する。次にこれらの第１の絶縁膜１および金属配線２
上にｓ ｔ Ｏ，膜４を形成する。この場合、第１の絶
縁膜１としてＣＶＤ法によるシリコン酸化（Ｓｌｏｚ）
膜を使用し、配線金属としてスパッタ法によりアルミニ
ウム（Ａｔ）を約５００ＯＡ堆積した。また、ＳｉＯ意
膜導膜４て５１０２をバイアススパッタ法またはバイア
スＥＣＲ堆積法等によシ堆積するが、本実施例ｔバイア
スＥＣＲ堆積法により ５１０３を約５００ＯＡ堆積し
た。この堆積条件は、シラン（ＳｉＨ２）約２０５ＣＣ
Ｍ を酸素（０鵞）約２０ ｓｅｃＭ＋マイクロ波電力
約２００Ｗ、高周波電力約２００Ｗで堆積速度約４００
Ａ／分である。次にこのように形成された５ｔ（ｈ膜
４をバイアススパッタ法またはバイアスＥＣＲ堆積法に
よシ表面平坦化を行なうが、本実施例ではバイアスＥＣ
Ｒ堆積法により、５ｉ０２駆をエツチングを行ないなが
ら、さらにＳｉｇｈを約５０００Ａ堆積して同図（ｂ）
に示すように表面が平坦化された第２の絶縁ＥＡ４’を
形成した。この場合、８ｉＣｈ膜４を約５０００Ｘ堆積
するとともに、同図（ａ）に示す５ｉＣｈ膜４の金属配
線２上段差部４ａを平坦化するために配線幅Ｗの約ｖ２
の寸法ノミｆ、スパッタエツチングできるように設定さ
れている。この条件としては、５ＩＨ４約１１０５ｃｃ
、０！約１０８ＣＣＭ、キセノン（Ｘｅ）約２０３ＣＣ
Ｍである。この条件では、ｊ＃ｉ積速変速度５０１／分
。
横方向エツチング速度は約４５ ＯＡ／ｆ＋である。
また、この条件の時、金属配線２による５ｔ（ｈ膜４の
段差部４ａの平坦化処理時間は、ｔ ｔ＝ １５０００
／４５０＝ ３３分で達成される。ここで、ＳｉＨ４と
０２との全流量を変化し、さらに添刀口しているスパッ
タガスとしてアルゴン（Ａｒ）、クリプトン（Ｋｒ）
、キセノン（Ｘｅ） を使った時の堆積速度及び横方
向エツチング速度を第２口伝”） 、 （ｂ）に示す。
段差部４ａの平坦化処理時間は、ｔ ｔ＝ １５０００
／４５０＝ ３３分で達成される。ここで、ＳｉＨ４と
０２との全流量を変化し、さらに添刀口しているスパッ
タガスとしてアルゴン（Ａｒ）、クリプトン（Ｋｒ）
、キセノン（Ｘｅ） を使った時の堆積速度及び横方
向エツチング速度を第２口伝”） 、 （ｂ）に示す。
第２図（ａ）は、横軸が５ｉｎ４と０２ との全流量
であシ、縦軸は堆積速度である。マイクロ波電力は約２
００Ｗ、 高周波出力は約３００Ｗ一定である。
であシ、縦軸は堆積速度である。マイクロ波電力は約２
００Ｗ、 高周波出力は約３００Ｗ一定である。
図中のＯ２・はＡｒ約２０ ＳＣＣＭ ＮΔ、ムはＫｒ
約２０ＳＣＣＭ％口、閣はＸｅ約２０！ＩｃｃＭである
。
約２０ＳＣＣＭ％口、閣はＸｅ約２０！ＩｃｃＭである
。
同図よシ、バイアスを印加しない場合、ＳｉＨ４と０２
との全流量が増加するにつれてスパッタガス種とは関
係なく堆積速度は増加する。しかし、スパッタガス種の
中では、Ｘｅ、Ａｒ、Ｋｒの順に堆積速度が大きくなっ
ている。一方、バイアスを印加した場合、バイアスを印
加しない場合と比較して堆積速度は減少している。この
傾向は、どのスパッタガスでも同じ傾向を示す。堆積速
度がバイアス印加によシ減少する理由は、バイアス印加
によりスパッタリングが生じたからと考えられる。
との全流量が増加するにつれてスパッタガス種とは関
係なく堆積速度は増加する。しかし、スパッタガス種の
中では、Ｘｅ、Ａｒ、Ｋｒの順に堆積速度が大きくなっ
ている。一方、バイアスを印加した場合、バイアスを印
加しない場合と比較して堆積速度は減少している。この
傾向は、どのスパッタガスでも同じ傾向を示す。堆積速
度がバイアス印加によシ減少する理由は、バイアス印加
によりスパッタリングが生じたからと考えられる。
また、Ｘｅ 、 Ａｒ ＋ Ｋｒとそのガスに応じて堆
積速度の減少の割合が異なるのは、それぞれのスパッタ
ガスのイオン固有の性質によるものであると考えられる
。以上の結果、ＳｉＨ４と０２との全流量を変化するこ
とによシ、堆積速度及び横方向エツチング速度を変化さ
せることがわかった。しかし、実際には、それぞれのス
パッタガスに応じたβの値を把握する必要がある。βは
、第２図（ａ） 、 （ｂ）よシ図式化され、第３図に
示される。第３図の横軸はＳｉＨ４と０３との全流量で
あシ、縦軸はβである。同図よ、９、Ｘｅ、Ｋｒの時は
β＝１０付近であるのに対してＡｒ０時は２．０程度で
ある。とれまで重い分子のスパッタガスを使うほどスパ
ッタ効率が良いことは知られていた（ Ｐ、 Ｓｉｇｕ
ｍｕｎｄ＋Ｔｈｅｏｒｙ ｏｆ Ｓｐｕｔｔｅｒｉｎｇ
、 １． ＳｐｕｔｔｅｒｉｎｇＹｉｅｌｄ ｏｆ
Ａｍｏｒｐｈｏｕｓ ａｎｄ Ｐｏ１ｙｃｒｙｓｔａｌ
ｌｉｎｅ Ｔａｒｇｅｔｓ、 Ｐｈｙｓｉｃａｌ Ｒｅ
ｖｉｅ ｗ。
積速度の減少の割合が異なるのは、それぞれのスパッタ
ガスのイオン固有の性質によるものであると考えられる
。以上の結果、ＳｉＨ４と０２との全流量を変化するこ
とによシ、堆積速度及び横方向エツチング速度を変化さ
せることがわかった。しかし、実際には、それぞれのス
パッタガスに応じたβの値を把握する必要がある。βは
、第２図（ａ） 、 （ｂ）よシ図式化され、第３図に
示される。第３図の横軸はＳｉＨ４と０３との全流量で
あシ、縦軸はβである。同図よ、９、Ｘｅ、Ｋｒの時は
β＝１０付近であるのに対してＡｒ０時は２．０程度で
ある。とれまで重い分子のスパッタガスを使うほどスパ
ッタ効率が良いことは知られていた（ Ｐ、 Ｓｉｇｕ
ｍｕｎｄ＋Ｔｈｅｏｒｙ ｏｆ Ｓｐｕｔｔｅｒｉｎｇ
、 １． ＳｐｕｔｔｅｒｉｎｇＹｉｅｌｄ ｏｆ
Ａｍｏｒｐｈｏｕｓ ａｎｄ Ｐｏ１ｙｃｒｙｓｔａｌ
ｌｉｎｅ Ｔａｒｇｅｔｓ、 Ｐｈｙｓｉｃａｌ Ｒｅ
ｖｉｅ ｗ。
ｖｏｌ、１８４．Ｎｏ、２，３８３ （１９６９））、
しかし、平坦面に対する横方向のスパッタ効率を示
すβに関しては、議論がされていないのが実状であった
。
しかし、平坦面に対する横方向のスパッタ効率を示
すβに関しては、議論がされていないのが実状であった
。
第３図よシ、βは、スパッタガスとして重い質量分子を
使うほど大きくなることがわかった。さて、本発明の実
施例では、Ｘｅを使った場合の横方向エツチング速度の
値から平坦化処理時間が３３分で実現できた。Ａｒを使
用した場合には、実際にどの程度の時間になるのかを見
積ると、ｔｚ＝１５０００／２５０ ＝ ６０分である
。すなわち、Ｘｅを使うことにより横方向エツチング速
度が太きくなっ九分だけ約２倍のスピードで平坦化が実
現されることがわかる。さらにβの向上によシ干坦化処
理時間ｔｚがどの程度小さくなるかを調べる。
使うほど大きくなることがわかった。さて、本発明の実
施例では、Ｘｅを使った場合の横方向エツチング速度の
値から平坦化処理時間が３３分で実現できた。Ａｒを使
用した場合には、実際にどの程度の時間になるのかを見
積ると、ｔｚ＝１５０００／２５０ ＝ ６０分である
。すなわち、Ｘｅを使うことにより横方向エツチング速
度が太きくなっ九分だけ約２倍のスピードで平坦化が実
現されることがわかる。さらにβの向上によシ干坦化処
理時間ｔｚがどの程度小さくなるかを調べる。
平坦化処理時間ｔ２は次式で表現される。すなわち、
ｔｘ＝（Ｗ＋２・Ｄ４１・ｔ１／３）／２・（β・Ｅｆ
Ｄｆｚ）・・・・・・（３） （３）式の中のβは、第３図に示される値を参考とする
。今、（３）式でＷ＝３．０μｍ 、Ｅｆ＝２５ＯＮ／
分。
Ｄｆｚ）・・・・・・（３） （３）式の中のβは、第３図に示される値を参考とする
。今、（３）式でＷ＝３．０μｍ 、Ｅｆ＝２５ＯＮ／
分。
Ｄｌｚ ＝ ２５ＯＡ／分、Ｄｆｘ ＝５０ＯＡ／分、
ｔｌ ２１０分と仮定する。この時、β＝３．０の時、
ｔ！＝３３．３分、β＝２．０の時、ｔｚ＝６６．６分
である。この結果、Ｘｅを使った場合は、Ａｒよ）も
約２倍のスピードで平坦化が達成されることがわかる。
ｔｌ ２１０分と仮定する。この時、β＝３．０の時、
ｔ！＝３３．３分、β＝２．０の時、ｔｚ＝６６．６分
である。この結果、Ｘｅを使った場合は、Ａｒよ）も
約２倍のスピードで平坦化が達成されることがわかる。
すなわち、Ｘｅ もしくはＫｒを使うことによシ、バ
イアス印加による平坦化技術は、生産性が従来の約２倍
となる。
イアス印加による平坦化技術は、生産性が従来の約２倍
となる。
以上説明したように本発明は、バイアス印加系の平坦化
技術において、スパッタガスＫＡｒ よりも質量の重い
不活性ガスを使うことによシ、スパッタ効率が上が９、
平坦化の処理時間が短縮され、生産性が向上できるとい
う極めて優れた効果が得られる。
技術において、スパッタガスＫＡｒ よりも質量の重い
不活性ガスを使うことによシ、スパッタ効率が上が９、
平坦化の処理時間が短縮され、生産性が向上できるとい
う極めて優れた効果が得られる。
第１図（ａ） 、 （ｂ）は本発明による薄膜形成法の
一実施例を示す工程の断面図、第２図（ａ）は堆積速度
のガス流量依存性を示す図、第２図（ｂ）は横方向エツ
チング速度のガス流量依存性を示す囚１第３図はβのガ
ス流量依存性を示す図、第４図（ａ） 、 （ｂ）は従
来の薄膜形成法を示す断面図である。 １・・・・第１の結縁膜、２・・・・金属配線、４・・
・・５ｉＯｚ膜、４ａ・・・・段差部、４′・・・・第
２の絶縁膜。
一実施例を示す工程の断面図、第２図（ａ）は堆積速度
のガス流量依存性を示す図、第２図（ｂ）は横方向エツ
チング速度のガス流量依存性を示す囚１第３図はβのガ
ス流量依存性を示す図、第４図（ａ） 、 （ｂ）は従
来の薄膜形成法を示す断面図である。 １・・・・第１の結縁膜、２・・・・金属配線、４・・
・・５ｉＯｚ膜、４ａ・・・・段差部、４′・・・・第
２の絶縁膜。
Claims (2)
- （１）スパッタリングまたはプラズマを応用した薄膜形
成法において、基板にバイアス電圧を印加し、Ａｒより
も質量の重い不活性ガス雰囲気中で薄膜を堆積すること
を特徴とした薄膜形成法。 - （２）前記不活性ガスをＸｅまたはＫｒとしたことを特
徴とする特許請求の範囲第１項記載の薄膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223770A JPH0750688B2 (ja) | 1986-09-24 | 1986-09-24 | 薄膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223770A JPH0750688B2 (ja) | 1986-09-24 | 1986-09-24 | 薄膜形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6380538A true JPS6380538A (ja) | 1988-04-11 |
| JPH0750688B2 JPH0750688B2 (ja) | 1995-05-31 |
Family
ID=16803435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223770A Expired - Fee Related JPH0750688B2 (ja) | 1986-09-24 | 1986-09-24 | 薄膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750688B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239551A (ja) * | 1988-07-29 | 1990-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH03279294A (ja) * | 1990-03-29 | 1991-12-10 | Mitsubishi Materials Corp | エピタキシャル層の成長方法 |
| JPH043930A (ja) * | 1990-04-20 | 1992-01-08 | Fuji Electric Co Ltd | 半導体装置用絶縁膜の堆積方法 |
| JPH0483882A (ja) * | 1990-07-25 | 1992-03-17 | Matsushita Electron Corp | 薄膜形成装置と薄膜形成方法 |
| JPH04340220A (ja) * | 1988-06-17 | 1992-11-26 | Tadahiro Omi | 半導体装置の製造方法 |
| US5674771A (en) * | 1992-04-20 | 1997-10-07 | Nippon Telegraph And Telephone Corporation | Capacitor and method of manufacturing the same |
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
| US5976993A (en) * | 1996-03-28 | 1999-11-02 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
-
1986
- 1986-09-24 JP JP61223770A patent/JPH0750688B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340220A (ja) * | 1988-06-17 | 1992-11-26 | Tadahiro Omi | 半導体装置の製造方法 |
| JPH0239551A (ja) * | 1988-07-29 | 1990-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH03279294A (ja) * | 1990-03-29 | 1991-12-10 | Mitsubishi Materials Corp | エピタキシャル層の成長方法 |
| JPH043930A (ja) * | 1990-04-20 | 1992-01-08 | Fuji Electric Co Ltd | 半導体装置用絶縁膜の堆積方法 |
| JPH0483882A (ja) * | 1990-07-25 | 1992-03-17 | Matsushita Electron Corp | 薄膜形成装置と薄膜形成方法 |
| US5674771A (en) * | 1992-04-20 | 1997-10-07 | Nippon Telegraph And Telephone Corporation | Capacitor and method of manufacturing the same |
| US5976993A (en) * | 1996-03-28 | 1999-11-02 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
| US7294205B1 (en) | 1996-03-28 | 2007-11-13 | Applied Materials, Inc. | Method for reducing the intrinsic stress of high density plasma films |
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750688B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5679606A (en) | method of forming inter-metal-dielectric structure | |
| JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
| JPH08264734A (ja) | 強誘電性キャパシタの製造方法 | |
| JPH029122A (ja) | ポリシリコンを含む層状体のエッチング方法 | |
| JPS6380538A (ja) | 薄膜形成法 | |
| US4838992A (en) | Method of etching aluminum alloys in semi-conductor wafers | |
| JP3682067B2 (ja) | アンダーカットなしに導電線をエッチングする方法 | |
| JPH07101686B2 (ja) | 半導体集積回路の製造方法 | |
| US11551930B2 (en) | Methods to reshape spacer profiles in self-aligned multiple patterning | |
| JPS63266829A (ja) | プラズマｃｖｄ膜の形成方法 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JPS63233549A (ja) | 薄膜形成法 | |
| JPS6332260B2 (ja) | ||
| JP3202466B2 (ja) | ドライエッチング方法 | |
| JPS6091645A (ja) | プラズマ気相成長によつて薄膜を堆積する方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| KR0127271B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
| JPH0533138A (ja) | 酸化膜の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS59134835A (ja) | 半導体装置の製造方法 | |
| KR101473190B1 (ko) | 반도체 소자의 갭필방법 | |
| JPH0513407A (ja) | 半導体装置およびその製造方法 | |
| JPS63299140A (ja) | 半導体装置の製造方法 | |
| JPS5957456A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |