JPH04171815A - 半導体装置のコンタクト孔の形成方法 - Google Patents
半導体装置のコンタクト孔の形成方法Info
- Publication number
- JPH04171815A JPH04171815A JP29931890A JP29931890A JPH04171815A JP H04171815 A JPH04171815 A JP H04171815A JP 29931890 A JP29931890 A JP 29931890A JP 29931890 A JP29931890 A JP 29931890A JP H04171815 A JPH04171815 A JP H04171815A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- film
- resist film
- etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 title abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にコンタク
ト孔の形成方法に関する。
ト孔の形成方法に関する。
′〔従来の技術〕
半導体プロセス中のフンタクト孔の形成に於いては、コ
ンタクト孔の深さがコンタクト孔径よりも長い場合、ア
ルミニウムなどの配線材料を積層すると積層むらが発生
する。このような問題を解その後、異方性ドライエツチ
ングをすることによってコンタクト孔を形成する方法が
生まれた。
ンタクト孔の深さがコンタクト孔径よりも長い場合、ア
ルミニウムなどの配線材料を積層すると積層むらが発生
する。このような問題を解その後、異方性ドライエツチ
ングをすることによってコンタクト孔を形成する方法が
生まれた。
この製法によって、第３図に示すようにコンタクトの上
面の孔径（以後、コンタクト開口径と呼称する。）がコ
ンタクト下面の孔径（以後、コンタクト本径と呼称する
）よりも広がり、フンタクト孔縦断面形状は、テーパ形
となった。また、コンタクト本径を有する部分の深さ（
以後、コンタクト本径部長さと呼称する）がコンタクト
本径よりも短くできるので、配線材料の積層むらの発生
は解消された。
面の孔径（以後、コンタクト開口径と呼称する。）がコ
ンタクト下面の孔径（以後、コンタクト本径と呼称する
）よりも広がり、フンタクト孔縦断面形状は、テーパ形
となった。また、コンタクト本径を有する部分の深さ（
以後、コンタクト本径部長さと呼称する）がコンタクト
本径よりも短くできるので、配線材料の積層むらの発生
は解消された。
前述した従来のフンタクト孔の形成方法においては、レ
ジスト膜とその下地との密着性が悪いと、ウェットエツ
チングの段階でサイドエツチングが強く起き、最悪の場
合、レジスト膜がはがれてしまうなどの欠点があり、高
精度の微細パターン形成には限界がある。
ジスト膜とその下地との密着性が悪いと、ウェットエツ
チングの段階でサイドエツチングが強く起き、最悪の場
合、レジスト膜がはがれてしまうなどの欠点があり、高
精度の微細パターン形成には限界がある。
そこで、本発明の目的は、前述の問題点を解決した半導
体プロセス中のフンタクト孔の形成方法を提供する事に
ある。
体プロセス中のフンタクト孔の形成方法を提供する事に
ある。
本発明の半導体装置のフンタクト孔の形成方法は、絶縁
層間膜上に第１のレジスト膜を被着して前記絶縁層間膜
を選択的にエツチングして凹部を形成する工程と、第２
のレジスト膜な被着して前記凹部の底面を選択的にエツ
チングして貫通孔を形成する工程とを有するというもの
である。
層間膜上に第１のレジスト膜を被着して前記絶縁層間膜
を選択的にエツチングして凹部を形成する工程と、第２
のレジスト膜な被着して前記凹部の底面を選択的にエツ
チングして貫通孔を形成する工程とを有するというもの
である。
次に図面を参照しながら本発明の実施例について説明す
る。
る。
第１図（ａ）〜（「）は、本発明の第１の実施例におけ
る工程順断面図である。
る工程順断面図である。
′まず第１図（ａ）に示すように、拡散層、ゲート。
配線（図示しない）などが形成された半導体基板１の上
にＳｉｏ２系の絶縁層間膜２を約１１０００ｎ積層する
。
にＳｉｏ２系の絶縁層間膜２を約１１０００ｎ積層する
。
次に、第１図（ｂ）に示すように絶縁層間膜２上にフォ
トリソグラフィー工程により、約１．５μｍのコンタク
ト開口径を有する厚さ約１．０μｍの第１のレジスト膜
４を形成する。
トリソグラフィー工程により、約１．５μｍのコンタク
ト開口径を有する厚さ約１．０μｍの第１のレジスト膜
４を形成する。
次に、第１図（Ｃ）に示すように、第１のレシス０２の
混合ガスでＣＨＦ ３ガス２０〜４００ＣＭと０２ガス
５〜ｌＯＣＣＭである。１３．５６ＭＨｚの高周波電源
からの出力は８００〜１６００Ｗ。
混合ガスでＣＨＦ ３ガス２０〜４００ＣＭと０２ガス
５〜ｌＯＣＣＭである。１３．５６ＭＨｚの高周波電源
からの出力は８００〜１６００Ｗ。
エツチング中の真空度は１〜３ Ｘ １０−’Ｔｏｒｒ
であった。
であった。
その後、第１図（ｄ）に示すように、第１のレジスト膜
４を剥離しないで、フォトリソグラフィー工程により、
約０．８μｍのフンタクト水径を有する厚さ約１．０μ
ｍの第２のレジスト膜５ａを、第１のレジスト膜４のコ
ンタクト開口部の内側にコンタクト本径がパターニング
されるように形成する。ここで、第２のレジスト膜５ａ
の厚さは、第１のレジスト膜４の上面からの厚さのこと
をいう。
４を剥離しないで、フォトリソグラフィー工程により、
約０．８μｍのフンタクト水径を有する厚さ約１．０μ
ｍの第２のレジスト膜５ａを、第１のレジスト膜４のコ
ンタクト開口部の内側にコンタクト本径がパターニング
されるように形成する。ここで、第２のレジスト膜５ａ
の厚さは、第１のレジスト膜４の上面からの厚さのこと
をいう。
次に、第１図（ｅ）に示すように、第１のレジスト膜４
および第２のレジスト膜５ａをマスクとして、絶縁層間
膜２のドライエツチングを行い、貫通孔７ａを形成する
。この２回目に於けるドライエツチングは、ＣＨＦ ｓ
ガス２０〜４０ＣＣＭと０２ガス５〜１１００Ｃで、１
３．５６ＭＨｚの高周波電源から得られる出力は８００
〜１６００Ｗ、エツチング中の真空度は１〜３ Ｘ １
０−３Ｔｏｒｒで、第１のレジスト膜４をマスクとして
行ったフンタクト開口部のエツチングと時間以外では同
条件である。
および第２のレジスト膜５ａをマスクとして、絶縁層間
膜２のドライエツチングを行い、貫通孔７ａを形成する
。この２回目に於けるドライエツチングは、ＣＨＦ ｓ
ガス２０〜４０ＣＣＭと０２ガス５〜１１００Ｃで、１
３．５６ＭＨｚの高周波電源から得られる出力は８００
〜１６００Ｗ、エツチング中の真空度は１〜３ Ｘ １
０−３Ｔｏｒｒで、第１のレジスト膜４をマスクとして
行ったフンタクト開口部のエツチングと時間以外では同
条件である。
最後に第１図（ｆ）に示すように、第２のレジスト膜５
ａおよび第１のレジスト膜４を剥離してフンタクト孔の
形成を終了する。
ａおよび第１のレジスト膜４を剥離してフンタクト孔の
形成を終了する。
従来のウェットエツチングからドライエツチングに変え
た事により、レジスト膜と絶縁層間膜とめ密着性不良に
よるサイドエッチに心配がなくなり、より高精度の微細
パターン形成における有効性を確認する事ができた。ま
たコンタクト本径がコンタクト本径部長さよりも大きく
でき、アルミニウムなどの配線材料を積層したとき積層
むらが発生する心配はない。
た事により、レジスト膜と絶縁層間膜とめ密着性不良に
よるサイドエッチに心配がなくなり、より高精度の微細
パターン形成における有効性を確認する事ができた。ま
たコンタクト本径がコンタクト本径部長さよりも大きく
でき、アルミニウムなどの配線材料を積層したとき積層
むらが発生する心配はない。
第２図（ａ）〜（ｇ）は本発明の第２の実施例における
工程順断面図である。
工程順断面図である。
第２図（ａ）〜（ｃ）は第１図（ａ）〜（ｃ）と同じで
あり、対応する工程も同じである。
あり、対応する工程も同じである。
次に、第２図（ｄ）に示すように、第１のレジスト膜４
を剥離する。次に、第２図（ｅ）に示すように、約０゜
８μｍのコンタクト本径を有する厚さ約１．０μｍの第
２のレジスト膜５ｂを凹部６の底面の一部がＷ比するよ
うに被着する。
を剥離する。次に、第２図（ｅ）に示すように、約０゜
８μｍのコンタクト本径を有する厚さ約１．０μｍの第
２のレジスト膜５ｂを凹部６の底面の一部がＷ比するよ
うに被着する。
次に、第２図（ｆ）に示すように、第１図（ｅ）を参照
して説明したのと同様にして貫通孔７ｂを形成する。
して説明したのと同様にして貫通孔７ｂを形成する。
次にレジスト膜５ｂを剥離してコンタクト孔の形成を終
了する。
了する。
第２の実施例では、第１の実施例に於いて、コンタクト
開口部のエツチングに使用した第１のレジスト膜４をフ
ンタクト本径部のフォトリングラフィ工程の前に剥離す
る。第１の実施例に比ベニ程数は増加するが、コンタク
ト本径部のレジスト膜厚が薄くなるため解像度が向上し
、より正確にコンタクト孔を形成できる。
開口部のエツチングに使用した第１のレジスト膜４をフ
ンタクト本径部のフォトリングラフィ工程の前に剥離す
る。第１の実施例に比ベニ程数は増加するが、コンタク
ト本径部のレジスト膜厚が薄くなるため解像度が向上し
、より正確にコンタクト孔を形成できる。
以上、説明してきたように本発明は、コンタクト開口（
凹部）の形成とコンタクト本捏の形成とにそれぞれレジ
スト膜を被着することにより、ウェットエツチングを撤
廃できるようにしたので、サイドエツチングが強く起き
、レジスト膜かはがｈてしまうなどの危険性は全くなく
なり、微細パターンのコンタクト孔形成の再現性が向上
するという効果がある。
凹部）の形成とコンタクト本捏の形成とにそれぞれレジ
スト膜を被着することにより、ウェットエツチングを撤
廃できるようにしたので、サイドエツチングが強く起き
、レジスト膜かはがｈてしまうなどの危険性は全くなく
なり、微細パターンのコンタクト孔形成の再現性が向上
するという効果がある。
第１図（ａ）〜（ｆ）、第２図（ａ）〜（ｇ）はそれぞ
れ本発明の第１の実施例および第２の実施例におけえ′
工程順断面図、第３図はウェットエツチングとドライエ
ツチングによるコンタクト孔の形成方法を説明するため
の断面図である。 １・・・・半導体基板、２・・・・・・絶縁層間膜、３
・・・レジスト膜、４・・・・・・第１のレジスト膜、
５ａ、５ｂ・・・・第２のレジスト膜、６・・・・・・
凹部、７ａ、７ｂ・・・・・・貫通孔。 代理人 弁理士 内 原 晋
れ本発明の第１の実施例および第２の実施例におけえ′
工程順断面図、第３図はウェットエツチングとドライエ
ツチングによるコンタクト孔の形成方法を説明するため
の断面図である。 １・・・・半導体基板、２・・・・・・絶縁層間膜、３
・・・レジスト膜、４・・・・・・第１のレジスト膜、
５ａ、５ｂ・・・・第２のレジスト膜、６・・・・・・
凹部、７ａ、７ｂ・・・・・・貫通孔。 代理人 弁理士 内 原 晋
Claims (1)
- 絶縁層間膜上に第１のレジスト膜を被着して前記絶縁
層間膜を選択的にエッチングして凹部を形成する工程と
、第２のレジスト膜を被着して前記凹部の底面を選択的
にエッチングして貫通孔を形成する工程とを有すること
を特徴とする半導体装置のコンタクト孔の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29931890A JPH04171815A (ja) | 1990-11-05 | 1990-11-05 | 半導体装置のコンタクト孔の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29931890A JPH04171815A (ja) | 1990-11-05 | 1990-11-05 | 半導体装置のコンタクト孔の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171815A true JPH04171815A (ja) | 1992-06-19 |
Family
ID=17870989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29931890A Pending JPH04171815A (ja) | 1990-11-05 | 1990-11-05 | 半導体装置のコンタクト孔の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009006453A (ja) * | 2007-06-29 | 2009-01-15 | Fujitsu Ltd | マイクロ構造体製造方法およびマイクロ構造体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206649A (ja) * | 1988-02-15 | 1989-08-18 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-11-05 JP JP29931890A patent/JPH04171815A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206649A (ja) * | 1988-02-15 | 1989-08-18 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009006453A (ja) * | 2007-06-29 | 2009-01-15 | Fujitsu Ltd | マイクロ構造体製造方法およびマイクロ構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04171815A (ja) | 半導体装置のコンタクト孔の形成方法 | |
| JPH0313744B2 (ja) | ||
| JPH04155834A (ja) | 多層層間絶縁膜のエッチング方法 | |
| JPH0458167B2 (ja) | ||
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS60100451A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPH0936101A (ja) | 半導体装置の製造方法 | |
| JPH02180017A (ja) | 層間絶縁膜の平坦化方法 | |
| JPH03257917A (ja) | レジストパターンの形成方法 | |
| JPS6092633A (ja) | 半導体装置の製法 | |
| JPH05343347A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPH05235175A (ja) | 半導体装置の製造方法 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JPS59195846A (ja) | 層間絶縁膜の形成方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS61170558A (ja) | 薄膜形成法 | |
| JPH03257925A (ja) | 配線パターンの形成方法 |