KR100508422B1 - 동배선막 형성 방법 - Google Patents

동배선막 형성 방법 Download PDF

Info

Publication number
KR100508422B1
KR100508422B1 KR10-2001-0076590A KR20010076590A KR100508422B1 KR 100508422 B1 KR100508422 B1 KR 100508422B1 KR 20010076590 A KR20010076590 A KR 20010076590A KR 100508422 B1 KR100508422 B1 KR 100508422B1
Authority
KR
South Korea
Prior art keywords
film
copper
annealing
forming
copper film
Prior art date
Application number
KR10-2001-0076590A
Other languages
English (en)
Other versions
KR20020062560A (ko
Inventor
고바야시아키코
세키구치아츠시
고이데도모아키
죠우돈켄
스나야마히데키
쇼우세키킨
스즈키가오루
Original Assignee
아넬바 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아넬바 가부시기가이샤 filed Critical 아넬바 가부시기가이샤
Publication of KR20020062560A publication Critical patent/KR20020062560A/ko
Application granted granted Critical
Publication of KR100508422B1 publication Critical patent/KR100508422B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/36—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including layers graded in composition or physical properties
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 기판 상에 형성되고 오목부가 설치된 절연막상에 확산 배리어용 하지막(베이스막)을 형성하고, 또 그 위에 CVD법에 의해서 제 1 동막이 형성되는 공정과, 이 제 1 동막을 전극으로 한 도금법에 의해 제 ２ 동막이 형성되는 동배선막 형성 방법에 있어서, 상기 제 1 동박막과 확산 배리어용 하지막과의 밀착성이 개선되어 있고, 반도체 제조 공정에 있어서의 CMP(화학적 기계 연마법) 공정에 있어서도 막의 박리가 발생하지 않는 신뢰성이 높은 Cu막 배선을 형성하는 동배선막 형성 방법을 제안한다.
CVD법에 의한 제 1 동막 형성 공정과, 이 제 1 동막을 전극으로 한 도금법에 의해 제 2 동막을 형성하는 공정 사이에, 제 1 동막을 200∼500℃의 온도 범위에서 가열하는 공정이 마련되어 있는 것을 특징으로 하는 동배선막 형성방법에 의해서 과제를 해결하였다.

Description

동배선막 형성 방법{A METHOD FOR THE FORMATION OF COPPER WIRING FILMS}
본 발명은 피처리 기판 상에 형성되고 오목부가 설치되어 있는 절연막상에 형성한 확산 배리어막 상에 동막을 형성하고, 상기 오목부를 동재료로 충전하는 동배선 형성 방법에 있어서, 확산 배리어용 하지막(베이스막)과 동막의 사이의 밀착성이 높여진 Cu(동) 배선막의 형성 방법에 관한 것이다.
최근, 반도체 디바이스의 고성능화에 따라, 배선 재료로서 Cu(동)가 사용되고 있다. 그 이유는, Cu는 Al(알루미늄)에 비교하여 저저항이고, 스트레스(응력) 마이그레이션이나 일렉트로 마이그레이션이라는 배선을 구성하는 금속 원자의 확산 거동이 지배하는 현상에 대하여, 높은 내성을 갖고 있기 때문이다.
이러한 Cu를 이용한 배선의 형성에 대해서는 절연막에 배선 및 접속 구멍(비어 홀 또는 콘택트 홀)의 패턴을 형성하고, 그 후 배리어막을 성막하고, 또 동(Cu)막을 패턴 오목부에 매입하고, CMP(화학적 기계 연마법)에 의해 여분의 동막을 제거하여 실행하는 방법이 이용되고 있다.
예를 들면, 일본국 특개평 10-79389호에서는 동배선 제조 방법으로서 기판 상에 형성되고 오목부가 설치된 절연막상에 CVD법에 의해서 동박막을 형성하고, 오목부내를 그 동박막의 동재료로 충전할 때, 동박막을 형성하는 CVD 공정을 2회 이상으로 분할하고, 분할된 CVD 공정 사이에 전 공정에서 형성되어 있는 동박막을 유동화시키기 위한 열처리 공정을 마련하는 것이 제안되어 있다.
현재로서는 반도체 디바이스의 배선막 형성 방법으로서는 PVD에 의한 배리어막의 형성, PVD에 의한 Cu의 시드(seed)막(전해 동도금의 전극용 하지막)의 형성, 그리고 전해 동도금에 의한 매입 기술이 널리 이용되고 있다.
예를 들면, 일본국 특개평 11-135504호에서는 일렉트로 마이그레이션 내성이 양호한 동막의 형성을 목적으로 하여, 반도체 기판의 위쪽에 형성된 절연막에 홈을 형성하는 공정과, 타겟을 이용하는 스퍼터에 의해서 절연막 위와 홈 내에 제 1 동막을 형성하는 공정과, 제 1 동막을 가열하여 리플로우하는 공정과, 제 2 동막을 제 1 동막 상에 도금 또는 CVD법(화학 기상 성장법)에 의해 성장시키는 공정과, 절연막상의 제 2 동막, 제 1 동막을 CMP법에 의해 제거함으로써, 홈내에 적어도 제 1 동막을 남기는 공정으로 이루어지는 반도체 장치의 제조 방법이 제안되어 있다.
전해 동도금에 의한 매입은 비용이 들지 않는 기술로서 널리 채용되어 오고 있지만, 상술한 바와 같이 미리 전극으로서 시드막을 형성해 둘 필요가 있다. 그러므로, 금후, 반도체 디바이스의 미세화에 따라, PVD법을 대신할 Cu 시드막의 형성 방법으로서, 커버리지(피복성)가 좋은 CVD법이 유력한 후보로서 거론되고 있다.
최근, 배선의 미세화에 따라, 커버리지의 양호한 CVD법에 의한 시드막 형성이 유망시되고 있다.
상술한 일본국 특개평 11-135504호에서 제안되고 있는 방법에서는, 스퍼터에 의해 형성한 동막에 대하여 가열(어닐링)함으로써 해당 동막을 일단 유동화시키고 있다. 그러나, 금후, 더 얇게 하는 것이 요구되는 상황 하에서, CVD법에 의해서 형성된 Cu 시드막에서는 얇아질수록 가열(어닐링)에 의해서 응집할 가능성이 높아지는 문제가 있다. 그리고, Cu 시드막의 형성 단계에서 응집이 발생하여, 군데군데에 막이 없는 하지(배리어막)가 노출되어 버리면, 그 후의 전해 동도금에 의한 매입 공정후에 보이드(공극)가 발생하는 새로운 문제도 생기게 된다.
또한, 예를 들면, CVD법에 의해서, 시드막으로서 제 1 동막이 형성되는 공정과, 제 1 동막을 전극으로 한 도금법에 의해 제 2 동박막이 형성되는 반도체 장치의 제조 방법에서는 종래부터 TiN 등의 확산 배리어용 하지막과 계면을 이루는 Cu막의 밀착성이 약한 과제가 있었다. 그러므로, CVD법에 의한 동배선 막형성 후의 연마 공정(CMP 공정)에서는 Cu막이 TiN 등의 확산 배리어용의 하지막으로부터 벗겨져 버리는 문제점이 발생하는 일이 있었다.
그래서, 본 발명의 목적은 커버리지가 양호한 CVD법의 특징을 살려, CVD법에 의해서 시드막으로 되는 동박막을 형성하면서, 또한 이와 같이 CVD법에 의해서 형성된 동박막과 확산 배리어용 하지막과의 밀착성을 시드막의 어닐링이라는 수법을 이용함으로써 용이하게, 그리고 응집을 일으키지 않고 개선할 수 있는 동배선막 형성 방법을 제안하는 것이다.
상기 과제를 해결하기 위해, 본 발명이 제안하는 동배선막 형성 방법은 반도체 기판상에 형성되고 오목부가 설치된 절연막상에 확산 배리어용 하지막을 형성하고, 또 그 위에 CVD법에 의해서 제 1 동막이 형성되는 공정과, 상기 제 1 동막을 전극으로 한 도금법에 의해 제 2 동막이 형성되는 동배선막 형성 방법에 있어서, 상기 제 1 동막 형성 공정과 제 2 동막 형성 공정 사이에 제 1 동막을 200∼500℃의 온도 범위에서 가열(어닐링)하는 공정이 마련되어 있는 것을 특징으로 하는 것이다.
여기서, 가열(어닐링) 공정에 있어서의 가열 온도를 200∼500℃의 범위로 한 것은 CVD법에 의한 동의 성막 조건이 통상 약 200℃이기 때문에, 그 이상의 온도로 가열하지 않으면 가열(어닐링) 공정을 개재시킴에 의한 밀착성 개선의 효과가 불충분하게 되기 때문이며, 또 500℃를 초과하면 열에 의해서 기판이 손상을 입을 우려가 있으므로 바람직하지 않기 때문이다.
그리고, 가열(어닐링) 공정에 있어서 더 양호한 밀착성의 개선을 확인할 수 있는, 더 바람직한 가열 온도는 350∼450℃의 범위이다.
상기한 본 발명의 동배선막 형성 방법에 있어서, 가열(어닐링) 공정의 분위기를 10KPa 이상으로 하면, 매우 얇게 형성되어 있는 제 1 동막을 상기한 200∼500℃의 온도 조건에서 가열(어닐링)했을 때, 유동화시키거나 응집시키는 일 없이, 더 밀착성을 향상시킬 수 있다.
상술한 본 발명의 동배선막 형성 방법에 있어서, 제 2 동막 형성 공정 후에 제 2 가열(어닐링) 공정을 실행하는 것으로 하면, 배선의 신뢰성을 높여, 더 밀착성의 향상을 도모하는 데 있어서 유리하다.
상술한 본 발명의 동배선막 형성 방법에 있어서, 제 1 동막 형성 공정에서 형성되는 제 1 동막의 두께는 100㎚ 이하로 하는 것이 바람직하다.
제 1 동막은 소위 시드(Seed)막이라고 불리는 것으로서, 그 후의 공정의 전해 도금법의 전극으로서의 기능이 만족되는 두께이면, 비용상 얇으면 얇을수록 좋은 것으로 되어 있고, 통상 그 두께는 20㎚∼기껏해야 100㎚로 하는 것이 제조 비용상 유리하기 때문이다.
그리고, 본 발명의 동배선막 형성 방법에서 채용되는 가열 온도 범위(200∼500℃) (더 바람직하게는 350∼450℃)에서 실행되는 제 1 가열 공정, 바람직하게는 분위기를 10KPa 이상으로 하면서 이러한 온도 범위에서 실행되는 제 1 가열 공정에 의하면, 상기와 같이 100㎚ 이하로서 얇은 제 1 동막이더라도 유동화나 응집을 일으키는 일없이 밀착성의 개선을 도모할 수 있다.
이하에, 본 발명의 적합한 실시 형태를 첨부 도면에 근거하여 설명한다.
도 1은 본 발명의 동배선막 형성 방법에 사용되는 동배선막 형성 장치의 일례의 개략적인 구성을 나타내는 것이다.
도 1에 도시한 장치는 도 2에 도시한 바와 같이 반도체 기판(1)상에 형성되고 오목부가 설치된 절연막(2)상에, 확산 배리어용 하지막으로서 TiN막(3)이 MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 성막되고, 이 위에 CVD법에 의해서 제 1 동막(4)이 형성되며, 이어서 이 제 1 동막(4)을 가열(어닐링)하는 공정을 실행할 때까지의 시스템의 일례를 나타내는 것이다.
이 경우, 절연막(2)이 예를 들면 유기 저유전율막이더라도 상관없다. 더욱이, 확산 배리어용 하지막은 TiN막에 한정되지 않고, Ta, TaN, WxN이나 TiSiN 등의 고융점 금속막이라도 가능하며, 이 확산 배리어용 하지막의 성막 방법도 CVD법에 한정되지 않고, 스퍼터링 등을 이용해도 상관없다. 확산 배리어용 하지막은 성막후 막질의 개선을 위해 수소나 Ar가스 등의 플라즈마에 노출되어 있어도 상관없다.
도 1에 도시한 동배선막 형성 장치는 일례로서 멀티 챔버 방식의 장치로서 구성되고, 반송 로봇(기판 반송 기구)(18)을 내장한 분리 챔버(트랜스퍼 챔버)(14)가 중앙에 설치되고, 분리 챔버(14)의 주위에 3개의 프로세스 챔버, 즉 확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12), 어닐 챔버(13)를 배치하고, 또한 2개의 로드/언로드, 록(lock) 모듈(15), (16)이 부설되고 있는 것이다. 각 챔버 등에는 게이트 밸브(17)가 설치되어 있다.
그리고, 여기서 「모듈」이라 함은 장치, 기계, 시스템을 구성하는 부분으로서, 기계적으로 통합된 부분을 의미한다. 따라서, 상기한 3개의 프로세스 챔버(확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12), 어닐 챔버(13))도 당연히 모듈로서 구성되어 있고, 이들 프로세스가 실시되는 장소를 가리키는 용어로서 챔버가 사용된다.
분리 챔버(14)의 내부에는 반송 로봇(기판 반송 기구)(18)이 설치되고, 반송 로봇(18)은 그 손으로 기판(19)을 각 챔버 등에 반입하거나 또는 각 챔버 등으로부터 반출한다. 상기 장치에 있어서, 카세트(도시하지 않음)에 세트된 1매의 기판(19)은 도면 좌측의 로드/언로드, 록 모듈(15)로부터 반송 로봇(18)에 의해서 분리 챔버(14)내로 반입된다.
확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12), 어닐 챔버913)의 각각의 챔버에서 소정의 프로세스가 실행되고, 도 2의 (c)에 도시된 바와 같이 반도체 기판(1)상에 형성되고 오목부가 설치된 절연막(2) 상에 확산 배리어용 하지막으로서 TiN막(3)이 MOCVD법에 의해 성막되고, 이 위에 CVD법에 의해서 제 1 동막(4)이 형성되며, 이어서 제 1 동막(4)을 가열(어닐링)하는 공정이 실행된 후에, 이들 일련의 처리가 실시된 기판(19)은 반송 로봇(18)에 의해서 로드/언로드, 록 모듈(16)로 되돌려보내져 반출된다. 상기한 구성에 있어서 프로세스 챔버에 대해서도 좀 더 상세하게 기술한다.
확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12), 어닐 챔버(13)는 각각 진공 배기 기구(11a, 12a, 13a)를 구비하고 있다. 각 과정 챔버는 그 진공 배기 기구(1la, 12a, 13a)에 의해서 내부를 적절히 감압 상태, 즉 원하는 진공 상태로 유지된다. 진공 배기 기구(11a, 12a, 13a)의 동작은 컨트롤러(20)에 의해서 제어된다.
확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12), 어닐 챔버(13)의 각 프로세스 챔버는, 반송 로봇(18)에 의해 각 프로세스 챔버내로 반입되는 기판(19)을 배치할 수 있는 기판 지지 기구(도시하지 않음)를 구비하고, 그 위에서 각 공정의 프로세스가 진행하며, 또한 기판(19)을 소정의 온도로 가열할 수 있는 기판 가열 기구(도시하지 않음)도 설치되어 있다.
어닐 챔버(13)에서 사용되는 가스(주로 Ar이 사용되지만, N2, H2도 사용 가능)는 주로 MFC(Mass Flow Controller)와 배관으로 구성되는 가스 공급계(도시하지 않음)에 의해, 어닐 챔버(13)내로 도입된다. 그리고, 그 밖의 챔버에서 사용되는 프로세스 가스의 유량 제어도 상기 컨트롤러(20)에 의해서 실행된다.
본 발명에 따른 Cu 배선막 형성 방법은 상술한 바와 같이 기판(19)이 확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12), 어닐 챔버(13) 순으로 반송되며, 각각 확산 배리어용의 TiN막(3)이 성막된 후에 제 1 동막(4)이 성막되며, 다음에 제 1 동막(4)을 어닐 처리하는 각 공정의 순서를 특징으로 하고 있다. 도 1에 도시된 장치를 이용하여 실행되는 이들 각 공정의 프로세스 조건의 일례를 이하에 설명한다.
우선, 확산 배리어용 TiNCVD 챔버(11)에 의해서 실행되는, 반도체 기판(1) 상에 형성되고 오목부가 설치된 절연막(2) 상에 확산 배리어용 하지막으로서 TN막(3)이 MOCVD에 의해 성막되어 도 2의 (a)에 도시한 상태로 되는 TiNCVD 성막 공정인데, 확산 배리어용 TiNCVD 챔버(11) 내의 내부 압력은 예를 들면 0. 1∼15Pa의 범위이고, 기판(19)의 온도는 약 300∼400℃로 되도록 가열된다. 이 상태로, 우선 원료 가스로서 TDAAT(테트라키스디알킬아미노티탄)를 예를 들면 0.004∼0.2g/min.의 범위에서 공급한다. 이 때, 배관내에서 원료 가스의 유동성을 좋게 하기 위해서 첨가하는 캐리어 가스(Ar: 아르곤 가스)는 약 0.05∼3.0g/min( 약 30∼170㎖/min)의 유량 범위로 한다. 첨가 가스(NH3: 암모니아 가스)는 예를 들면 0. 76∼380㎎/min의 유량 범위에서 공급된다. 상기한 조건에서 확산 배리어막(3)을 10㎚의 막두께로 성막하였다(도 2의 (a)).
다음에, 상기 TiNCVD 성막 공정을 완료한 기판(19)은 동박막용 CVD 챔버(12)내로 반입되며, 여기서 확산 배리어용 하지막으로서의 TiN막(3) 상에 CVD법에 의해서 제 1 동막(4)이 형성되어서 도 2의 (b)에 도시한 상태로 되는 동박막의 성막 공정이 실행된다. 동막용 CVD 챔버(12)내의 내부 압력은 예를 들면 1.0KPa로 유지되며, 기판(19)의 온도는 약 170℃로 설정되어 있다. 이 상태로, 원료 가스로서 Cu(hfac) (tmvs) (트리메틸비닐시릴헥사플루오로아세틸아세토네이트산염 동Ⅰ)를 사용하여, 제 1 동막(4)의 성막을 실행하였다(도 2의 (b)).
제 1 동막(4)의 성막 공정을 완료한 기판(19)은 어닐 챔버(13)내로 반입되며, 여기서 도 2의 (c)에 도시한 바와 같이 제 1 동막(4)을 가열(어닐링)하는 공정이 실행된다. 어닐의 조건은, 예를 들면, 어닐 챔버(13)내에 아르곤가스(Ar)를 도입하고, 내부 압력을 0.008∼40KPa로 유지하여 실행한다. 사용되는 가스는 Ar 이외에 질소(N2) 또는 수소 중의 어느 것이라도 좋고, 2종류 이상의 혼합 가스로 실행해도 상관없다. 기판(19)의 온도는 300∼400℃이며, 가열 시간은 예를 들면 30분이다(도 2의 (c)).
여기서, 어닐 챔버(13)까지의 공정, 즉 확산 배리어막 상에 제 1 동막(4)을 형성하기 까지의 공정은 처리중인 기판(19)을 대기에 노출시키지 않고, 진공의 분위기에서 연속적으로 진행되는 것이 바람직하다. 그러나, 제 1 동막(4)이 형성된 기판(19)은 어닐링 공정 전에 대기에 노출시켜도 상관없다. 실제로, 제 1 동막(4) 형성 후, 진공 연속이 아니고, 일단 대기에 노출시키고 전기로에서 어닐을 실행한 경우에도 마찬가지의 효과가 얻어졌다.
이 경우, 어닐링 공정은 처리 시간으로서 10분 이상 실행되는 것이 바람직하므로, 동시에 복수매의 기판의 일괄 처리가 가능한 전기로에서 실행함으로써, 생산성 향상을 도모할 수도 있다.
[시험예]
CVD법에 의해서 형성된 동박막과 확산 배리어용 하지막과의 밀착성을 시드막의 어닐이라는 수법을 이용함으로써 용이하게 또한 응집을 일으키지 않고 개선할 수 있다는 것을 이하의 실험에 의해서 확인하였다.
처음에, 도 1에 도시한 장치를 이용하여 양호한 밀착성을 얻을 수 있는 어닐 조건을 조사하였다.
여기서, 밀착성의 강도가 확산 배리어용 하지막과 Cu 시드막의 계면 상태에 관계되어 있는 것을 명료하게 하고, 또 밀착성 평가의 테이프 테스트의 차이를 명료하게 하기 위해, 동막용 CVD 챔버(12)에 의해서 성막하는 Cu 시드막은 두껍게(막두께:>450㎚) 하여 평가를 실행하였다.
밀착성의 평가는 상술한 공정을 거친 동박막(제 1 동박막(4))에 대하여, 그 표면상에 평방 10mm의 100개의 그리드를 자르고, 그 그리드를 셀로판 테이프로 벗겨내는 테이프 테스트법에 의해 가열(어닐링) 공정시의 어닐링 온도, Ar 압력 및 밀착성의 관계를 조사하였다(밀착성은 밀착율로서 벗겨지지 않은 그리드의 비율로 나타내고, 3회의 측정의 평균값으로 하였다.)
상술한 바와 같이, Cu를 이용한 배선을 형성하기 위한 CMP(화학적 기계 연마법의 공정에서 Cu막이 벗겨져 버리는 것은 밀착성이 나쁘기 때문이다. 이와 같은 테이프 테스트법에 의한 평가 수단에서는 CMP 공정에서의 내구성에 대한 러프한 표준(guide)이 얻어진다. 즉, 밀착성이 0%에서는 CMP 공정에서 거의 확실하게 Cu막이 벗겨지고, 80% 이상에서는 벗겨지는 일은 거의 일어나지 않는다.
우선, 처음에, 도 1에 도시한 어닐 챔버(13)에 있어서, 일정한 어닐링 압력(=1. 3KPa)으로 했을 때의 어닐링 온도의 변화에 대한 밀착성의 효과를 조사하였다. 그 결과를 표 1에 나타낸다.
어닐 온도(℃) Ar압력(KPa) 밀착성(%)
어닐 없음 - 0
300 1.3 0
320 1.3 0
350 1.3 0
400 1.3 30
표 1의 결과로부터, 기판에 열에 의한 손상을 주지 않는 어닐 온도로서 400℃까지 어닐링 온도를 높였지만, 측정한 어닐링 온도 중에서 가장 고온인 400℃부터 밀착성 향상의 효과가 생기기 시작하는 것이 확인되었다.
다음에, 표 1의 결과에 따라 어닐 온도를 400℃로 고정하고, 어닐링 압력을 변화시킨 경우의 밀착성의 효과를 조사하였다. 그 결과를 표 2에 나타낸다.
어닐 온도(℃) Ar압력(KPa) 밀착성(%)
어닐 없음 - 0
400 1.3 30
400 13 97
400 26 99
400 35 99
400 40 100
표 2의 결과로부터, 어닐을 13KPa 이상의 압력하에서 실행한 결과, 밀착성이 97% 이상으로 크게 개선되고, 밀착 강도가 향상하는 것을 확인할 수 있었다. 더욱이, 동막의 표면은 변색이나 하얗게 흐려지는 일없이, 금속 광택을 유지하고 있었다. 이 결과에 따라 다음의 실시예를 실행하였다.
[실시예]
본 발명에 따른 동배선막 형성 방법으로서, 실제의 반도체 장치에 가까운 구성으로 하여, Cu 시드막(도 2 중의 부호4로 나타내고 있는 제 1 동막)을 30㎚의 막두께로 하고, 이들 전극으로 하여 전해 동도금을 사용한 시료에 의해 밀착성 향상의 확인을 실행하였다.
밀착성 평가용 시료는 상술한 도 1에 도시한 장치를 이용하여, 즉 확산 배리어용 TiNCVD 챔버(11), 동막용 CVD 챔버(12)를 진공 일관의 조건에서 처리하고, 그 후 어닐링 공정만 전기로를 이용하여 실행하였다.
전기로에 의한 어닐링 조건은 Ar 가스 분위기하에서 13KPa, 어닐링 온도 400℃, 어닐링 시간을 30min으로 실행하였다.
이 후, 전기로에서 어닐 처리를 한 Cu 시드막(제 1 동막, 도 2 중의 부호4)을 전해 도금의 전극으로 하여 제 2 동막(도 2 중의 부호5)을 전해 동도금에 의해 형성하여 기판(19)의 오목부를 매입하고(도 2의 (d), 막두께 : 900㎚), 밀착 평가용의 시료로 하였다.
현재, 제 2 동막(5)의 형성 공정에서는 전기 동도금 욕(浴)이 몇 개 사용되고 있고, 황산 동욕(銅浴)을 이용한 것이 일반적이다. 본 실시예에서도 제 2 동막(5)의 형성에 있어서는 황산 동욕을 이용하였다.
상기한 각 공정을 거친 밀착성 평가용의 시료에 대하여 상기한 시험예와 마찬가지의 테이프 테스트를 실행한 결과, 동막의 박리는 확인되지 않고, 양호한 결과가 나타났다.
또, 상기의 공정을 거쳐서 기판(19) 상의 오목부를 동으로 매입하고(도 2의 (d), 막두께 : 900㎚) 동배선막을 형성한 후에, 제 2 가열(어닐링) 공정을 실행한 밀착성 평가용의 시료를 준비하고, 이에 대하여 상기의 시험예와 마찬가지의 테이프 테스트를 실행하였다. 이 경우의 밀착성 평가용의 시료의 제작 과정과 밀착성의 평가 결과를 표 3에 나타낸다.
확산 배리어용 TiNCVD공정 동막(Seed)용 CVD공정 어닐링 공정 전해 동도금 공정 어닐링 공정 밀착성(%)
→ → → → → 100
주) →: 실시한 것을 나타낸다.
전해 도금동의 안정성의 향상과 밀착성을 더 양호하게 하는 것을 목적으로 하여, 전해 동도금 공정후에 제 2 가열(어닐링) 공정을 마련하여 준비한 밀착성 평가용 시료에 대하여 밀착성의 평가를 실행한 결과, 상기한 표 3에 나타내는 바와 같이 동막의 박리는 전혀 확인되지 않고, 양호한 밀착성이 확인되었다.
이 제 2 가열 공정은 CMP(화학적 기계 연마법) 가공을 가능하게 하기 위해서는 반드시 필요한 것은 아니지만, 배선의 신뢰성의 점에서 더 밀착성의 향상이 요구되는 경우가 있으며, 그 경우에는 유효한 공정으로 된다.
이상, 본 발명의 바람직한 실시 형태를 첨부 도면을 참조하여 설명했는데, 본 발명은 이러한 실시 형태에 한정되는 것은 아니며, 특허 청구의 범위의 기재로부터 파악되는 기술적 범위에 있어서 여러 가지의 형태로 변경 가능하다.
예를 들면, 어닐링 공정의 시간에 대해서는, 상술한 시험예에서는 동막의 두께가 > 450㎚인 경우에 있어서 30min.으로 했을 때에 양호한 밀착성이 확인되었기 때문에, 상기한 실시예에 있어서도 마찬가지로 30min.으로 했지만, 시험예에 비해 훨씬 얇은 30㎚의 시드막의 경우에는 30min.보다 짧은 어닐링 시간으로도 동등한 밀착성 향상의 효과가 얻어지는 것이 예상된다.
또, 어닐링 온도에 관해서도 열에 의한 기판에 대한 손상이 확실히 발생하지 않는 500℃ 이하의 온도로 하여, 400℃에서 밀착성의 평가를 실행했지만, 예를 들면, 450℃로 설정하면, 30min.의 어닐링 시간을 단축하더라도 400℃의 경우와 동등한 효과가 기대된다. 즉, 어닐링 공정의 시간 설정은 동막의 막두께나 어닐링 온도 등에 의해서 변동한다.
본 발명에 의하면, CVD 법에 의해서 제 1 동막이 형성되는 공정과, 제 1 동막을 전극으로 한 도금법에 의해 제 2 동박막이 형성되는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 이들 공정 사이에서 제 1 동막을 200∼500℃의 온도로 가열함으로써, 상기 제 1 동막이 열에 의해 유동화를 시작하여 응집하는 일이 없으며, 그리고 확산 배리어용 하지막과 시드막으로 되는 상기 제 1 동막과의 밀착성을 높일 수 있다.
그 결과, 반도체 제조 공정에 있어서의 CMP(화학적 기계 연마법) 공정에 있어서도 막의 박리가 발생하지 않는 신뢰성이 높은 Cu막 배선을 형성할 수 있다.
도 1은 본 발명의 동배선막 형성 방법에 사용되는 동배선막 형성 장치의 일례의 개략 구성을 나타내는 도면.
도 2는 본 발명의 동배선막 형성 방법의 공정을 설명하는 도면으로서, 도 2의 (a)는 반도체 기판 상에 형성되고 오목부가 설치된 절연막상에 확산 배리어용 하지막이 성막된 상태의 일부 단면도, 도 2의 (b)는 또 제 1 동막이 형성된 상태의 일부 단면도, 도 2의 (c)는 가열 처리가 실시되어 있는 상태를 설명하는 일부 단면도, 도 2의 (d)는 제 2 동막이 형성된 상태의 일부 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 절연막
3 : TiN막(확산 배리어용 하지막)
4 : 제 1 동막
5 : 제 2 동막
11 : 확산 배리어용 TiNCVD 챔버
11a, 12a, 13a ; 진공 배기 기구
12 : 동막용 CVD 챔버
13 : 어닐 챔버
14 : 분리 챔버(트랜스퍼 챔버)
15, 16 : 로드/언로드, 록 모듈
17 : 게이트 밸브
18 : 반송 로봇(기판 반송 기구)
19 : 기판
20 : 컨트롤러

Claims (5)

  1. 반도체 기판 상에 형성되고 오목부가 설치된 절연막상에 확산 배리어용 하지 막을 형성하고, 또한 그 위에 CVD법에 의해서 제 1 동막이 형성되는 공정과, 이 제 1 동막을 전극으로 한 도금법에 의해 제 2 동막이 형성되는 동배선막 형성 방법에 있어서, 상기 제 1 동막 형성 공정과 제 2 동막 형성 공정 사이에, 제 1 동막을 200∼500℃의 온도 범위에서 가열하는 공정이 마련되고, 상기 제 1 동막을 200∼500℃의 온도 범위에서 가열하는 공정은 압력이 10KPa ~ 101.3KPa인 분위기 하에서 Ar, N2 및 H2 중 어느 하나 또는 2종류 이상의 혼합 가스로 실행되는 것을 특징으로 하는 동배선막 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    제 2 동막 형성 공정의 후에 제 2 가열 공정이 실행되는 것을 특징으로 하는 동배선막 형성 방법.
  4. 제 1 항에 있어서,
    제 1 동막의 두께가 20nm ~ 100㎚인 것을 특징으로 하는 동배선막 형성 방법.
  5. 제 3 항에 있어서,
    제 1 동막의 두께가 20nm ~ 100nm인 것을 특징으로 하는 동배선막 형성 방법.
KR10-2001-0076590A 2001-01-22 2001-12-05 동배선막 형성 방법 KR100508422B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001013621A JP4300259B2 (ja) 2001-01-22 2001-01-22 銅配線膜形成方法
JPJP-P-2001-00013621 2001-01-22

Publications (2)

Publication Number Publication Date
KR20020062560A KR20020062560A (ko) 2002-07-26
KR100508422B1 true KR100508422B1 (ko) 2005-08-18

Family

ID=18880443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076590A KR100508422B1 (ko) 2001-01-22 2001-12-05 동배선막 형성 방법

Country Status (4)

Country Link
US (1) US6562219B2 (ko)
JP (1) JP4300259B2 (ko)
KR (1) KR100508422B1 (ko)
TW (1) TWI253738B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777327B2 (en) * 2001-03-28 2004-08-17 Sharp Laboratories Of America, Inc. Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
US7235487B2 (en) * 2004-05-13 2007-06-26 International Business Machines Corporation Metal seed layer deposition
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
CN100578743C (zh) * 2005-12-02 2010-01-06 株式会社爱发科 Cu膜的形成方法
KR100885186B1 (ko) * 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
JPWO2010038433A1 (ja) * 2008-09-30 2012-03-01 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077360A (ja) * 1998-08-31 2000-03-14 Nec Corp 半導体装置の製造方法およびそれに用いるめっき処理装置、スパッタ装置
KR20000043910A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 구리 배선 형성 방법
KR20000043060A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 구리 금속 배선 형성 방법
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
KR20000056452A (ko) * 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
KR20020001142A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 금속배선 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547027B2 (ja) 1996-08-30 2004-07-28 株式会社アルバック 銅配線製造方法
JP3263611B2 (ja) 1996-08-30 2002-03-04 株式会社アルバック 銅薄膜製造方法、銅配線製造方法
JP3261317B2 (ja) 1996-08-30 2002-02-25 株式会社アルバック 銅配線製造方法、及び銅配線
JP3281816B2 (ja) 1996-09-02 2002-05-13 株式会社アルバック 銅配線製造方法
JPH10135504A (ja) 1996-10-31 1998-05-22 Tokyo Electric Power Co Inc:The 太陽電池モジュール配線用コネクタとその接続方法
JP3500564B2 (ja) 1997-12-19 2004-02-23 富士通株式会社 半導体装置の製造方法
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077360A (ja) * 1998-08-31 2000-03-14 Nec Corp 半導体装置の製造方法およびそれに用いるめっき処理装置、スパッタ装置
KR20000043060A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 구리 금속 배선 형성 방법
KR20000043910A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 구리 배선 형성 방법
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
KR20000056452A (ko) * 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
KR20020001142A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US6562219B2 (en) 2003-05-13
JP2002217202A (ja) 2002-08-02
JP4300259B2 (ja) 2009-07-22
US20020134686A1 (en) 2002-09-26
KR20020062560A (ko) 2002-07-26
TWI253738B (en) 2006-04-21

Similar Documents

Publication Publication Date Title
US5478780A (en) Method and apparatus for producing conductive layers or structures for VLSI circuits
KR101955062B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 제조 장치
US20030034251A1 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
KR100610533B1 (ko) 배선막의 형성 방법
KR20090058008A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법, 기억 매체 및 컴퓨터 프로그램
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP6030439B2 (ja) マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
US5631498A (en) Thin film metallization process for improved metal to substrate adhesion
US7442267B1 (en) Anneal of ruthenium seed layer to improve copper plating
KR100508422B1 (ko) 동배선막 형성 방법
US6689683B2 (en) Method of manufacturing a semiconductor device
JP4162779B2 (ja) Ｃｖｄ装置およびｃｖｄ方法
US6887522B2 (en) Method for forming a copper thin film
JP2012212899A (ja) Ｃｕ膜の形成方法
KR100200911B1 (ko) 초고밀도 집적회로를 위한 도전층 및 구조를 만드는 방법 및 그 방법을 실행하기 위한 장치
JP2001144094A (ja) 半導体素子の金属配線形成方法
JP4327407B2 (ja) 銅配線膜形成方法
KR102059324B1 (ko) Cu막의 형성 방법
JP2007214593A (ja) 銅配線膜形成方法及び配線膜
JP5209106B2 (ja) 半導体デバイス製造方法
KR950000108B1 (ko) 다층 금속 배선방법
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
JP2001250796A (ja) 金属配線膜の形成方法及び型成装置
KR19990004578A (ko) 반도체소자의 도전배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee