JP2000077360A - 半導体装置の製造方法およびそれに用いるめっき処理装置、スパッタ装置 - Google Patents

半導体装置の製造方法およびそれに用いるめっき処理装置、スパッタ装置

Info

Publication number
JP2000077360A
JP2000077360A JP10245683A JP24568398A JP2000077360A JP 2000077360 A JP2000077360 A JP 2000077360A JP 10245683 A JP10245683 A JP 10245683A JP 24568398 A JP24568398 A JP 24568398A JP 2000077360 A JP2000077360 A JP 2000077360A
Authority
JP
Japan
Prior art keywords
plating
substrate
film
forming
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10245683A
Other languages
English (en)
Other versions
JP3187011B2 (ja
Inventor
Kazuyoshi Ueno
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24568398A priority Critical patent/JP3187011B2/ja
Priority to US09/375,436 priority patent/US6221765B1/en
Priority to KR1019990036189A priority patent/KR100352569B1/ko
Priority to US09/453,061 priority patent/US6478935B1/en
Publication of JP2000077360A publication Critical patent/JP2000077360A/ja
Application granted granted Critical
Publication of JP3187011B2 publication Critical patent/JP3187011B2/ja
Priority to US10/237,657 priority patent/US20030010632A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Abstract

(57)【要約】 【課題】 埋め込み配線や層間接続孔をめっき法を用い
て形成する際に、溝または孔内部のボイド発生を防止す
る。 【解決手段】 溝５の内部にバリアメタル膜３、シード
金属膜４および第一のめっき膜６をこの順で形成する。
第一のめっき膜６の膜厚は、溝５の幅の０．１〜０．５
倍程度とする。常温にて５時間程度もしくは３００℃以
上３０分程度の第一のアニーリングを行った後、第二の
めっき膜７を形成し、常温にて２５時間程度もしくは３
００℃以上３０分程度の第二のアニーリングを行う。そ
の後、ＣＭＰにより基板表面を平坦化し、半導体装置を
完成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、埋め込み配線や層
間接続孔等をめっき法を用いて形成する半導体装置の製
造方法およびそれに用いるめっき処理装置、スパッタ装
置に関する。
【０００２】
【従来の技術】半導体装置の配線や層間接続孔を形成す
るための金属膜堆積技術として、スパッタ法やＣＶＤ法
が広く用いられている。しかし、これらの方法は、金属
化合物に多大なエネルギーをかけ、金属を遊離させた
り、対応する金属化合物から分離させて半導体素子形成
表面に金属を堆積する方法をとっているため、膨大なコ
ストがかかり、プロセス的にも複雑であるといった問題
がある。また、スパッタ法を用いた場合、充分なカバー
レッジが得られないことがある。これらの問題を解決す
る方法として、最近、電解めっき法による金属膜の堆積
が注目されている。
【０００３】以下、埋め込み銅配線の作製を例にとっ
て、従来の半導体装置の製造方法を、図５を参照して説
明する。
【０００４】まずシリコン基板１上に絶縁膜２を成膜し
た後、所定の箇所に溝５を形成する。次いで全面にＴｉ
Ｎからなるバリアメタル膜３をスパッタリング法により
堆積する。膜厚はたとえば２００Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜４をスパッタリング法により堆積する（図５
（ａ））。スパッタリング条件は、たとえば基板温度０
℃、スパッタパワー２ｋＷ、圧力２mTorrとし、ターゲ
ット−基板間の距離を６０ｍｍとする。
【０００５】次に常温にて基板を硫酸銅水溶液に浸漬
し、めっき処理を施す。
【０００６】ついで、めっき処理した基板を常温にて放
置する。これにより銅の構造が安定化する（図５
（ｂ））。以下、この処理をセルフアニールと称する。
セルフアニールに要する時間は通常、５０〜８０時間程
度である。
【０００７】その後、化学的機械的研磨（ＣＭＰ）によ
り基板表面を平坦化し、埋め込み銅配線を形成する。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
技術は以下の問題を有していた。
【０００９】第一に、溝や孔の内部にボイドが発生する
という問題があった。このボイドは、セルフアニール工
程におけるめっき銅の収縮によって起こるものである。
めっき銅は、めっきされた当初は一般に疎な構造を有し
ている。そして、セルフアニールを経ることによって、
グレインが成長するとともに銅の構造が熱力学的に安定
な構造に近づいていく。この過程で銅の収縮が起こり、
図５（ｂ）に示すように、溝内部にボイドが発生するの
である。
【００１０】第二に、めっき層を形成するために設ける
シード金属膜の微小グレインが、セルフアニール後にお
いても残存し、これにより素子の信頼性が劣化するとい
う問題があった。
【００１１】本発明は上記課題を解決するためになされ
たものであり、埋め込み配線や層間接続孔をめっき法を
用いて形成する際に、溝または孔内部のボイド発生を防
止することを目的とする。また、シード金属膜の微小グ
レインが残存することを防止し、これにより素子の信頼
性を向上することを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、半導体
基板上に絶縁膜を形成し、該絶縁膜の所定箇所に溝また
は孔を設ける工程と、該溝または孔を埋め込むようにバ
リアメタル膜を形成する工程と、溝または孔内部に形成
された該バリアメタル膜の上にシード金属膜を形成する
工程と、該シード金属膜上に、金属材料を用いて第一の
めっき膜を形成する工程と、第一のアニーリングを所定
時間行う工程と、該第一のめっき膜上に、前記金属材料
からなる第二のめっき膜を形成する工程と、第二のアニ
ーリングを所定時間行う工程とを有することを特徴とす
る半導体装置の製造方法、が提供される。
【００１３】従来、埋め込み金属配線を形成する際のめ
っきは、生産性の観点等から一段階で行われてきた。こ
れに対し発明は、めっき膜の形成を二段階に分けて行っ
ており（以下、適宜「分割めっき法」と称す）、これに
より溝または孔内部のボイド発生が防止される。すなわ
ち、埋め込み配線を形成するための溝や層間接続孔を形
成するための孔の内部のボイドを防止することができ
る。本発明においては、第一のめっき後に第一のアニー
ルを行っている。このアニールはめっき膜の厚みが薄い
段階で行われる。したがって、めっきされた金属の絶対
量が少ないためにその収縮量が抑えられ、ボイドの発生
頻度を少なくすることができる。また、いったんボイド
が発生しても、第一のアニールの段階ではめっき膜の膜
厚が薄いため、ボイドの発生箇所からめっき膜表面まで
の距離が短く、ボイドが容易に消滅する。以上の理由に
より、溝または孔内部のボイド発生が防止される。
【００１４】なお、本発明におけるアニールは、常温に
おけるセルフアニーでも、たとえば３００℃以上の高温
で行う加熱アニールでもよい。加熱アニールとした場合
は、アニール時間を短くできるという利点がある。たと
えば加熱温度を３００℃とした場合、アニール時間は３
０分程度で済む。
【００１５】上記半導体装置の製造方法において、第一
のめっき膜の膜厚が上記溝または孔の幅の０．１〜０．
５倍であることが好ましい。
【００１６】さらに本発明によれば、半導体基板上に絶
縁膜を形成し、該絶縁膜の所定箇所に溝または孔を設け
る工程と、該溝または孔を埋め込むようにバリアメタル
膜を形成する工程と、溝または孔内部に形成された該バ
リアメタル膜の上にシード金属膜を形成する工程と、該
シード金属膜上に、金属材料を用いてめっき膜を形成し
た後、所定時間アニーリングを行う工程とを有し、前記
金属めっき膜をめっき温度を６５〜１００℃として形成
することを特徴とする半導体装置の製造方法、が提供さ
れる。
【００１７】前述したように、溝または孔内部のボイド
の発生を抑えるためには、めっき金属膜の収縮を抑える
ことが有効な手段となる。本発明は、めっき温度を６５
〜１００℃の高温とすることにより（以下、適宜「高温
めっき法」と称す）、これを実現している。埋め込み配
線等を形成するためのめっき金属膜は、通常、常温程
度、あるいは６０℃以下の低温で行われていた。特に銅
を用いる場合は、常温で行われるのが通常であった。こ
れに対し、本発明者は、めっき温度を６５℃以上の高温
とすることにより、成膜と同時に粒成長するため、粒成
長による成膜後のめっき金属膜の収縮が顕著に低減し、
ボイドを防止し、アニール時間を短縮化できることを見
出し本発明の完成に至った。この効果は６５℃以上の温
度で特に顕著となるが、８０℃以上ではより一層顕著と
なる。なお、めっき温度が１００℃を超えると、めっき
時の発泡が起こりやすくなるため好ましくない。
【００１８】また本発明によれば、半導体基板上に絶縁
膜を形成し、該絶縁膜の所定箇所に溝または孔を設ける
工程と、該溝または孔を埋め込むようにバリアメタル膜
を形成する工程と、溝または孔内部に形成された該バリ
アメタル膜の上にシード金属膜を形成する工程と、前記
半導体基板を被めっき処理面の中央部が突出するように
凸状に変形させた状態で、前記シード金属膜上に金属材
料を用いてめっき膜を形成する工程と、所定時間アニー
リングを行う工程とを有することを特徴とする半導体装
置の製造方法、が提供される。
【００１９】従来のめっき法では、セルフアニールを起
こす金属材料を用いた場合、めっき膜中に引っ張り応力
が残留していた。これは、めっき膜形成後のセルフアニ
ール工程で、めっき金属のグレインサイズ成長に伴って
めっき膜が収縮することによるものと考えられる。
【００２０】換言すれば、めっき膜中の引っ張り応力
は、めっき膜の収縮を妨げる方向に働き、めっき膜収縮
を伴うセルフアニールを阻害するものと考えられる。そ
うとすれば、めっき膜を、膜中に圧縮応力が発生するよ
うに形成させれば、めっき膜の収縮が促進される方向に
応力が働きセルフアニールが促されるものと予想され
る。本発明は、このような発想に基づいてなされたもの
である。本発明においては、半導体基板を被めっき処理
面の中央部が突出するように凸状に変形させた状態でめ
っき膜を形成しており、これにより、めっき膜を膜中に
圧縮応力が発生するように形成させている。このように
することによって、セルフアニール時間の短縮化、溝ま
たは孔内部のボイド発生の防止が図られている。なお、
「半導体基板を被めっき処理面の中央部が突出するよう
に凸状に変形させた状態」とは、例えば図７における基
板２１のように、被めっき処理面の中央部が出っ張るよ
うに凸状の反りを加えた状態をいう。
【００２１】また本発明によれば、半導体基板上に絶縁
膜を形成し、該絶縁膜の所定箇所に溝または孔を設ける
工程と、該溝または孔を埋め込むようにバリアメタル膜
を形成する工程と、溝または孔内部に形成された該バリ
アメタル膜の上に、シード金属膜を、該シード金属膜中
に圧縮応力が残存するように形成する工程と、該シード
金属膜上に金属材料を用いてめっき膜を形成した後、所
定時間アニーリングを行う工程とを有することを特徴と
する半導体装置の製造方法、が提供される。
【００２２】従来、めっきを形成するためのシード金属
膜はスパッタ法等により形成されていた。この場合、シ
ード金属膜中には引っ張り応力が残留する。このような
引っ張り応力が残留すると、シード金属膜上に形成され
ためっき膜の収縮が抑制される方向に応力が働くものと
推定される。このため、シード金属膜中の残留引っ張り
応力により、めっき膜収縮を伴うセルフアニールが阻害
されると考えられる。したがってシード金属膜に圧縮応
力を残留させれば、めっき膜の収縮が促進される方向に
応力が働き、セルフアニールが促されるものと考えられ
る。本発明は、このような考えに基づいてなされたもの
であり、シード金属膜が残留圧縮応力を有しており、こ
れによりセルフアニール時間の短縮化、溝または孔内部
のボイド発生の防止が図られている。
【００２３】シード金属膜に圧縮応力を残留させる手段
としては種々のものがあるが、たとえば、以下の手段が
好適である。
【００２４】第一の手段は、前記シード金属膜をスパッ
タリング法により形成する半導体装置の製造方法であっ
て、前記半導体基板をターゲットに向けて凸状に変形さ
せた状態で前記シード金属膜を形成することを特徴とす
るものである。このようにすることによって、基板をス
パッタ装置から外したときにシード金属膜に圧縮応力が
残留する。
【００２５】第二の手段は、前記シード金属膜をコリメ
ートスパッタ法により形成することを特徴とするもので
ある。本発明者の検討によれば、コリメートスパッタ法
を用いた場合、シード金属膜に圧縮応力が残留すること
が確認されている。
【００２６】さらに本発明によれば、半導体基板上に絶
縁膜を形成し、該絶縁膜の所定箇所に溝または孔を設け
る工程と、該溝または孔を埋め込むようにバリアメタル
膜を形成する工程と、溝または孔内部に形成された該バ
リアメタル膜の上にシード金属膜を形成する工程と、該
シード金属膜上に金属材料を用いてめっき膜を形成する
工程とを有し、前記シード金属膜が（１１１）配向であ
ることを特徴とする半導体装置の製造方法、が提供され
る。
【００２７】また本発明によれば、半導体基板上に絶縁
膜を形成し、該絶縁膜の所定箇所に溝または孔を設ける
工程と、該溝または孔を埋め込むようにＴｉ膜およびＴ
ｉＮ膜をこの順で形成する工程と、溝または孔内部に形
成された該ＴｉＮ膜の上にシード金属膜を形成する工程
と、該シード金属膜上に金属材料を用いてめっき膜を形
成する工程とを有し、前記シード金属膜が（１１１）配
向であることを特徴とする半導体装置の製造方法、が提
供される。
【００２８】従来技術においては、シード金属膜は（１
１１）配向性が低かった。このため、その上に形成され
るめっき金属膜、たとえばＣｕ膜が（１１１）配向しよ
うとする性質を有することとの関係で、シード金属膜の
微小グレインがアニール後に残存しやすかった。これに
対し、上記本発明に係る半導体装置の製造方法において
は、シード金属膜が（１１１）配向を有しているため、
微小グレインの残存が効果的に抑えられるのである。
（１１１）配向を有するシード金属膜を形成する方法と
しては、たとえば、絶縁膜中に設けられた溝または孔を
埋め込むようにＴｉ膜およびＴｉＮ膜をこの順で形成
し、その上にシード金属膜を形成するという方法が挙げ
られる。このように、まずＴｉ膜を形成してからＴｉＮ
膜を形成することにより、ＴｉＮ膜の配向性を良好にす
ることができ、その結果、その上に形成するシード金属
膜を（１１１）配向とすることができる。
【００２９】以上述べた各々の半導体装置の製造方法に
おいて、前記シード金属膜の材料および前記金属材料
が、Ｃｕ、Ａｇ、またはこれらの合金からなることが好
ましい。これらの金属材料は、セルフアニールを起こす
ため、半導体装置に適した良好な金属膜を形成し得るか
らである。また、これらの金属材料は低抵抗であって、
かつエレクトロマイグレーション等の問題が少ないとい
う利点を有する反面、めっきおよびセルフアニール工程
においてボイドが発生しやすいという課題を有する。し
たがって上記金属材料を用いた場合、本発明の効果がよ
り顕著に発揮される。
【００３０】以上述べた各々の半導体装置の製造方法
は、それぞれを組み合わせることもできる。たとえば分
割めっき方法において、第一のめっき膜および／または
第二のめっき膜を高温めっき法により形成してもよい。
また、分割めっき方法、高温めっき法あるいはこれらを
組み合わせた製造方法とした場合において、半導体基板
を凸状に変形させた状態でめっき処理したり、圧縮応力
が残留するようにシード金属膜を形成することもでき
る。これらの方法は互いに他の方法の利点を損なうこと
がないため、組み合わせによりさらに相乗効果が得ら
れ、ボイドの防止効果およびセルフアニール時間の短縮
効果をより顕著にすることができる。
【００３１】さらに、本発明によれば、上述の半導体装
置の製造方法の実施にあたって用いられるめっき処理装
置およびスパッタ装置が提供される。
【００３２】すなわち、本発明によれば、めっき液を供
給するためのめっき液供給槽と、内部に基板を設置し該
基板に対してめっき処理を行うための複数のめっき処理
槽と、該めっき液供給槽と該めっき処理槽とを接続し、
めっき液を循環させるためのめっき液循環配管とを有
し、各めっき処理槽にそれぞれ独立に温度調整手段が設
けられたことを特徴とするめっき処理装置が提供され
る。
【００３３】このめっき処理装置には、各めっき処理槽
にそれぞれ温度調整手段が設けられている。このため一
つのめっき処理装置で処理温度の異なる複数のめっき処
理を同時に行うことができ、生産性が向上する。例え
ば、常温でおこなうめっき処理と本願において提案して
いる高温めっき処理を一つのめっき処理装置で同時に行
うことができる。また、本願において提案しているめっ
きを２回に分けて行う方法において、１回目と２回目の
めっき処理を異なる温度で行う場合、上記めっき処理装
置を使用すると効率的である。なお、上記のめっき処理
装置を用いた場合、めっき処理装置の必要台数を抑える
ことができるので、装置設置場所の省スペース化に対し
ても有効である。
【００３４】また本発明によれば、めっき液を供給する
ためのめっき液供給槽と、内部に基板を設置し該基板に
対してめっき処理を行うための複数のめっき処理槽と、
該めっき液供給槽と該めっき処理槽とを接続し、めっき
液を循環させるためのめっき液循環配管とを有し、前記
めっき処理槽は、電極と、前記電極と対向させて被処理
基板を配置する基板ホルダーとを備え、該基板ホルダー
は、前記被処理基板に反りを与える手段を含むことを特
徴とするめっき処理装置が提供される。ここで、「反り
を与える」とは基板に凹状ないし凸状の変形を与えるこ
とをいう。
【００３５】また本発明によれば、上記めっき処理装置
において、前記被処理基板に反りを与える手段が、前記
被処理基板に対し被処理面の裏面から圧力を加える加圧
手段であって、該加圧手段は、前記被処理基板の中央部
と前記被処理基板の端部に異なる圧力を加えるものであ
ることを特徴とするめっき処理装置が提供される。
【００３６】これらのめっき処理装置は、前述した、半
導体基板を凸状に変形させた状態でめっき膜を形成する
工程を含む半導体装置の製造方法を実施するのに好適な
装置である。上述のめっき処理装置によれば、基板の品
質を損なうことなく凸状に変形させ、めっき処理を行う
ことができる。これによりセルフアニール時間の短縮
化、溝または孔内部のボイド発生の防止が図られる。特
に、上述の加圧手段を備えためっき処理装置によれば、
加圧量を調整することで基板の変形量（反りの程度）を
精度良く制御することができるので、基板の変形量をセ
ルフアニール時間の短縮等に対して最も有効な値に設定
することが可能となる。
【００３７】なお、上記めっき処理装置における被処理
基板に反りを与える手段は、たとえば、被処理基板の中
央部が電極に向かって突出するように被処理基板を凸状
に変形させるものとすることができる。また、上記めっ
き処理装置における加圧手段は、たとえば、被処理基板
の中央部に加えられる圧力が被処理基板の端部に加えら
れる圧力よりも高くなるように加圧するものとすること
ができる。
【００３８】さらに本発明によれば、排気系を備えたチ
ャンバーと、該チャンバー内の所定の位置に配置された
ターゲットと、該ターゲットをスパッタするためのスパ
ッタ放電を発生させる電極と、被処理基板を前記ターゲ
ットと対向させ平行に保持する基板ホルダーとを有し、
前記基板ホルダーは、前記被処理基板に反りを与える手
段を含むことを特徴とするスパッタ装置が提供される。
ここで、「反りを与える」とは基板に凹状ないし凸状の
変形を与えることをいう。
【００３９】また本発明によれば、上記スパッタ装置に
おいて、前記被処理基板に反りを与える手段が、前記被
処理基板に対し被処理面の裏面から圧力を加える加圧手
段であって、該加圧手段は、前記被処理基板の中央部と
前記被処理基板の端部に異なる圧力を加えるものである
ことを特徴とするスパッタ装置が提供される。
【００４０】めっき膜のセルフアニールは、シード金属
膜に圧縮応力を残留させることにより促進される。シー
ド金属膜に圧縮応力を残留させる手段としては、前述の
ように、被処理基板をターゲットに向けて凸状に変形さ
せた状態でシード金属膜を形成することが有効である。
本発明のスパッタ装置は、この方法を実施するためのス
パッタ装置である。このスパッタ装置を用いると、基板
が凸状に反った状態でスパッタが行われるため、基板を
装置から外したときにシード金属膜に圧縮応力が発生す
る。この上にめっき膜を形成しセルフアニールを行え
ば、セルフアニール時間を短縮化することができる。こ
のスパッタ装置では、基板の反りを制御することにより
圧縮応力の大きさも所望通りに調整することができると
いう利点がある。
【００４１】特に、上述の加圧手段を備えたスパッタ装
置によれば、基板に無理なく反りを加えることができ、
良好なシード金属膜を形成することができる。さらに、
加圧量を調整することで基板の変形量（反りの程度）を
精度良く制御することができるので、基板の変形量をセ
ルフアニール時間の短縮等に対して最も有効な値に設定
することが可能となる。
【００４２】なお、上記スパッタ装置における被処理基
板に反りを与える手段は、たとえば、被処理基板の中央
部が電極に向かって突出するように被処理基板を凸状に
変形させるものとすることができる。また、上記スパッ
タ装置における加圧手段は、たとえば、被処理基板の中
央部に加えられる圧力が被処理基板の端部に加えられる
圧力よりも高くなるように加圧するものとすることがで
きる。
【００４３】
【発明の実施の形態】（第１の実施の形態）本実施形態
は、めっき処理を２回に分けて行う例である。以下、図
１を参照して説明する。
【００４４】まずシリコン基板１上に絶縁膜２を成膜し
た後、所定の箇所に溝５を形成する。次いで全面にＴｉ
Ｎからなるバリアメタル膜３をスパッタリング法により
堆積する。膜厚はたとえば２００Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜４をスパッタリング法により堆積する（図１
（ａ））。スパッタリング条件は、たとえば基板温度０
℃、スパッタパワー２ｋＷ、圧力２mTorrとし、ターゲ
ット−基板間の距離を６０ｍｍとする。
【００４５】次に常温（１５〜３０℃程度）にて基板を
硫酸銅水溶液に浸漬し、第一のめっき膜６を形成する
（図１（ｂ））。第一のめっき膜６の膜厚は、好ましく
は溝５幅の０．１倍〜０．５倍、さらに好ましくは溝５
幅の０．２倍〜０．４倍とする。膜厚を厚くしすぎる
と、ボイドを十分に防止できない。膜厚を薄くしすぎる
と、第二のめっきにより溝５内部の大半を埋め込まなけ
ればならず、ボイド防止効果が小さくなる。
【００４６】以上のようにしてめっきを施した基板につ
いて、第一のアニールを行う。このアニールは、常温
（１５〜３０℃程度）にて好ましくは２〜１０時間、さ
らに好ましくは４〜８時間行う。アニール時間は第一の
めっき膜６の膜厚に応じて適宜に設定される。このセル
フアニールにより銅の構造が安定化し、グレインサイズ
の大きい銅が得られる。なお、アニールは加熱して行っ
ても良い。例えば３００℃、３０分の加熱アニールとす
ることができる。
【００４７】つづいて常温にて基板を硫酸銅水溶液に浸
漬し、第二のめっき膜７を形成する。第二のめっき膜７
は溝５部を完全に銅で埋め込むように形成される（図１
（ｃ））。
【００４８】その後、常温にて第二のアニールを行う。
アニール時間は第二のめっき膜７の膜厚に応じて適宜に
設定される。このセルフアニールにより銅の構造が安定
化し、グレインサイズの大きい銅が得られる。この際
も、第一のアニールと同様、加熱アニールとすることが
できる。
【００４９】第一および第二のアニールの時間の合計
は、常温におけるセルフアニールの場合、好ましくは１
０〜４０時間、さらに好ましくは２０〜３５時間とす
る。本実施形態の方法によれば、このような短時間であ
っても充分なアニール効果を得ることができ、生産効率
の観点から上記の時間とすることが好ましい。
【００５０】その後、ＣＭＰによりバリアメタル膜３お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み配線８を形成する（図２）。
【００５１】（第２の実施の形態）本実施形態は、めっ
き処理を高温にて行う例である。以下、図２を参照して
説明する。
【００５２】まずシリコン基板１上に絶縁膜２を成膜し
た後、所定の箇所に溝５を形成する。次いで全面にＴｉ
Ｎからなるバリアメタル膜３をスパッタリング法により
堆積する。膜厚はたとえば２００Åとする。つづいてこ
の上に、銅めっきを成長させるための銅からなるシード
金属膜４をスパッタリング法により堆積する（図３
（ａ））。
【００５３】スパッタリング条件は、たとえば基板温度
０℃、スパッタパワー２ｋＷ、圧力２mTorrとし、ター
ゲット−基板間の距離を６０ｍｍとする。
【００５４】次に６５〜１００℃の高温にて基板を硫酸
銅水溶液に浸漬し、めっき膜９を形成する（図３
（ｂ））。めっき膜９は、溝５全体を埋め込むように形
成される。このような高温でめっき膜を形成することに
より、アニール工程における収縮の少ない良好な金属膜
が得られる。これによりボイドの発生を抑えセルフアニ
ール時間の短縮を図ることができる。
【００５５】以上のようにしてめっきを施した基板につ
いてアニールを行う。アニール条件は、常温で１〜４０
時間とする。さらに好ましくは１〜１０時間とする。め
っき膜の形成を高温で行っているため、アニール時間が
短くて済む。
【００５６】その後、ＣＭＰによりバリアメタル膜３お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み配線を形成する（不図示）。
【００５７】（第３の実施形態）図６は本発明のめっき
処理装置の概略構造を示す図である。めっき液供給槽１
０には、硫酸銅水溶液等のめっき液が満たされている。
このめっき液をめっき液循環配管１１を通じて各めっき
処理槽１２にめっき液を供給するため、循環ポンプ１５
が設けられている。各めっき処理槽にはそれぞれ独立
に、ヒータ１３、温度計２０および温度制御装置１４か
らなる温度調整手段が設けられている。このため一つの
めっき処理装置で処理温度の異なる複数のめっき処理を
同時に行うことができる。従来のめっき処理装置は、め
っき液供給槽に温度調整手段が設けられており、この点
が異なる。
【００５８】図に示したように温度調整手段とは加熱手
段と温度制御手段とを含み、所望に応じて冷却手段を含
んでも良い。加熱手段としてはヒータなどを用いること
ができる。一方、冷却手段としては水冷式ジャケットな
どを用いることができる。温度制御手段としては、たと
えばＰＩＤ型の温度制御装置を用いることができる。
【００５９】このめっき処理装置には、めっき液供給槽
にもめっき処理槽とは独立の温度調整手段が設けられて
いる。この温度調整手段は冷却手段１６および温度制御
装置１４からなっている。このような温度調整手段を設
けることにより、各めっき処理槽で種々の温度に温度調
整されためっき液が、めっき液供給手段に戻った際、再
度一定の温度に制御される。これにより、各めっき処理
槽における温度調整が容易となる。
【００６０】（第４の実施形態）本実施形態は、基板を
凸状に変形させた状態でめっき処理を行う方法の例であ
る。
【００６１】図３に本発明の半導体装置の製造方法の工
程を示す。まずシリコン基板１上に絶縁膜２を成膜した
後、所定の箇所に溝５を形成する。次いで全面にＴｉＮ
からなるバリアメタル膜３をスパッタリング法により堆
積する。膜厚はたとえば２００Åとする。つづいてこの
上に、銅めっきを成長させるための銅からなるシード金
属膜４をスパッタ法により堆積する（図３（ａ））。
【００６２】次に常温にて基板を硫酸銅水溶液に浸漬
し、めっき膜９を形成する。めっき膜９は、溝５全体を
埋め込むように形成される。
【００６３】このとき、図６〜８に示すめっき処理装置
を用いる。図６は本発明のめっき処理装置の概略構造を
示す図である。めっき液供給槽１０には、硫酸銅水溶液
等のめっき液が満たされている。このめっき液をめっき
液循環配管１１を通じて各めっき処理槽１２にめっき液
を供給するため、循環ポンプ１５が設けられている。各
めっき処理槽にはそれぞれ独立に、ヒータ１３、温度計
２０および温度制御装置１４からなる温度調整手段が設
けられている。図７は、図６におけるめっき処理槽１２
の拡大図である。めっき処理槽は、アノード２７と、こ
れと対向させて基板２１を配置する基板ホルダー２２と
を備えている。基板ホルダー２２は、基板２１の中央部
がアノード２７に向かって突出するように基板２１を凸
状に変形させる加圧手段を備えている。図中、温度計、
ヒータ等は省略されている。
【００６４】加圧手段のより詳細な構造を図８を用いて
説明する。基板裏面に位置する基板ホルダー２２は、図
のように同心円状に複数の部屋に分画されている。各部
屋の空間は、内部に加圧媒体が充填された水枕状の加圧
袋２３によって占められている。本実施形態ではこの加
圧袋２３はドーナツ形状を有している。その外皮の素材
としては、たとえばフッ素樹脂などの耐熱性樹脂が用い
られる。加圧袋２３の内部に充填する加圧媒体は、特に
制限がないが、たとえば水、空気などが用いられる。そ
れぞれの加圧袋２３は、圧力調整弁２４を介して加圧媒
体供給源２５に接続されている。各加圧袋には、加圧媒
体供給源２５および圧力調整弁２４によりそれぞれ異な
る圧力が加えられ、基板中央の裏面に配置された加圧袋
に最も高い圧力が加えられて最も突出するように調整さ
れている（図８）。これにより、図７のように基板がア
ノード２７に向かって凸状に反った形状にすることがで
きる。
【００６５】このように基板が凸状に反った状態でめっ
き処理を行うと、基板を装置から外したときにめっき膜
に圧縮応力が発生する。
【００６６】その後、めっきを施した基板について、ア
ニールを行う。アニール条件は、常温で１０〜４０時間
とする。シード金属膜４が残留圧縮応力を有しているた
め、このような短いアニール時間でも充分なアニール効
果を得ることができる。さらに、ＣＭＰによりバリアメ
タル膜３および埋め込み金属を研磨して基板表面を平坦
化し、埋め込み配線を完成する。
【００６７】めっき膜を形成する際に基板を凸状に反ら
せた状態とするための手段として、本実施形態では加圧
袋を利用した方法を示したが、これ以外の方法を用いる
こともできる。たとえば複数のバーにより基板裏面を押
圧する方法を用いることもできる。
【００６８】（第５の実施形態）本実施形態は、基板を
凸状に変形させた状態でシード金属膜を形成する工程を
含む製造方法の例である。
【００６９】図３に本発明の半導体装置の製造方法の工
程を示す。まずシリコン基板１上に絶縁膜２を成膜した
後、所定の箇所に溝５を形成する。次いで全面にＴｉＮ
からなるバリアメタル膜３をスパッタリング法により堆
積する。膜厚はたとえば２００Åとする。つづいてこの
上に、銅めっきを成長させるための銅からなるシード金
属膜４をスパッタ法により堆積する（図３（ａ））。
【００７０】このとき、図９に示すスパッタ装置を用い
る。このスパッタ装置は、排気系３４を備えた真空チャ
ンバー３０と、その内部の所定の位置に配置されたター
ゲット３１と、ターゲット３１をスパッタするためのス
パッタ放電を発生させる電極３２と、基板２１をターゲ
ット３１と対向させ平行に保持する基板ホルダー２２と
を備えている。電極３２には放電用電源３３が接続され
ている。基板ホルダー２２は、基板２１に対して裏面か
ら圧力を加える加圧手段を備えている。この加圧手段
は、基板２１の中央部に加えられる圧力が端部に加えら
れる圧力よりも高くなるように加圧するため、基板２１
の中央部がターゲット３１に向かって突出するように基
板２１を凸状に変形させる。加圧手段の構造は、第４の
実施の形態において図７を参照して説明した構造と同等
である。
【００７１】このように基板が凸状に反った状態でスパ
ッタを行うと、基板を装置から外したときにシード金属
膜４に圧縮応力が発生する。
【００７２】次に常温にて基板を硫酸銅水溶液に浸漬
し、めっき膜を形成する。めっき膜は、溝５全体を埋め
込むように形成される。その後、めっきを施した基板に
ついて、アニールを行う。アニール条件は、常温で１０
〜４０時間とする。シード金属膜４が残留圧縮応力を有
しているため、このような短いアニール時間でも充分な
アニール効果を得ることができる。
【００７３】その後、ＣＭＰによりバリアメタル膜３お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み銅配線を形成する。
【００７４】スパッタ法によりシード金属膜４を形成す
る際に基板を凸状に反らせた状態とするための手段とし
て、本実施形態では加圧袋を利用した方法を示したが、
これ以外の方法を用いることもできる。たとえば複数の
バーにより基板裏面を押圧する方法を用いることもでき
る。
【００７５】（第６の実施形態）第５の実施形態では、
被処理基板を反らせた状態でスパッタ法を行いシード金
属膜４を形成し、これによりシード金属膜４中に残存圧
縮応力を発生させた。これ以外の方法として、ターゲッ
ト−基板間の距離を長くしたコリメートスパッタ法を用
いることにより残存圧縮応力を発生させることもでき
る。
【００７６】コリメートススパッタ法を用いると圧縮応
力を発生する理由については必ずしも明らかではない
が、基板表面に到達するスパッタ粒子の基板垂直方向の
運動エネルギーが一定以上の値となるため、膜密度の比
較的高いスパッタ膜が得られることによるものと推察さ
れる。
【００７７】コリメートススパッタの条件は、たとえ
ば、ターゲット−基板間の距離を１００〜３００ｍｍと
し、コリメータのアスペクト比、すなわち孔の深さと直
径の比率を１〜２とする。また、スパッタパワーを１〜
３０ｋＷ、スパッタ圧力を１〜１０mTorrとする。
【００７８】
【実施例】（実施例１）本実施例は、めっき処理を２回
に分け、２回目のめっき処理を高温で行った例である。
以下、図１を参照して説明する。
【００７９】まずシリコン基板１上に絶縁膜２を成膜し
た後、所定の箇所に幅約０．３μｍ、深さ０．５μｍの
溝５を形成した。次いで全面にＴｉＮからなるバリアメ
タル膜３をスパッタリング法により堆積した。膜厚は２
００Åとした。つづいてこの上に、銅めっきを成長させ
るための銅からなるシード金属膜４をスパッタリング法
により堆積した（図１（ａ））。スパッタリング条件
は、基板温度０℃、スパッタパワー２ｋＷ、圧力２mTor
rとし、ターゲット−基板間の距離を６０ｍｍとした。
【００８０】次に基板を液温約２５℃の硫酸銅水溶液に
浸漬し、第一のめっき膜６を形成した。第一のめっき膜
６の膜厚は平坦部で９０ｎｍとした（図１（ｂ））。
【００８１】以上のようにしてめっきを施した基板につ
いて、２５℃で５時間、第一のアニールを行った。
【００８２】つづいて再び基板を上記の硫酸銅水溶液と
同一組成の液に液温７０℃として浸漬し、第二のめっき
膜７を形成した。第二のめっき膜７は膜厚を５μｍと
し、溝５部を完全に銅で埋め込むように形成された（図
１（ｃ））。
【００８３】次に常温にて２５時間、第二のアニールを
行った。
【００８４】その後、ＣＭＰによりバリアメタル膜３お
よび埋め込み金属を研磨して基板表面を平坦化し、埋め
込み配線８を形成した（図２）。
【００８５】作製した配線構造の断面を走査型電子顕微
鏡にて観察したところ、ボイドの発生のない良好な埋め
込み状態の配線が形成されていることが確認された。
【００８６】（実施例２）シード金属膜４を図９に示し
たスパッタ装置を用いて形成したこと以外は実施例１と
同様にして配線構造を作製した。
【００８７】図９に示す基板ホルダに基板を設置する
際、基板の反りを約１ｍｍとした。すなわち基板中央部
が端部に比べ１ｍｍ程度突出するようにした。
【００８８】スパッタの条件は、ターゲット−基板間の
距離を１２０ｍｍとし、スパッタパワーを１０ｋＷ、ス
パッタ圧力を５０mTorr、基板温度を０℃とした。
【００８９】上記の条件で別途作製したスパッタ膜につ
いて、Ｘ線回折により膜応力を測定したところ、膜応力
は圧縮方向の応力であり、約１×１０9dyne/cm2であっ
た。
【００９０】スパッタ法によりシード金属膜４を形成
後、実施例１と同様にして、第一および第二のめっき膜
７を形成し、ＣＭＰによりバリアメタル膜３および埋め
込み金属を研磨して基板表面を平坦化し、埋め込み銅配
線を形成した。
【００９１】作製した配線構造の断面を走査型電子顕微
鏡にて観察したところ、ボイドの発生のない良好な埋め
込み状態の配線が形成されていることが確認された。
【００９２】（実施例３）シード金属膜４をコリメート
スパッタ法により形成したこと以外は実施例１と同様に
して配線構造を作製した。
【００９３】コリメートススパッタの条件は、ターゲッ
ト−基板間の距離を２００ｍｍとし、コリメータのアス
ペクト比、すなわち孔の深さと直径の比率を１とした。
また、スパッタパワーを１０ｋＷ、スパッタ圧力を５０
mTorr、基板温度を０℃とした。
【００９４】上記の条件で別途作製したスパッタ膜につ
いて、Ｘ線回折により膜応力を測定したところ、膜応力
は圧縮方向の応力であり、約１×１０9dyne/cm2であっ
た。
【００９５】スパッタ法によりシード金属膜４を形成
後、実施例１と同様にして、第一および第二のめっき膜
７を形成し、ＣＭＰによりバリアメタル膜３および埋め
込み金属を研磨して基板表面を平坦化し、埋め込み銅配
線を形成した。
【００９６】作製した配線構造の断面を走査型電子顕微
鏡にて観察したところ、ボイドの発生のない良好な埋め
込み状態の配線が形成されていることが確認された。
【００９７】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、めっき金属膜の形成を２回に分け
て行う、あるいは、めっき金属膜を６５〜１００℃の高
温にて形成する、といった方法をとるため、溝または孔
の内部にボイドが発生することを抑制し、さらに高温め
っきでは、セルフアニール時間の短縮化を図ることがで
きる。
【００９８】また本発明の半導体装置の製造方法によれ
ば、基板を凸状に変形させた状態でめっき処理を行う、
あるいは、シード金属膜を膜中に圧縮応力が残存するよ
うに形成する、といった方法をとるため、めっき膜の収
縮を伴うセルフアニールの進行を促進し、セルフアニー
ル時間の短縮化を図ることができる。また、溝または孔
の内部にボイドが発生することを抑制することができ
る。
【００９９】さらに本発明のめっき処理装置によれば、
各めっき処理槽にそれぞれ温度調整手段が設けられてい
るため、一つのめっき処理装置で処理温度の異なる複数
のめっき処理を同時に行うことができ、生産性を向上さ
せることができる。
【０１００】さらに本発明のめっき処理装置によれば、
基板が凸状に反った状態でめっき処理が行われるため、
めっき膜中に所望の圧縮応力を発生させることができ
る。これによりセルフアニール時間を短縮化することが
できる。
【０１０１】さらに本発明のスパッタ装置によれば、基
板が凸状に反った状態でスパッタが行われるため、シー
ド金属膜中に所望の圧縮応力を発生させることができ
る。これによりセルフアニール時間を短縮化することが
できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の工程断面図で
ある。
【図２】本発明の半導体装置の製造方法の工程断面図で
ある。
【図３】本発明の半導体装置の製造方法の工程断面図で
ある。
【図４】本発明の半導体装置の製造方法の工程断面図で
ある。
【図５】従来の半導体装置の製造方法の工程断面図であ
る。
【図６】本発明のめっき処理装置の概略図である。
【図７】本発明のめっき処理装置の概略図である。
【図８】本発明に係るめっき処理装置の基板ホルダーの
構造を説明するための図である。
【図９】本発明のスパッタ装置の概略図である。
【符号の説明】
１ シリコン基板 ２ 絶縁膜 ３ バリアメタル膜 ４ シード金属膜 ５ 溝 ６ 第一のめっき膜 ７ 第二のめっき膜 ８ 埋め込み配線 ９ めっき膜 １０ めっき液供給手段 １１ めっき循環配管 １２ めっき処理槽 １３ 加温手段 １４ 温度制御手段 １５ 循環ポンプ １６ ボイド ２０ 温度計 ２１ 基板 ２２ 基板ホルダー ２３ 加圧袋 ２４ 圧力調整弁 ２５ 加圧媒体供給源 ２７ アノード ３０ 真空チャンバー ３１ ターゲット ３２ 電極 ３３ 放電用電源 ３４ 排気系
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/28 ３０１Ｒ 21/285 21/285 Ｓ Ｆターム(参考） 4K024 AA09 AA10 AA14 AA24 AB02 AB03 AB15 AB19 BA11 BB12 BC10 CA04 CB02 CB15 DA10 DB01 DB10 GA16 4K029 AA29 BA08 BA17 BA60 BB02 BC00 BD01 CA00 EA08 GA01 4M104 AA01 BB04 BB14 BB37 CC01 DD07 DD37 DD39 DD52 DD75 DD78 FF13 FF18 FF22 HH20 5F103 AA08 BB33 BB56 BB57 DD27 DD28 GG01 HH03 LL14 NN01 PP03 PP06 PP07 RR04

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を形成し、該絶縁
    膜の所定箇所に溝または孔を設ける工程と、該溝または
    孔を埋め込むようにバリアメタル膜を形成する工程と、
    溝または孔内部に形成された該バリアメタル膜の上にシ
    ード金属膜を形成する工程と、該シード金属膜上に、金
    属材料を用いて第一のめっき膜を形成する工程と、第一
    のアニーリングを所定時間行う工程と、該第一のめっき
    膜上に、前記金属材料からなる第二のめっき膜を形成す
    る工程と、第二のアニーリングを所定時間行う工程とを
    有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第一のめっき膜の膜厚が前記溝また
    は孔の幅の０．１〜０．５倍であることを特徴とする請
    求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 半導体基板上に絶縁膜を形成し、該絶縁
    膜の所定箇所に溝または孔を設ける工程と、該溝または
    孔を埋め込むようにバリアメタル膜を形成する工程と、
    溝または孔内部に形成された該バリアメタル膜の上にシ
    ード金属膜を形成する工程と、該シード金属膜上に、金
    属材料を用いてめっき膜を形成した後、所定時間アニー
    リングを行う工程とを有し、前記金属めっき膜をめっき
    温度を６５〜１００℃として形成することを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】 半導体基板上に絶縁膜を形成し、該絶縁
    膜の所定箇所に溝または孔を設ける工程と、該溝または
    孔を埋め込むようにバリアメタル膜を形成する工程と、
    溝または孔内部に形成された該バリアメタル膜の上にシ
    ード金属膜を形成する工程と、前記半導体基板を被めっ
    き処理面の中央部が突出するように凸状に変形させた状
    態で、前記シード金属膜上に金属材料を用いてめっき膜
    を形成する工程と、所定時間アニーリングを行う工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 半導体基板上に絶縁膜を形成し、該絶縁
    膜の所定箇所に溝または孔を設ける工程と、該溝または
    孔を埋め込むようにバリアメタル膜を形成する工程と、
    溝または孔内部に形成された該バリアメタル膜の上に、
    シード金属膜を、該シード金属膜中に圧縮応力が残存す
    るように形成する工程と、該シード金属膜上に金属材料
    を用いてめっき膜を形成した後、所定時間アニーリング
    を行う工程とを有することを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】 前記シード金属膜を形成する工程を、被
    めっき処理面の中央部が突出するように前記半導体基板
    を凸状に変形させた状態で行うことを特徴とする請求項
    ５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記シード金属膜をコリメートスパッタ
    法により形成することを特徴とする請求項５または６に
    記載の半導体装置の製造方法。
  8. 【請求項８】 半導体基板上に絶縁膜を形成し、該絶縁
    膜の所定箇所に溝または孔を設ける工程と、該溝または
    孔を埋め込むようにバリアメタル膜を形成する工程と、
    溝または孔内部に形成された該バリアメタル膜の上にシ
    ード金属膜を形成する工程と、該シード金属膜上に金属
    材料を用いてめっき膜を形成する工程とを有し、前記シ
    ード金属膜が（１１１）配向であることを特徴とする半
    導体装置の製造方法。
  9. 【請求項９】 半導体基板上に絶縁膜を形成し、該絶縁
    膜の所定箇所に溝または孔を設ける工程と、該溝または
    孔を埋め込むようにＴｉ膜およびＴｉＮ膜をこの順で形
    成する工程と、溝または孔内部に形成された該ＴｉＮ膜
    の上にシード金属膜を形成する工程と、該シード金属膜
    上に金属材料を用いてめっき膜を形成する工程とを有
    し、前記シード金属膜が（１１１）配向であることを特
    徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記シード金属膜の材料および前記金
    属材料が、Ｃｕ、Ａｇ、またはこれらの合金からなるこ
    とを特徴とする請求項１乃至９いずれかに記載の半導体
    装置の製造方法。
  11. 【請求項１１】 めっき液を供給するためのめっき液供
    給槽と、内部に基板を設置し該基板に対してめっき処理
    を行うための複数のめっき処理槽と、該めっき液供給槽
    と該めっき処理槽とを接続し、めっき液を循環させるた
    めのめっき液循環配管とを有し、各めっき処理槽にそれ
    ぞれ独立に温度調整手段が設けられたことを特徴とする
    めっき処理装置。
  12. 【請求項１２】 めっき液を供給するためのめっき液供
    給槽と、内部に基板を設置し該基板に対してめっき処理
    を行うための複数のめっき処理槽と、該めっき液供給槽
    と該めっき処理槽とを接続し、めっき液を循環させるた
    めのめっき液循環配管とを有し、前記めっき処理槽は、
    電極と、前記電極と対向させて被処理基板を配置する基
    板ホルダーとを備え、該基板ホルダーは、前記被処理基
    板に反りを与える手段を含むことを特徴とするめっき処
    理装置。
  13. 【請求項１３】 前記被処理基板に反りを与える手段
    が、前記被処理基板に対し被処理面の裏面から圧力を加
    える加圧手段であって、該加圧手段は、前記被処理基板
    の中央部と前記被処理基板の端部に異なる圧力を加える
    ものであることを特徴とする請求項１２に記載のめっき
    処理装置。
  14. 【請求項１４】 排気系を備えたチャンバーと、該チャ
    ンバー内の所定の位置に配置されたターゲットと、該タ
    ーゲットをスパッタするためのスパッタ放電を発生させ
    る電極と、被処理基板を前記ターゲットと対向させ平行
    に保持する基板ホルダーとを有し、前記基板ホルダー
    は、前記被処理基板に反りを与える手段を含むことを特
    徴とするスパッタ装置。
  15. 【請求項１５】 前記被処理基板に反りを与える手段
    が、前記被処理基板に対し被処理面の裏面から圧力を加
    える加圧手段であって、該加圧手段は、前記被処理基板
    の中央部と前記被処理基板の端部に異なる圧力を加える
    ものであることを特徴とする請求項１４に記載のスパッ
    タ装置。
JP24568398A 1998-08-31 1998-08-31 半導体装置の製造方法 Expired - Fee Related JP3187011B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24568398A JP3187011B2 (ja) 1998-08-31 1998-08-31 半導体装置の製造方法
US09/375,436 US6221765B1 (en) 1998-08-31 1999-08-17 Method for manufacturing a semiconductor device
KR1019990036189A KR100352569B1 (ko) 1998-08-31 1999-08-30 반도체 장치의 제조 방법, 그를 위한 도금 장치 및 스퍼터링 장치
US09/453,061 US6478935B1 (en) 1998-08-31 1999-12-02 Semiconductor device plating apparatus
US10/237,657 US20030010632A1 (en) 1998-08-31 2002-09-10 Method for manufacturing a semiconductor device and a plating apparatus and a sputtering apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24568398A JP3187011B2 (ja) 1998-08-31 1998-08-31 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2001000591A Division JP2001247964A (ja) 2001-01-05 2001-01-05 スパッタ装置
JP2001000592A Division JP2001240998A (ja) 2001-01-05 2001-01-05 めっき処理装置

Publications (2)

Publication Number Publication Date
JP2000077360A true JP2000077360A (ja) 2000-03-14
JP3187011B2 JP3187011B2 (ja) 2001-07-11

Family

ID=17137269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24568398A Expired - Fee Related JP3187011B2 (ja) 1998-08-31 1998-08-31 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US6221765B1 (ja)
JP (1) JP3187011B2 (ja)
KR (1) KR100352569B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118848A (ja) * 1999-06-22 2001-04-27 Interuniv Micro Electronica Centrum Vzw めっき浴から堆積される金属層の特性改善方法
JP2001152387A (ja) * 1999-09-16 2001-06-05 Ishihara Chem Co Ltd ボイドフリー銅メッキ方法
EP1031647A3 (en) * 1999-02-19 2002-03-06 Solid State Equipment Corporation Apparatus and method for plating a wafer
WO2002050895A2 (en) * 2000-12-20 2002-06-27 Advanced Micro Devices, Inc. Controlled anneal conductors for integrated circuit interconnects
KR100407680B1 (ko) * 2000-06-20 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100508422B1 (ko) * 2001-01-22 2005-08-18 아넬바 가부시기가이샤 동배선막 형성 방법
US7344986B2 (en) 2001-11-06 2008-03-18 Ebara Corporation Plating solution, semiconductor device and method for manufacturing the same
JP2008085126A (ja) * 2006-09-28 2008-04-10 Hitachi Ltd 半導体装置及びその製造方法
US7802357B2 (en) * 2006-08-08 2010-09-28 Tdk Corporation Method of forming plating film, method of manufacturing magnetic device and method of manufacturing perpendicular magnetic recording head
KR101127016B1 (ko) * 2004-12-21 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US8551878B2 (en) 2009-07-13 2013-10-08 Samsung Electronics Co., Ltd. Metal interconnection method of semiconductor device
JP2015137414A (ja) * 2014-01-24 2015-07-30 株式会社アルバック 成膜方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6610596B1 (en) 1999-09-15 2003-08-26 Samsung Electronics Co., Ltd. Method of forming metal interconnection using plating and semiconductor device manufactured by the method
KR100396878B1 (ko) * 1999-09-15 2003-09-02 삼성전자주식회사 도금을 이용한 금속배선 형성방법 및 그에 따라 제조된반도체 소자
US7105434B2 (en) * 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US10047430B2 (en) 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
AU2001247109A1 (en) * 2000-04-27 2001-11-12 Nutool, Inc. Conductive structure for use in multi-level metallization and process
US6368967B1 (en) * 2000-05-04 2002-04-09 Advanced Micro Devices, Inc. Method to control mechanical stress of copper interconnect line using post-plating copper anneal
US6413390B1 (en) * 2000-10-02 2002-07-02 Advanced Micro Devices, Inc. Plating system with remote secondary anode for semiconductor manufacturing
KR100400031B1 (ko) * 2001-01-17 2003-09-29 삼성전자주식회사 반도체 소자의 콘택 플러그 및 그 형성 방법
US6391777B1 (en) * 2001-05-02 2002-05-21 Taiwan Semiconductor Manufacturing Company Two-stage Cu anneal to improve Cu damascene process
US20020192944A1 (en) * 2001-06-13 2002-12-19 Sonderman Thomas J. Method and apparatus for controlling a thickness of a copper film
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
KR100744599B1 (ko) * 2001-12-15 2007-08-01 매그나칩 반도체 유한회사 구리 배선 형성 방법
KR100701675B1 (ko) * 2001-12-28 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
US7109111B2 (en) * 2002-02-11 2006-09-19 Applied Materials, Inc. Method of annealing metal layers
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
US7504006B2 (en) * 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US7001841B2 (en) * 2002-08-26 2006-02-21 Matsushita Electric Industrial Co., Ltd. Production method of semiconductor device
US6709970B1 (en) * 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7189650B2 (en) 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US20070049020A1 (en) * 2005-08-29 2007-03-01 Applied Materials, Inc. Method and apparatus for reducing tensile stress in a deposited layer
US20070256937A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Apparatus and method for electrochemical processing of thin films on resistive substrates
US7696093B2 (en) * 2008-08-12 2010-04-13 Advanced Micro Devices, Inc. Methods for forming copper interconnects for semiconductor devices
US8349724B2 (en) * 2008-12-31 2013-01-08 Applied Materials, Inc. Method for improving electromigration lifetime of copper interconnection by extended post anneal
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH0883796A (ja) * 1994-07-14 1996-03-26 Matsushita Electric Ind Co Ltd 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JPH1064903A (ja) * 1996-08-15 1998-03-06 Nec Corp 半導体装置の製造方法
JPH11204524A (ja) * 1998-01-12 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204547A (en) * 1981-06-12 1982-12-15 Hitachi Ltd Exposing method
JP2888001B2 (ja) * 1992-01-09 1999-05-10 日本電気株式会社 金属メッキ装置
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5431799A (en) * 1993-10-29 1995-07-11 Applied Materials, Inc. Collimation hardware with RF bias rings to enhance sputter and/or substrate cavity ion generation efficiency
KR960005765A (ko) * 1994-07-14 1996-02-23 모리시다 요이치 반도체 장치의 배선형성에 이용하는 무전해 도금욕 및 반도체 장치의 배선성형방법
WO1996008838A1 (en) * 1994-09-15 1996-03-21 Materials Research Corporation Apparatus and method for clampling a substrate
KR100187666B1 (ko) * 1995-02-24 1999-06-01 김주용 반도체 소자의 텅스텐 플러그 형성방법
US5679151A (en) * 1995-03-16 1997-10-21 Kabushiki Kaisha Kobe Seiko Sho Method for growing single crystal
US6042712A (en) * 1995-05-26 2000-03-28 Formfactor, Inc. Apparatus for controlling plating over a face of a substrate
DE69637333T2 (de) 1995-06-27 2008-10-02 International Business Machines Corp. Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JPH10158832A (ja) 1996-12-06 1998-06-16 Anelva Corp コリメートスパッタ装置
US5994217A (en) * 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6001415A (en) * 1997-12-03 1999-12-14 Advanced Micro Devices, Inc. Via with barrier layer for impeding diffusion of conductive material from via into insulator
JP3836252B2 (ja) 1998-04-30 2006-10-25 株式会社荏原製作所 基板のめっき方法
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH0883796A (ja) * 1994-07-14 1996-03-26 Matsushita Electric Ind Co Ltd 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JPH1064903A (ja) * 1996-08-15 1998-03-06 Nec Corp 半導体装置の製造方法
JPH11204524A (ja) * 1998-01-12 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1031647A3 (en) * 1999-02-19 2002-03-06 Solid State Equipment Corporation Apparatus and method for plating a wafer
JP2001118848A (ja) * 1999-06-22 2001-04-27 Interuniv Micro Electronica Centrum Vzw めっき浴から堆積される金属層の特性改善方法
JP2001152387A (ja) * 1999-09-16 2001-06-05 Ishihara Chem Co Ltd ボイドフリー銅メッキ方法
KR100407680B1 (ko) * 2000-06-20 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
WO2002050895A2 (en) * 2000-12-20 2002-06-27 Advanced Micro Devices, Inc. Controlled anneal conductors for integrated circuit interconnects
WO2002050895A3 (en) * 2000-12-20 2003-04-17 Advanced Micro Devices Inc Controlled anneal conductors for integrated circuit interconnects
KR100508422B1 (ko) * 2001-01-22 2005-08-18 아넬바 가부시기가이샤 동배선막 형성 방법
US7344986B2 (en) 2001-11-06 2008-03-18 Ebara Corporation Plating solution, semiconductor device and method for manufacturing the same
KR101127016B1 (ko) * 2004-12-21 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US7802357B2 (en) * 2006-08-08 2010-09-28 Tdk Corporation Method of forming plating film, method of manufacturing magnetic device and method of manufacturing perpendicular magnetic recording head
JP2008085126A (ja) * 2006-09-28 2008-04-10 Hitachi Ltd 半導体装置及びその製造方法
US8551878B2 (en) 2009-07-13 2013-10-08 Samsung Electronics Co., Ltd. Metal interconnection method of semiconductor device
JP2015137414A (ja) * 2014-01-24 2015-07-30 株式会社アルバック 成膜方法

Also Published As

Publication number Publication date
JP3187011B2 (ja) 2001-07-11
KR100352569B1 (ko) 2002-09-12
US20030010632A1 (en) 2003-01-16
US6478935B1 (en) 2002-11-12
US6221765B1 (en) 2001-04-24
KR20000017630A (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
JP3187011B2 (ja) 半導体装置の製造方法
TW465016B (en) Method for forming a barrier layer for use in a copper interconnect
US7682966B1 (en) Multistep method of depositing metal seed layers
JP3150024B2 (ja) 合成ダイヤモンド膜の製造方法
US8298933B2 (en) Conformal films on semiconductor substrates
EP0529321A1 (en) Metallic material deposition method for integrated circuit manufacturing
US20050211545A1 (en) Ionized physical vapor deposition (iPVD) process
US6458255B2 (en) Ultra-low resistivity tantalum films and methods for their deposition
US7700484B2 (en) Method and apparatus for a metallic dry-filling process
US8906806B2 (en) Method of manufacturing semiconductor device
US9714474B2 (en) Seed layer deposition in microscale features
US9922953B2 (en) Process for producing a structure by assembling at least two elements by direct adhesive bonding
US7618888B2 (en) Temperature-controlled metallic dry-fill process
JP2001240998A (ja) めっき処理装置
JP2001247964A (ja) スパッタ装置
US6309971B1 (en) Hot metallization process
JP3939426B2 (ja) 銅系配線膜の加圧埋込方法
KR100258983B1 (ko) 반도체장치의 박막 형성방법
US20230300983A1 (en) Circuit substrate and method for manufacturing the same
JPH11288937A (ja) 銅系配線膜の形成方法
JP2003226973A (ja) 金属膜作製装置及び金属膜作製方法
JP2780838B2 (ja) 半導体装置の製造方法
JP2592281B2 (ja) 半導体装置の製造方法
JPH11307477A (ja) 金属配線膜の形成方法
WO1998047178A2 (en) Method and apparatus for thin film aluminum planarization

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees