KR100258983B1 - 반도체장치의 박막 형성방법 - Google Patents

반도체장치의 박막 형성방법 Download PDF

Info

Publication number
KR100258983B1
KR100258983B1 KR1019970070669A KR19970070669A KR100258983B1 KR 100258983 B1 KR100258983 B1 KR 100258983B1 KR 1019970070669 A KR1019970070669 A KR 1019970070669A KR 19970070669 A KR19970070669 A KR 19970070669A KR 100258983 B1 KR100258983 B1 KR 100258983B1
Authority
KR
South Korea
Prior art keywords
platen
temperature
semiconductor substrate
layer
aluminum layer
Prior art date
Application number
KR1019970070669A
Other languages
English (en)
Other versions
KR19990051352A (ko
Inventor
한천수
이정희
강진문
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970070669A priority Critical patent/KR100258983B1/ko
Priority to JP10186524A priority patent/JPH11186195A/ja
Publication of KR19990051352A publication Critical patent/KR19990051352A/ko
Application granted granted Critical
Publication of KR100258983B1 publication Critical patent/KR100258983B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/541Heating or cooling of the substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

반도체 장치의 박막 형성 방법을 개시한다. 본 발명은 반도체 기판을 물리적 기상 증착 장치(physical vapour deposition apparatus)의 플레이튼(platen) 상에 장착한다. 이후에, 플레이튼을 대략 50℃ 이하의 온도, 상세히는 대략 -10℃ 내지 45℃ 정도의 온도로 유지시켜 반도체 기판의 온도를 낮게 유지시키기 위해서 상기 플레이튼 내로 냉매를 펌핑(pumping)한다. 이때, 냉매를 펌핑하는 단계는 플레이튼 내로 대략 10℃ 내지 18℃ 정도의 온도로 유지되는 냉각수를 펌핑하여 플레이튼의 온도를 유지시키는 방법으로 수행된다. 또는 플레이튼 내로 냉각수를 펌핑하며 상기 냉각수와 독립적으로 압축 가스를 플레이튼 내로 펌핑하여 플레이튼의 온도를 유지시키는 방법으로 수행된다. 다음에, 반도체 기판 상에 플레이튼을 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지시키며 물리적 기상 증착 공정을 이용하여 물질층, 예컨대 알루미늄층을 증착한다. 이때, 냉매를 펌핑하는 단계 이전에 반도체 기판을 대략 400℃ 내지 600℃ 정도의 온도에서 디개싱(degassing)한다. 다음에, 알루미늄층의 하부층으로 웨팅층(wetting layer)을 플레이튼을 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지시키며 물리적 기상 증착 공정을 이용하여 더 형성한다. 또한, 알루미늄층을 증착하는 단계 이후에 알루미늄층을 리플로우(reflow)시키는 단계를 더 포함한다.

Description

반도체 장치의 박막 형성 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 물리적 기상 증착(Physical Vapour Deposition;이하 "PVD"라 한다) 방법을 이용하는 박막(thin film) 형성 방법에 관한 것이다.
박막은 집적 회로를 포함하는 반도체 장치를 제조하는 방법 등과 같은 많은 분야에 적용되고 있다. 이러한 분야 중에서 반도체 장치에 이용되는 박막의 예로는 배선으로 이용되는 알루미늄층 또는 알루미늄 합금층 등과 같은 금속층을 들 수 있다. 이때, 이러한 박막은 주로 모질(base materials) 상에 스퍼터 증착(sputter deposition) 방법 등과 같은 PVD 방법으로 형성된다.
반도체 장치에서 이용되는 박막 중에는 배선의 역할을 하는 박막이 있다. 이때, 상기 배선의 상호 연결(interconnect)은 주로 블랭킷 텅스텐(blanket tungsten) 방법 또는 PVD 방법에 의한 증착 후 알루미늄 리플로우(Al reflow) 방법으로 콘택 채움(contact fill)을 형성함으로써 구현된다. 여기서, 상기 블랭킷 텅스텐 방법은 화학 기상 증착(chemical vapour deposition) 방법을 이용하여 텅스텐을 모질에 증착하는 방법이다. 그러나, 상기 블랭킷 텅스텐 방법은 공정의 실행에 여러 가지 어려운 점이 도출되고 있다.
반면에, 알루미늄 리플로우 방법은 모질, 예컨대 반도체 기판 상에 물리적으로 기화된 입자가 반도체 기판 상으로 이동되어 증착함으로써 알루미늄층이 형성된다. 이때, 상기 기화된 입자는 알루미늄계 타겟(aluminum-base target)에 이온 폭격(ion bombardment)에 의해 넓은 의미로는 타겟과 같은 조성을 가지며 발생된다. 이후에, 증착된 알루미늄층을 리플로우시켜 콘택홀을 채워 배선의 상호 연결을 구현한다. 여기서 알루미늄층은 실리콘(Si) 등과 같은 다른 원소를 함유하는 알루미늄계 합금층을 포함하는 개념으로 사용된다.
도 1은 종래의 알루미늄 리플로우 방법에 의해서 리플로우된 알루미늄층(30)의 단면을 개략적으로 나타낸다.
한편, 반도체 장치의 집적도가 증가함에 따라 콘택 크기가 감소하고 있으며, 이에 따라 콘택홀의 종횡비(aspect ratio)가 증가하고 있다. 예컨대 대략 1:1.5 이상으로 종횡비가 증가함에 따라 통상의 PVD 방법을 이용하는 알루미늄 리플로우 방법으로는 리플로우되는 알루미늄층(30)이 콘택홀을 완벽하게 채우기가 어렵다. 즉, 콘택홀을 완벽히 채우지 못하여 콘택홀의 하단에 보이드(void;40)가 발생하는 콘택 채움 불량이 발생하고 있다. 이에 따라, 상기 알루미늄 리플로우 방법의 개선이 요구되고 있다. 부가적으로, 도 1에서 참조 부호 10은 반도체 기판을 나타내며, 참조 부호 20은 콘택홀을 가지는 물질막 패턴, 예컨대 절연막 패턴을 나타내고, 참조 부호 30은 배선으로 이용되는 리플로우된 알루미늄층을 나타낸다.
도 2는 종래의 PVD 방법으로 증착된 알루미늄층(35)의 단면을 개략적으로 나타낸다.
일반적으로, 반도체 장치의 양산에서는 알루미늄층을 형성하는 공정이 연속적으로 진행된다. 따라서, 기화되는 입자, 즉, 스퍼터링된 입자가 반도체 기판(10) 상에 반응하여 증착할 때의 반응열 및 공정 분위기의 온도 등에 의해서 반도체 기판(10)이 장착되는 플레이튼(platen;도시되지 않음)의 온도가 세팅(setting) 온도 보다 상승한다. 이때, 플레이튼은 소위 히터 블록(heater block)을 포함하는 개념이다. 더욱 상세히 설명하면, 플레이튼의 온도가 공정 레시피(process recipe)에 따라 세팅되는 온도에서 벗어나 대략 200℃ 정도의 온도까지 상승하게 된다.
이와 같이 반도체 기판(10)이 장착되는 플레이튼의 온도가 과대하게 증가함에 따라, 반도체 기판(10) 상에 증착되는 알루미늄층(35)의 표면 몰폴로지(morphology)는 나빠지고 불균일한 형태 및 두께를 가지며 형성된다. 따라서 알루미늄층(35)의 균일도(uniformity)는 감소하게 된다. 이와 같은 균일도의 감소는 반도체 기판(10)에 알루미늄층(35)이 증착될 때 높은 온도에 의해서 과대하게 큰 그레인(grain;45)이 형성되는 현상에 기인한다. 이에 따라, 콘택홀을 채우기 위해 증착되는 알루미늄층(35)의 스텝 커버리지(step coverage)는 나빠지고, 큰 그레인(grain;45)의 발생에 의해서 후속의 리플로우 공정에서 리플로우 특성 저하가 도출된다. 리플로우 특성이 저하함에 따라 상기한 콘택 채움 불량(40)이 발생할 확률은 보다 더 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는 낮은 온도에서 증착 공정을 수행할 수 있어 후속의 콘택홀의 채움 불량을 억제하고 표면의 몰폴로지를 향상시킬 수 있는 PVD 방법을 이용하는 반도체 장치의 박막 형성 방법을 제공하는데 있다.
도 1 및 도 2는 종래의 박막 형성 방법의 문제점을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 3은 본 발명에 사용되는 물리적 기상 증착 장치(physical vapour deposition apparatus)의 반응 챔버(process chamber)의 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 4 내지 도 7은 본 발명에 따르는 박막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 8은 본 발명의 박막 형성 방법에 따라 대략 50℃ 이하로 플레이튼의 온도를 유지하며 층착된 알루미늄층의 표면을 나타내는 주사 전자 현미경(scanning elecronic microscope) 사진이다.
도 9는 대략 110℃ 이상으로 플레이튼의 온도를 유지하며 증착된 알루미늄층의 표면을 나타내는 주사 전자 현미경 사진이다.
도 10은 본 발명의 박막 형성 방법에 따라 증착되고 리플로우된 알루미늄층의 단면을 나타내는 주사 전자 현미경 사진이다.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판을 플레이튼 상에 장착한다. 이후에, 상기 플레이튼을 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지시켜 상기 반도체 기판의 온도를 일정한 낮은 온도로 유지시키기 위해서 상기 플레이튼 내로 냉매를 펌핑한다. 이때, 상기 냉매를 펌핑하는 단계는 상기 플레이튼 내로 대략 10℃ 내지 18℃ 정도의 온도로 유지되는 냉각수를 펌핑하여 상기 플레이튼의 온도를 유지시키는 방법으로 수행된다. 또는 상기 플레이튼 내로 냉각수를 펌핑하며 상기 냉각수와 독립적으로 압축 가스를 상기 플레이튼 내로 펌핑하여 상기 플레이튼의 온도를 유지시키는 방법으로 수행된다. 다음에, 상기 반도체 기판 상에 상기 플레이튼을 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지시키며 물리적 기상 증착 공정을 이용하여 물질층을 증착한다.
또한, 본 발명은 반도체 기판 상을 노출시키는 콘택홀을 가지는 절연층 패턴이 표면 상에 형성된 반도체 기판을 플레이튼에 장착한다. 이후에, 상기 플레이튼을 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지시켜 상기 반도체 기판의 온도를 일정한 낮은 온도로 유지시키기 위해서 상기 플레이튼 내로 냉매를 펌핑한다. 이때, 상기 냉매를 펌핑하는 단계 이전에 상기 반도체 기판을 대략 400℃ 내지 600℃ 정도의 온도에서 디개싱한다. 다음에, 상기 절연층 패턴 상에 상기 플레이튼을 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지시키며 물리적 기상 증착 공정을 이용하여 상기 콘택홀을 통해서 상기 노출되는 반도체 기판에 접촉하는 알루미늄층을 증착한다. 상기 알루미늄층을 증착하는 단계 이후에 상기 알루미늄층을 리플로우시키는 단계를 더 포함한다. 또한, 상기 알루미늄층을 증착하는 단계 이전에 상기 알루미늄층의 하부에 웨팅층을 더 형성한다. 상기 웨팅층으로는 상기 플레이튼이 대략 50℃ 이하의 온도, 즉, 대략 -10℃ 내지 45℃ 정도의 온도로 유지되며 물리적 기상 증착 방법을 이용하여 증착된 질화 티타늄층을 이용한다.
본 발명에 따르면, 낮은 온도에서 증착 공정을 수행할 수 있어 콘택홀의 채움 불량을 억제하고 표면의 몰폴로지를 향상시킬 수 있는 물리적 기상 증착 방법을 이용하는 반도체 장치의 박막 형성 방법을 제공할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 층의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 층이 개재되어질 수도 있다.
또한, 스퍼터 증착 방법을 이용하여 알루미늄층을 형성한 후, 상기 알루미늄층을 리플로우시키는 알루미늄 리플로우 방법을 예로 들어 본 실시예를 설명하지만, 본 발명이 이에 한정되는 것은 아니다. 또한, 알루미늄층은 알루미늄을 모질(host material)로 다른 원소들이 첨가된 알루미늄계 합금을 포함하는 개념으로 서술된다. 한편, 본 실시예는 스퍼터 증착 방법으로 알루미늄층을 형성할 때 콜리메이터(collimator)를 도입하는 경우에 관하여 설명한다. 더하여, 박막, 즉, 알루미늄층이 증착될 때 반도체 기판을 낮은 온도로 유지하면, 작은 크기의 그레인을 가지는 박막이 형성되는 현상을 근거로 하여 본 실시예를 설명한다. 즉, 낮은 온도에서 증착 반응이 진행되면, 그레인의 성장 속도가 낮아져 작은 크기의 그레인을 가지는 박막이 형성되는 원리에 이론적인 근거를 둔다.
먼저, 본 실시예에서 이용되는 PVD 장치를 스퍼터 장치를 예로 들어 설명한다. 스퍼터 장치는 통상적으로 다수의 반응 챔버 및 로드 록 챔버(load lock chamber;도시되지 않음)들로 이루어진다. 이때, 상기 반응 챔버들은 반도체 기판이 장착되어 각 공정 단계에 따른 반응이 진행되는 장소의 역할을 한다. 또한, 로드 록 챔버에서 반도체 기판은 각 공정 단계에 적합한 반응 챔버에 장착되기 위해서 대기하거나 또는 로봇 암(robot arm;도시되지 않음)에 의해서 이동된다. 또한, 반응 챔버들은 일련되게 상기 로드 록 챔버 주위에 연결된다. 더하여, 알루미늄 리플로우 방법에 이용되는 스퍼터 장치의 경우에는 디개싱 공정(degassing process)이 수행되는 디개싱용 챔버 및 리플로우 반응이 수행되는 리플로우 챔버 등이 상기 반응 챔버들에 일련되게 배치된다.
도 3은 본 발명의 실시예에서 이용되는 PVD 장치의 반응 챔버(process chamber;10)의 일례를 개략적으로 나타낸다.
한편, 반응 챔버(100)는 그 내부에 반도체 기판(200)이 장착되는 플레이튼(300) 및 상기 플레이튼(300) 상에 대향되게 도입되는 타겟(400)을 포함하고 있다. 이때, 상기 플레이튼(300)은 히터 블록(heater block) 또는 히터 테이블(heater table) 등과 같은 발열의 기능을 가지고 있다. 또한, 그 내부에는 냉매가 흐르는 통로의 역할을 하는 도관(conduit;310, 330))이 형성되어 있어 냉각 기능을 갖추고 있다. 이에 따라, 상기 플레이튼(300)은 스퍼터 반응이 진행되는 전 공정에서 대략 50℃ 이하의 온도, 보다 상세하게는 대략 -10℃ 내지 45℃ 정도의 온도로 유지될 수 있다. 따라서, 상기 플레이튼(300)과 접촉하는 반도체 기판(200) 또한 스퍼터 공정 중에 낮은 온도로 계속 유지될 수 있다.
상기한 바와 같이 플레이튼(300)을 대략 50℃ 이하의 온도로 유지하기 위해서, 상온(room temperature) 이하의 온도, 예컨대 대략 10℃ 내지 18℃ 정도의 온도를 가지는 냉각수를 냉매로 이용한다. 또한, 보다 높은 냉각 효율을 얻기 위해서 상기 도관(310, 330)을 다중 구조, 예를 들어 이중 구조로 형성한다. 예컨대, 제1도관(310)과 제2도관(330)을 형성하여 제1도관(310)으로는 상기한 냉각수를 흘리며 제2도관(330)으로는 상기 제1도관(310)과는 독립적으로 압축 가스를 흘려보냄으로써, 상기 플레이튼(300)을 보다 효율적으로 낮은 온도로 냉각시킬 수 있다.
또한, 참조 부호 315는 냉각수를 상기 제1도관(310)내로 펌핑(pumping)하는 수단, 예컨대 펌프를 나타내며, 참조 부호 335는 압축 가스를 플레이튼(300) 내로 펌핑하는 수단, 예컨대 압축 탱크(tank)를 나타낸다. 상기 플레이튼(300)의 온도는 열전대(350)에 의해서 관측된다. 이와 같이 상기 열전대(350)에 의해서 관측되는 신호를 제어부(370)에서 감지하여 상기 펌프(310) 및 압축 탱크(335)의 밸브(valve)를 조절하여 압축 가스압을 조절함으로써 상기 플레이튼(300)의 온도를 대략 50℃ 이하의 온도로 유지시킨다.
한편, 상기 타겟(400)과 플레이튼(300) 사이에는 콜리메이터(collimator;500)가 도입되어, 상기 타겟(400)에서 발생하는 기화된 입자들이 상기 반도체 기판(200)으로 직진성을 가지며 이동되도록 가이드(guide)한다. 이에 따라, 증착되는 알루미늄층은 보다 균일한 특성을 가진다.
도 4 내지 도 7은 본 실시예에 따르는 박막 형성 방법을 설명하기 위해서 도시된 단면도들이다.
도 4는 반도체 기판(200) 상에 절연층 패턴(230)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(200) 상에 절연층을 형성한다. 이후에, 반도체 기판(200)의 소정 영역을 노출시키는 콘택홀을 형성하여 절연층 패턴(230)을 형성한다. 이때, 상기 절연층은 그 하부에 다른 물질층, 예컨대 배선 등과 같은 물질층을 가질 수 있으며, 상기 콘택홀은 배선의 표면을 노출시키는 경우일 수 있다.
이후에, 상기 절연층 패턴(230)이 형성된 반도체 기판(200)을 스퍼터 장치에 장착한다. 보다 상세하게는 디개싱용 챔버에 장착하여 상기 반도체 기판(200)을 디개싱시킨다. 이때 반도체 기판(200)의 표면에 흡착되어 있을 수분 또는 불순물을 완전하게 제거하기 위해서 대략 400℃ 내지 600℃ 정도의 온도를 상기 반도체 기판(200)에 인가하여 디개싱 공정을 수행한다. 보다 바람직하게는 대략 500℃ 정도의 온도에서 디개싱 공정을 수행한다. 이와 같이 본 실시예에 따르는 디개싱 공정은 통상의 디개싱 공정에 비해 높은 온도에서 수행된다. 따라서, 보다 완전하게 수분 또는 불순물을 반도체 기판(200) 상에서 제거할 수 있다. 불순물 또는 수분에 의한 형성되는 박막의 불균일한 성장을 방비할 수 있다. 이에 따라 후속의 공정에 의해서 형성되는 층은 보다 균일하게 형성된다.
도 5는 반도체 기판(200)에 접촉하는 웨팅층(wetting layer;250)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 디개싱된 반도체 기판(200)을 반응 챔버(100)의 플레이튼(300)에 장착한다. 이후에, 플레이튼(300) 내로 냉매를 펌핑하여 상기 플레이튼(300)의 온도를 대략 50℃ 이하로 유지시킨다. 바람직하게는 대략 -10℃ 내지 45℃ 정도의 온도로 유지시킨다. 이어서, 타겟(400)으로부터 기화된 입자들을 상기 반도체 기판(200) 상으로 이동시켜 웨팅층(250)을 증착시킨다. 이때, 상기 웨팅층(250)으로는 질화 티타늄(TiN)층을 이용한다. 이와 같이 형성되는 웨팅층(250)은 이후에 증착되는 알루미늄층의 계면 특성을 향상시킨다. 따라서, 후속의 알루미늄층 증착 공정에서 스텝 커버리지 특성의 증대를 도모할 수 있다.
도 6은 웨팅층(250) 상에 알루미늄층(270)을 증착시키는 단계를 개략적으로 나타낸다.
구체적으로, 웨팅층(250)이 형성된 반도체 기판(200)을 플레이튼(300)에 장착한다. 이후에, 스퍼터 증착 공정을 수행하여 상기 웨팅층(250) 상에 알루미늄층(270)을 증착한다. 이때, 상기 웨팅층(250)의 증착이 수행되는 반응 챔버(100)와는 다른 반응 챔버(100)에서 증착 반응이 수행되는 것이 바람직하다. 그러나, 상기 타겟(400)을 알루미늄계 물질로 교체하여 이용하면 동일한 반응 챔버(100)에서 증착 공정을 수행하는 방편도 가능하다.
알루미늄층(270)을 증착하기 이전에, 플레이튼(300)에 냉매를 순환시켜 온도를 대략 50℃ 이하로, 바람직하게는 대략 -10℃ 내지 45℃ 정도로 유지시킨다. 이후에, 상기 알루미늄계 타겟(400)을 이온 폭격으로 기화시켜, 기화된 입자를 상기 반도체 기판(200) 상으로 이동시켜 상기 웨팅층(250) 상에 알루미늄층(270)을 형성한다. 본 실시예에서 상기한 알루미늄층(270)의 증착 공정 도중에서도 상기 플레이튼(300)이 대략 50℃이하의 온도로 계속 유지되어 상기 반도체 기판(200)을 낮은 온도로 계속 유지시킨다. 이에 따라, 상기 알루미늄층(270) 증착 공정 중에서 플레이튼(300)의 온도 증가를 방지할 수 있다. 따라서, 상기 플레이튼(300)과 접촉하는 반도체 기판(200)의 온도 증가 또한 방지할 수 있어, 낮은 온도에서 상기 알루미늄층(270)의 증착 공정을 계속 수행할 수 있다.
이에 따라, 증착되는 알루미늄층(270)은 작은 크기의 그레인을 가지고 우수한 스텝 커버리지를 가지며 균일하게 형성된다. 이와 같은 현상은 열역학적으로 낮은 반응 온도에 의한 낮은 그레인 성장 속도에 기인한다. 즉, 상기 알루미늄층(270)이 증착되는 반응이 상기한 바와 같이 낮은 온도로 유지되는 조건에서 진행되므로, 증착 반응은 낮은 그레인 성장 속도를 가지게 된다. 이에 따라, 그레인의 과대 성장을 방지할 수 있어 스텝 커버리지가 우수해지며 균일하게 알루미늄층(270)이 도포된다.
도 7은 증착된 알루미늄층(270)을 리플로우(reflow)시키는 단계를 개략적으로 나타낸다.
구체적으로, 알루미늄층(270)을 증착한 후 반도체 기판(200)에 대략 580℃정도의 온도를 인가하여, 증착된 알루미늄층(270)을 리플로우시킨다. 이때, 본 실시예에서는 대략 50℃이하의 낮은 온도에서 알루미늄층(270)이 증착되므로 증착된 알루미늄층(270)이 균일하고 작은 크기의 그레인을 가진다. 따라서, 상기 증착된 알루미늄층(270)은 열역학적으로 작은 크기의 그레인을 가져 높은 에너지 상태에 있으므로 낮은 온도에서도 용이하게 플로우(flow)될 수 있다. 즉, 알루미늄층(270)의 리플로우 특성이 증대되므로 대략 580℃ 정도의 낮은 리플로우 온도에서도 콘택홀이 완전하게 채워질 수 있다.
이에 따라 600℃ 이상의 높은 리플로우 온도를 인가하지 않더라도, 보이드 등과 같은 콘택홀 채움 불량의 발생을 방지하며 리플로우된 알루미늄층(270a)을 형성할 수 있다. 따라서, 낮은 온도에서 리플로우 공정을 진행할 수 있어 높은 리플로우 공정 온도에 의한 금속 콘택(metal contact)에서의 정션 스파이크(junction spike)등과 같은 열공정에 의한 불량의 발생을 억제할 수 있다.
본 실시예에 의해 구현되는 효과는 다음 실시예들에 의해서 더욱 명확히 뒷받침될 수 있다.
〈실험예1;증착된 알루미늄층의 표면 특성〉
본 실시예에 따르는 증착 공정에 의해서 증착된 알루미늄층의 표면 특성을 관찰 분석한다. 시편은 반도체 기판 상에 열 산화막을 형성한 후, 콜리메이터를 이용하는 스퍼터 방법으로 플레이튼의 온도를 대략 50℃ 이하로 유지하며 알루미늄층을 증착하였다. 증착되는 알루미늄층의 두께는 대략 5000Å 정도로 조절하였다. 이와 같이 증착된 알루미늄층의 표면을 주사 전자 현미경(Scanning Electronic Microscope;이하 "SEM"이라 한다)을 이용하여 도 8에 도시하였다. 또한, 본 실시예에 따라 증착된 알루미늄층의 표면을 비교 관찰하기 위한 비교 시편을 다음과 같이 준비하였다. 즉, 플레이튼의 온도를 대략 110℃ 이상으로 관리하며 상술한 바와 같이 열 산화막 상에 대략 5000Å의 두께로 알루미늄층을 형성하였다. 이후에 상기 알루미늄층의 표면을 SEM으로 관찰하여 도 9에 도시하였다.
도 8 및 도 9를 참조하면, 플레이튼의 온도를 대략 50℃ 이하로 유지시킨 시편의 표면에서는 비교 시편의 표면 보다 미세한 크기의 그레인이 관찰된다. 반면에, 도 9의 비교 시편의 표면에서는 그레인의 성장이 크게 진행되어 과대하게 큰 그레인이 관측된다. 또한, 표면의 몰폴로지를 비교하면, 본 실시예에 따라 제작된 시편의 표면은 플랫(flat)하고 균일한 형상의 표면이 관측된다. 반면에, 비교 시편은 과대하게 성장된 그레인에 의해서 울퉁불퉁한 표면을 가짐이 관측된다. 열역학적인 견지에서 작은 크기를 가지는 그레인들로 이루어진 물질층은 높은 그레인 바운더리 에너지(grain boundary energy) 상태를 가진다. 따라서, 작은 크기의 그레인으로 이루어진 본 실시예에 따르는 시편의 알루미늄층은 높은 에너지 상태에 있으며, 낮은 온도의 열에너지에 의해서도 용이하게 플로우될 수 있다. 따라서, 후속의 리플로우 공정에서 본 실시예에 따르는 시편의 알루미늄층이 비교 시편의 알루미늄층에 비해 우수한 리플로우 특성을 발현할 것이라는 것은 자명해진다.
〈실험예2;리플로우된 알루미늄층의 콘택홀 채움 특성〉
본 실시예에 따르는 알루미늄층이 리플로우 공정을 거친 후의 콘택홀 채움 특성을 분석한다. 시편은 반도체 기판 상에 콘택홀을 가지는 열 산화막을 형성한 후, 콜리메이터를 이용하는 스퍼터 방법으로 플레이튼의 온도를 대략 50℃ 이하로 유지하며 알루미늄층을 증착하였다. 증착되는 알루미늄층의 두께는 대략 5000Å 정도로 조절하였다. 이후에, 대략 580℃ 정도의 온도에서 상기 알루미늄층을 리플로우시킨 후, 콘택홀을 채운 알루미늄층의 종단 단면을 SEM으로 관찰하여 도 10에 나타내었다. 본 실험예2에서의 알루미늄층 증착 조건은 실험예1에서의 본 실시예에 따르는 증착 조건을 인용하였으며, 그 외의 조건은 반도체 장치를 양산하는 조건에 준하였다. 도 10을 참조하면, 본 실시예에 따라 증착되고 리플로우된 알루미늄층은 우수한 콘택홀 채움 특성을 나타냄을 알 수 있다. 또한, 리플로우에 의해서 콘택홀을 채울 때 보이드 등과 같은 채움 불량의 발생이 없음을 알 수 있다.
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적으로 사용된 것이지 의미 한정이나 특허 청구 범위에 기재된 본 발명의 범위를 제한하기 위해 사용된 것이 아니다. 예컨대, 플레이튼은 히터 블록 또는 히터 테이블과 같이 반도체 기판이 놓여지는 부재를 의미하며, 알루미늄층은 알루미늄에 실리콘 등과 같은 다른 원소가 합금된 알루미늄계 합금층을 포함하는 의미로 사용되었다. 또한, 상술한 본 발명은 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 물리적 기상 증착 장치, 예컨대 스퍼터 장치의 플레이튼의 온도를 대략 50℃ 이하로 유지하며 증착 공정을 진행함으로써, 증착 공정 도중에도 반도체 기판을 낮은 온도로 유지시킬 수 있다. 이에 따라 반도체 기판 상에 증착되는 알루미늄층이 작은 그레인을 가질 수 있고 높은 균일도를 가질 수 있다. 따라서, 후속의 리플로우 공정에서 낮은 온도, 예컨대 580℃ 정도의 온도에서 우수한 리플로우 특성을 구현할 수 있다. 즉, 증착된 알루미늄층이 리플로우하여 콘택홀을 채울 때 보이드 등과 같은 콘택홀 채움 불량의 발생을 억제하며 완전히 콘택홀을 채울 수 있다.
이와 같이 콘택홀 채움 특성의 증대로 높은 리플로우 온도, 예컨대 600℃ 이상의 온도를 채용할 필요가 없으므로, 높은 리플로우 온도에 의한 하부층에서의 콘택 불량, 예컨대 메탈 콘택에서의 확산 장벽층의 온도 한계에 의한 정션 스파이크 등과 같은 불량의 발생을 방지할 수 있다.

Claims (17)

  1. 반도체 기판을 플레이튼 상에 장착하는 단계;
    상기 플레이튼을 대략 50℃ 이하의 온도로 유지시켜 상기 반도체 기판의 온도를 일정하게 유지시키기 위해서 상기 플레이튼 내로 냉매를 펌핑하는 단계; 및
    상기 반도체 기판 상에 상기 플레이튼을 대략 50℃ 이하의 온도로 유지시키며 물리적 기상 증착 공정을 이용하여 물질층을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  2. 제1항에 있어서, 상기 냉매를 펌핑하는 단계는
    상기 플레이튼 내로 냉각수를 펌핑하여 상기 플레이튼의 온도를 유지시키는 방법으로 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  3. 제2항에 있어서, 상기 냉각수는
    대략 10℃ 내지 18℃ 정도의 온도를 가지는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  4. 제1항에 있어서, 상기 냉매를 펌핑하는 단계는
    상기 플레이튼 내로 냉각수를 펌핑하며 상기 냉각수와 독립적으로 압축 가스를 상기 플레이튼 내로 펌핑하여 상기 플레이튼의 온도를 유지시키는 방법으로 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  5. 제1항에 있어서, 상기 플레이튼은 대략 -10℃ 내지 45℃ 정도의 온도로 유지되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  6. 반도체 기판 상을 노출시키는 콘택홀을 가지는 절연층 패턴이 표면 상에 형성된 반도체 기판을 플레이튼에 장착하는 단계;
    상기 플레이튼을 대략 50℃ 이하의 온도로 유지시켜 상기 반도체 기판의 온도를 일정하게 유지시키기 위해서 상기 플레이튼 내로 냉매를 펌핑하는 단계; 및
    상기 절연층 패턴 상에 상기 플레이튼을 대략 50℃ 이하의 온도로 유지시키며 물리적 기상 증착 공정을 이용하여 상기 콘택홀을 통해서 상기 노출되는 반도체 기판에 접촉하는 알루미늄층을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  7. 제6항에 있어서, 상기 냉매를 펌핑하는 단계는
    상기 플레이튼 내로 냉각수를 펌핑하여 상기 플레이튼의 온도를 유지시키는 방법으로 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  8. 제7항에 있어서, 상기 냉각수는
    대략 10℃ 내지 18℃ 정도의 온도를 가지는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  9. 제8항에 있어서, 상기 냉매를 펌핑하는 단계는
    상기 플레이튼 내로 냉각수를 펌핑하며 상기 냉각수와 독립적으로 압축 가스를 상기 플레이튼 내로 펌핑하여 상기 플레이튼의 온도를 유지시키는 방법으로 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  10. 제8항에 있어서, 상기 플레이튼은 대략 -10℃ 내지 45℃ 정도의 온도로 유지되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  11. 제8항에 있어서, 상기 냉매를 펌핑하는 단계 이전에
    상기 반도체 기판을 디개싱하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  12. 제8항에 있어서, 상기 디개싱하는 단계는
    대략 400℃ 내지 600℃ 정도의 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  13. 제8항에 있어서, 상기 알루미늄층을 증착하는 단계 이후에
    상기 알루미늄층을 리플로우시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  14. 제8항에 있어서, 상기 알루미늄층을 증착하는 단계 이전에
    상기 알루미늄층의 하부에 웨팅층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  15. 제14항에 있어서, 상기 웨팅층을 형성하는 단계는
    상기 플레이튼이 대략 50℃ 이하의 온도로 유지되며 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  16. 제15항에 있어서, 상기 웨팅층을 형성하는 단계는
    상기 플레이튼이 대략 -10℃ 내지 45℃ 정도의 온도로 유지되며 수행되는 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
  17. 제15항에 있어서, 상기 웨팅층은 물리적 기상 증착 방법으로 형성된 질화 티타늄층인 것을 특징으로 하는 반도체 장치의 박막 형성 방법.
KR1019970070669A 1997-12-19 1997-12-19 반도체장치의 박막 형성방법 KR100258983B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970070669A KR100258983B1 (ko) 1997-12-19 1997-12-19 반도체장치의 박막 형성방법
JP10186524A JPH11186195A (ja) 1997-12-19 1998-07-01 半導体装置の薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970070669A KR100258983B1 (ko) 1997-12-19 1997-12-19 반도체장치의 박막 형성방법

Publications (2)

Publication Number Publication Date
KR19990051352A KR19990051352A (ko) 1999-07-05
KR100258983B1 true KR100258983B1 (ko) 2000-06-15

Family

ID=19527854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070669A KR100258983B1 (ko) 1997-12-19 1997-12-19 반도체장치의 박막 형성방법

Country Status (2)

Country Link
JP (1) JPH11186195A (ko)
KR (1) KR100258983B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395095B1 (en) * 1999-06-15 2002-05-28 Tokyo Electron Limited Process apparatus and method for improved plasma processing of a substrate
JP5072700B2 (ja) * 2008-04-25 2012-11-14 キヤノン株式会社 成膜装置

Also Published As

Publication number Publication date
KR19990051352A (ko) 1999-07-05
JPH11186195A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
KR100296533B1 (ko) 실란의사용없이진공챔버내에서wf6환원에의해수행되는텅스텐cvd공정중에서의텅스텐핵형성방법
US5580823A (en) Process for fabricating a collimated metal layer and contact structure in a semiconductor device
JP3193875B2 (ja) 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置
JP3187011B2 (ja) 半導体装置の製造方法
US7550046B2 (en) Vapor deposition system using benzotriazole (BTA) and isopropyl alcohol for protecting copper interconnects
JP2009010434A (ja) 低温で基板のステップカバレージを改良する方法及び装置
KR20180101226A (ko) 루테늄 배선의 제조 방법
US5672385A (en) Titanium nitride film-MOCVD method incorporating use of tetrakisdialkylaminotitanium as a source gas
US5597458A (en) Method for producing alloy films using cold sputter deposition process
JPH04257227A (ja) 配線形成方法
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
JP2002305162A (ja) Cvd装置
KR100258983B1 (ko) 반도체장치의 박막 형성방법
JP6723128B2 (ja) ニッケル配線の製造方法
US6887522B2 (en) Method for forming a copper thin film
JP3200085B2 (ja) 高密度集積回路用導電層又は構造物の製法及び装置
US6627547B2 (en) Hot metallization process
JP7488127B2 (ja) 金属配線の形成方法及び成膜装置
JP3281816B2 (ja) 銅配線製造方法
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JPS63290269A (ja) スパッタリング装置
JP4327407B2 (ja) 銅配線膜形成方法
TWI683919B (zh) Cu膜之形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee