CN1836317A - 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统 - Google Patents

成膜方法、半导体装置的制造方法、半导体装置、基板处理系统 Download PDF

Info

Publication number
CN1836317A
CN1836317A CNA2004800233557A CN200480023355A CN1836317A CN 1836317 A CN1836317 A CN 1836317A CN A2004800233557 A CNA2004800233557 A CN A2004800233557A CN 200480023355 A CN200480023355 A CN 200480023355A CN 1836317 A CN1836317 A CN 1836317A
Authority
CN
China
Prior art keywords
mentioned
film
carbon film
interpolation
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800233557A
Other languages
English (en)
Other versions
CN100514574C (zh
Inventor
川村刚平
小林保男
西泽贤一
寺井康浩
浅野明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1836317A publication Critical patent/CN1836317A/zh
Application granted granted Critical
Publication of CN100514574C publication Critical patent/CN100514574C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的成膜方法，其特征在于，该方法包括使用含有C和F的原料气体形成添加F的碳膜的工序；通过游离基对形成的所述添加F的碳膜进行改性的工序和对所述添加F的碳膜进行改性的工序，所述原料气体分子中的F原子数与C原子数之比F/C大于1且小于2。

Description

成膜方法、半导体装置的制造方法、半导体装置、基板处理系统
技术领域
本发明涉及绝缘膜的制造方法，特别涉及添加有F(氟)的碳膜的成膜方法，使用这样的添加氟的碳膜成膜方法的半导体装置制造方法和通过这样的方法制造的半导体装置，此外还涉及用于制造这样的半导体装置的基板处理系统。
背景技术
在最近精细化的半导体装置中，要将在基板上形成的极大量的半导体元件进行电连接，使用所谓的多层布线结构。在多层布线结构中，将埋设有布线图案的层间绝缘膜进行多层层积，隔着在上述层间绝缘膜中形成的接触孔，将一层的布线图案与相邻接层的布线图案或者基板中的扩散区相互连接。
在这样的精细化的半导体装置中，由于在层间绝缘膜中复杂的布线图案相互接近地形成，所以层间绝缘膜中的寄生电容产生的电信号的布线延迟就成为严重的问题。
因此，在特别是最近的被称为所谓亚微米(submicron)或亚四分之一微米(subquotermicron)的超精细化半导体装置中，使用铜的布线图案作为构成多层布线结构的布线层，使用比介电常数3～3.5左右的添加F的氧化硅膜(SiOF膜)代替现有的使用比介电常数在4左右的二氧化硅膜(SiO2膜)作为层间绝缘膜。
但是，在SiOF膜中，比介电常数的降低也是有限的，在这样的以SiO2基体的绝缘膜中，要达到在设计尺寸所规定的0.1μm以下一代的半导体装置所要求的不到3.0的比介电常数是很困难的。
此外，对于比介电常数更低的所谓低介电常数(低-K)绝缘膜，有各式各样的材料，但在多层布线结构中使用的层间绝缘膜中，不仅要求低的比介电常数，而且必须使用高机械强度并对热处理具有稳定性的材料。
添加F的碳膜(CF膜)在具有足够的机械强度，而且能够实现2.5以下的比介电常数这一点上，有希望作为在下一代超高速半导体装置中使用的低介电常数层间绝缘膜。
一般说来，添加F的碳膜具有用CnFm表示的化学式，有报道说能够通过平行平板型等离子体处理装置或ECR型等离子体处理装置制造。
比如专利文献1，在平行平板型等离子体处理装置中，使用CF4、C2F6、C3F8、C4F8等氟碳化合物作为原料气体，得到添加F的碳膜。在专利文献2中，在ECR型等离子体处理装置中，使用CF4、C2F6、C3F8、C4F8等氟化气体作为原料气体，得到添加F的碳膜。
专利文献1：日本专利特开平8-83842号公报
专利文献2：日本专利特开平10-144675号公报
发明内容
此外，在现有的添加F的碳膜中漏电电流大，在加热到大约400℃左右的半导体加工中的使用温度的情况下，有容易产生从膜脱出的气体的问题，在层间绝缘膜中使用这样的膜的情况下，据认为会严重影响半导体装置的可靠性。漏电电流大而且产生脱出的气体，意味着在现有这样的添加F的碳膜中包含着种种缺陷。
当如现有技术那样形成添加F的碳膜时，为从系统中除去由于氟碳化合物离解生成的F游离基，有必要在原料气体中添加氢气，结果在得到的添加氟的碳膜中含有大量的氢。但是这样含有大量氢的添加氟的碳膜会向膜中释放出HF，使布线层或绝缘膜发生腐蚀。
如上所述的添加F的碳膜在多层布线结构中作为层间绝缘膜，经常与铜布线图案组合使用，但在使用这样的铜布线图案的多层布线结构中，为阻止布线图案中Cu的扩散，布线图案形成的布线槽或通孔(viahole)的侧壁面典型地必须覆盖上Ta等阻隔层金属膜。但是，当在添加F的碳膜表面上堆积Ta阻隔层金属膜时，添加F碳膜中的F会与阻隔层金属膜中的Ta发生反应生成挥发性的TaF。由于形成此TaF，特别是在露出添加F的碳膜的通孔侧壁面上产生，会使密合性恶化，使多层布线结构的可靠性或寿命恶化。
图1表示使用现有的添加F碳膜的通路接触(viacontact)结构的例子。
参照图1，通过添加F的碳膜构成的层间绝缘膜2形成在埋设有铜布线图案1A的低介电常数层间绝缘膜1上，在上述添加F的碳膜2上形成的硬掩膜图案3掩膜上形成通孔2A，使得上述铜布线图案1A从上述添加F的碳膜2中露出。
在上述通孔2A的侧壁面上露出构成上述层间绝缘膜2的添加F的碳膜，上述侧壁面被在上述硬掩膜图案3上的、覆盖住上述通孔2A堆积形成的Ta膜4覆盖。由于在这样的通路接触结构中，在膜中含有如前面说明的大量氢，有使构成膜的F与氢反应形成腐蚀性HF的危险。
而在上述通孔2A的侧壁面上，Ta掩膜4与由于干蚀刻而露出的新鲜的添加F的碳膜表面相接触，使其与在这样的膜表面上存在的F反应而形成挥发性的TaF。
在此，本发明为解决上述问题，以提供新型有用的成膜方法、半导体装置的制造方法、半导体装置和基板处理系统作为概括的课题。
本发明更具体的课题在于提供能够形成在层间绝缘膜中使用可靠性高的多层布线结构的、添加氟的碳膜成膜方法。
按照本发明提供一种成膜方法，包括：
使用含有C和F的原料气体形成添加F的碳膜的工序；和
通过游离基对形成的上述添加F的碳膜进行改性的工序，
其中，上述原料气体的分子中F原子数与C原子数之比F/C大于1且小于2。
按照本发明提供一种半导体装置的制造方法，包括：
通过使用分子中含有C和F的原料气体的等离子体CVD加工，在基板上堆积添加F的碳膜的工序；
对上述添加F的碳膜进行干蚀刻，在上述添加F的碳膜上形成开口部的工序；和
用金属膜覆盖上述开口部的侧壁面和底面的工序，
其中，在形成上述开口部的工序之后和用上述金属膜覆盖上述开口部的侧壁面和底面的工序之前，至少包括通过游离基对上述开口部的侧壁面进行改性的工序，
在上述原料气体的分子中，F原子数和C原子数之比F/C大于1且小于2。
按照本发明提供一种基板处理系统，包括：
真空搬运室；
与上述真空搬运室结合，进行添加氟元素碳膜的干蚀刻的第一处理室；
与上述真空搬运室结合，进行添加氟元素碳膜的改性的第二处理室；
与上述真空搬运室结合，进行添加氟元素碳膜的干清洁的第三处理室；和
与上述真空搬运室结合，进行金属膜的堆积的第四处理室，
其中，上述第一和第二处理室中的每一个都具有：
与排气系统结合，具有保持被处理基板的基板保持台的处理容器；
与上述基板保持台上的被处理基板相对地设置，构成上述处理容器外壁的一部分的微波窗；
在上述处理容器的外侧与上述微波窗结合设置的平面微波天线；
向上述处理容器内供给稀有气体的第一气体供给系统，和
设置在上述处理容器内，将上述处理容器内部的空间分隔为包括上述微波窗的第一空间部分和包括上述基板保持台的第二空间部分，形成能够使在上述第一空间部分形成的等离子体侵入上述第二空间部分的开口部，并将处理气体导入上述处理容器内的第二气体供给系统。
按照本发明提供一种半导体装置的制造方法，由以下工序构成：
通过使用分子中含有C和F的原料气体的等离子体CVD加工在基板上堆积添加氟元素的碳膜的工序；
在上述添加氟元素的碳膜中通过干蚀刻形成开口部的工序；和
堆积第一金属膜，使其覆盖上述开口部分的侧壁面和底面的工序，
其中，在上述形成开口部的工序之后和上述堆积第一金属膜的工序之前，设计有堆积通过在与F反应时形成稳定化合物的金属元素构成的第二金属膜，使其至少覆盖上述开口部分的侧壁面和底面的工序。
按照本发明提供一种半导体装置，由以下部分构成：
基板；
在上述基板上形成的添加氟元素的碳膜；
在上述添加氟元素的碳膜中形成的开口部；和
至少沿着上述开口部的侧壁面和底面形成的第一金属膜，
其中，在上述添加氟元素的碳膜和上述第一金属膜之间形成有覆盖上述开口部的侧壁面和底面的第二金属膜，
在上述第二金属膜上，沿着与露出上述添加氟元素碳膜的上述开口部的侧壁面的界面，形成有氟化物膜。
按照本发明，通过对露出的添加F的碳膜表面进行改性，除去在膜表面上存在的F原子，结果即使在这样的膜表面上形成阻隔层金属膜的情况下，在界面上也不会形成挥发性的氟化膜，能够实现高可靠性的电气接点。在形成上述添加F的碳膜时，使用由低电子温度微波进行的等离子体CVD处理，特别是通过使用分子中F和C原子数之比F/C大于1且小于2的原料气体，使得不添加氢气就能够实现所需添加F的碳膜的堆积。这就是说，这样形成的添加F的碳膜，在膜中实际上不含氢，因此即使在多层布线结构中被使用的情况下，也不会腐蚀布线层或其它绝缘膜。特别是由于在本发明的添加F的碳膜中实际上不含有氢，在使用比如氮游离基进行上述改性处理的情况下，膜不会被腐蚀，能够以更好的再现性稳定地进行所需的改性处理。
按照本发明，由于通过群集(cluster)型的基板处理系统实行添加F碳膜的干蚀刻和改性处理，以及干清洁处理和金属膜堆积处理，能够使基板从干蚀刻到金属膜堆积处理都不曝露在大气中，使得活性很高的添加F碳膜在刚刚干蚀刻之后露出的表面上不会吸附大气中的水分。
按照本发明，在添加F碳膜上堆积Ta膜等金属膜时，由于在其间隔着与F反应形成稳定化合物的第二金属膜，所以避免形成TaF等挥发性化合物造成在层间绝缘膜和阻隔层金属膜的界面上不稳定的问题。
附图说明
图1是说明现有的半导体装置制造方法中的问题的示意图。
图2A是表示在本发明中使用的微波等离子体处理装置结构的示意图。
图2B是表示在本发明中使用的微波等离子体处理装置结构的另一个示意图。
图3是表示图2的微波等离子体处理装置的一部分的示意图。
图4A是表示在图2的微波等离子体处理装置中电子温度分布的示意图。
图4B是表示在图2的微波等离子体处理装置中电子密度分布的示意图。
图5A是表示本发明第一实施例的半导体装置的制造方法的示意图(其一)。
图5B是表示本发明第一实施例的半导体装置制造方法的示意图(其二)。
图5C是表示本发明第一实施例的半导体装置制造方法的示意图(其三)。
图5D是表示本发明第一实施例的半导体装置制造方法的示意图(其四)。
图5E是表示本发明第一实施例的半导体装置制造方法的示意图(其五)。
图5F是表示本发明第一实施例的半导体装置制造方法的示意图(其六)。
图5G是表示本发明第一实施例的半导体装置制造方法的示意图(其七)。
图5H是表示本发明第一实施例的半导体装置制造方法的示意图(其八)。
图6是表示本发明第二实施例的群集型基板处理装置的结构的示意图。
图7是表示在本发明第二实施例中使用的另一种群集型基板处理装置的结构的示意图。
图8是表示本发明的第三实施例的半导体装置的结构的示意图。
具体实施方式
[第一实施例]
图2A、2B表示在本发明第一实施例中使用的微波等离子体处理装置100结构的示意图。在此图2A是表示微波等离子体处理装置100的断面图，而图2B是表示径向线状狭缝天线(radial line slot antenna)结构的示意图。
参照图2A，微波等离子体处理装置100具有从多个排气口11D排出气体的处理容器11，在上述处理容器11中形成有保持被处理基板12的保持台13。为实现上述处理容器11的均匀排气，在上述保持台13的周围形成有环状的空间11C，上述多个排气口11D以相等的间隔与上述空间11C相连通，也就是说通过对被处理基板形成轴对称的状态，使得经过上述空间11C和排气口11D对上述处理容器11进行均匀的排气。
在上述处理容器11上，在与上述保持台13上的被处理基板相对应的位置上，隔着密封圈16A形成由低损失电介质构成的陶瓷盖板17，作为上述处理容器11外壁的一部分，面对着上述被处理基板12。
上述盖板17隔着上述密封圈16A放置在设置于上述处理容器11上的环状部件14上，在上述环状部件14上形成与等离子体气体供给口14A相连通、其形状与上述环状部件14相对应的等离子体气体通道14B。此外，在上述环状部件14中相对于上述被处理基板12轴对称地形成多个与上述等离子体气体通道14B相连通的等离子体气体导入口14C。
在此向上述等离子体气体供给口14A供给的Ar、Kr或Xe以及H2等等离子体气体，从上述等离子体气体通道14B供给到上述导入口14C中，从上述导入口14C释放到在上述处理容器11内部的上述盖板17正下方的空间11A处。
在上述处理容器11上，特别是在上述盖板17上，与上述盖板17相距4～5mm设置有具有如图2B中所示放射面的径向线状狭缝天线30。
上述径向线状狭缝天线30隔着密封圈16B放置在上述环状部件14上，经过同轴波导管21连接着外部微波源(未图示)。上述径向线状狭缝天线30，将来源于上述微波源的微波释放到上述空间11A中，以激励等离子体气体。
上述径向线状狭缝天线30，由与上述同轴波导管21的外侧波导管21A相连接的平坦的盘状天线主体22和在上述天线主体22的开口部分上形成的、形成如在图2B所示的多个狭缝18a和与其正交的多个狭缝18b的放射板18构成，在上述天线主体22和上述放射板18之间插入由一定厚度的电介质板构成的相延迟板19。上述放射板18连接着构成同轴波导管21的中心导体21B。在上述天线主体22上设置有包括冷媒通道20A的冷却块20。
用这样结构的径向线状狭缝天线30，将从上述同轴波导管21发出的微波，在上述盘状的天线主体22和放射板18之间，在半径方向上行进展开，此时通过上述相延迟板19的作用压缩波长。在此，与这样在半径方向行进的微波波长相对应的上述狭缝18a和18b形成同心圆的形状，而且是互相正交的，由此就能够使具有圆偏振波的平面波在与上述放射板18实际上在垂直的方向上放射。
通过使用这样的径向线状狭缝天线30，就在上述盖板17正下方的空间11A中形成均匀的高密度等离子体。这样形成的高密度等离子体，其电子温度低，因此不会给被处理基板12造成损害，也不会发生由于处理容器11器壁的溅射而造成的金属污染。
在图2A和图2B的等离子体处理装置100中，此外是在上述处理容器11中，在上述盖板17和被处理基板12之间形成导体结构体24，该结构体形成将从外部的处理气体源(未图示)经过在上述处理容器11中形成的处理气体通道23和24A供给的处理气体进行释放的多个喷嘴24B，上述各个喷嘴24B将供给的处理气体释放到上述导体结构体24和被处理基板12之间的空间11B中。这就是说上述导体结构体24具有作为处理气体供给部的功能。在构成上述处理气体供给部的导体结构体24中，在上述相邻的喷嘴24B和24B之间，形成大尺寸的开口部24C，使得在如图3中所示的上述空间11A中形成的等离子体由于从上述空间11A扩散到上述空间11B而有效地通过。
图3是表示上述处理气体供给部24的底面图。
从图3中可以看出，上述喷嘴24B形成在上述处理气体供给部24与上述基板12相对的一侧，在面对上述盖板17的一侧不形成。
在此，在图2A、图2B的等离子体处理装置100中，从上述处理气体供给部24经过上述喷嘴24B向上述空间11B释放出处理气体的情况下，放出的处理气体被在上述空间11A中形成的高密度等离子体激励，在上述被处理基板12上进行同样的等离子体处理，此处理是有效而且高速的，但又不损伤基板和在基板上的元件结构，也不会污染基板。另一方面，从上述径向线状狭缝天线30放射出的微波，被由导体构成的上述处理气体供给部24阻隔住，不会损伤被处理基板12。
在图2A和图2B的基板处理装置中，上述空间11A和11B形成加工空间，而在设置有图3的处理气体供给部24的情况下，在上述空间11A中主要产生等离子体的激励，而在上述空间11B中则主要是由处理气体进行成膜。
图4A表示在图2A、图2B的等离子体处理装置100中，通过从上述等离子体气体导入口14C导入Ar气，将上述处理容器11中的过程压力设定为大约67Pa(0.5Torr)，在向上述径向线状狭缝天线30中以1.27W/cm2的能量密度导入2.45GHz或8.3GHz的微波的情况下，在包括上述空间11A和11B的加工空间中产生的电子温度分布。在此图4A中，纵坐标表示电子温度，横坐标表示从上述盖板下面测得的距离。
参照图4A可以看出，电子温度在上述盖板17正下方的区域中最高，在微波频率为2.45GHz的情况下为大约2.0eV，在微波频率为8.3GHz的情况下为大约1.8eV，与此相反，在与上述盖板17相距20mm以上的所谓扩散等离子体区，电子温度是大致一定的，取为1.0～1.1eV。
这样在图2A、图2B的微波等离子体处理装置100中，能够形成非常低电子温度的等离子体，能够实施要求使用如此低电子温度的等离子体的低能量的加工。
图4B表示在图2A和图2B的等离子体处理装置100的上述处理容器11中产生的等离子体电子密度的分布。
参照图4B可以看出，图示的例子与图4A一样，显示出通过从上述等离子体气体导入口14C导入Ar气，将上述处理容器11中的加工压力设定为大约67Pa(0.5Torr)，以1.27W/cm2的能量密度向上述径向线状狭缝天线30中导入2.45GHz或8.3GHz微波的情况下的结果，而在距上述盖板17的下面60～70mm左右的距离处，在频率为2.45GHz的情况下，即使在8.3GHz的情况下也实现1×1012cm-2的非常高的等离子体密度。
因此，在本实施例中，将上述处理气体导入口24的位置设定在距上述盖板17下面60mm以内的距离，使得能够实现上述1×1012cm-2的等离子体电子密度，通过从上述等离子体气体导入口14C导入Ar气，从上述天线导入频率为1～10GHz左右的微波，在上述加工空间11A中激励等离子体，在此状态下经过上述喷嘴24B从上述处理气体导入口24向上述加工空间11B中导入C5F8气体，就能够在上述被处理基板12上形成添加F的碳膜。
图5A～5H是表示涉及本发明第一实施例的半导体装置制造方法的示意图。
参照图5A，在形成有SiO2、SiOC或其它低介电常数绝缘膜42的Si基板41上形成由SiN膜或SiOC膜等构成的间隔层43，在上述图2A、图2B中说明的等离子体处理装置100中，通过由上述处理气体供给部24向上述加工空间11B中供给C5F8原料气体，在上述间隔层43上形成添加F的碳膜44。这样的添加F碳膜44的堆积，可通过例如将基板温度设定在250℃，在大约100Pa的压力下，由上述等离子体气体供给部14C向上述盖板17正下方的空间11A中供给Ar气，再由上述径向线状狭缝天线30以2.0W/cm2的能量密度供给频率2.45GHz的微波来实施。在图示的例子中，在上述低介电常数绝缘膜42中埋设有由Cu等构成的布线图案42A。
在使用平行平板型或ICP型等通常的等离子体处理装置进行的CVD加工中形成添加F碳膜44的情况下，为了从系统中除去由于原料气体分子离解产生的F游离基，有必要添加氢气，因此得到的添加F的碳膜不可避免地含有大量的氢。与此相反，在图2A、图2B的等离子体处理装置中，在通过由上述径向线状狭缝天线30供给的微波，使上述C5F8原料气体等在分子中F原子数和C原子数之比，即F/C大于1且小于2的氟化碳原料离解的情况下，能够不添加氢气就形成所需的添加F的碳膜44。这样形成的添加F的碳膜44就成为实际上不含氢的膜。
在这样形成添加F的碳膜44之后，接着在图5B的工序中，使用同样的等离子体处理装置100，在上述添加F的碳膜44上形成SiCN、SiN或SiO2的硬掩膜45，再在图5C的工序中，通过通常的光刻法在上述硬掩膜45上形成具有开口部分46A的掩膜图案46。在上述等离子体处理装置100中由SiCN膜形成上述硬掩膜45的情况下，从上述处理气体供给部分24向上述加工空间11B中供给三甲基硅烷作为原料气体，而从上述等离子体气体供给部14C向上述盖板17正下方的空间11A中导入Ar气和N2气，激励出含有氮游离基的等离子体。在典型的情况下，此SiCN膜45的堆积能够在将基板温度设定在比如350℃和大约200Pa的压力下，通过以1.0W/cm2的能量密度从上述径向线状狭缝天线30供给频率为2.54GHz的微波来实施。
此外在图5C的工序中，在上述掩膜图案46的屏蔽下在上述硬掩膜45上绘出图案，形成硬掩膜图案45A，在图5D的工序中，在上述硬掩膜图案45A的屏蔽下在其下面的添加F的碳膜44上绘出图案，在上述添加F的碳膜44上形成与上述掩膜开口部分46A相对应的开口部分44A，使上述布线层42A在上述开口部分44A的底部露出。
在本实施例中，在图5E的工序中，通过向图2A、图2B的等离子体处理装置100中再次导入图5D的结构，通过从上述等离子体导入口14C向上述盖板17正下方的空间11A中导入Ar和氮气的混合气体，生成氮游离基N*。
在图5E的工序中，使用这样生成的氮游离基N*，在上述加工空间11B中对被处理基板41进行处理，使在上述开口部分44A侧壁面上露出的上述添加F的碳膜44表面上存在的F原子脱离。这样的氮游离基处理的结果，使得能够在上述添加F的碳膜44露出的表面上形成结合了氮的改性层。
在图5E的工序之后，在本实施例的图5F的工序中，在图5E的结构上形成作为阻隔层金属膜的Ta膜47，使得上述Ta膜47连续地覆盖在上述硬掩膜45的表面和上述添加F的碳膜44露出的侧壁面，此外还在上述开口部分44A的底部露出的布线图案42A的表面上。
在本实施例中，在图5E的工序中，由于从上述开口部分44A的侧壁面露出的添加F碳膜44的表面上除去F原子，所以即使形成覆盖上述侧壁面的Ta膜47，实际上也不会生成挥发性的TaF，使上述Ta膜47具有优异的密合性。而由于在上述添加F的碳膜44中实际上不含有氢，因此就有效地抑制了从此膜44中释放出HF。
但是在如图5E的工序用氮游离基处理添加F的碳膜的情况下，一般发生激烈的腐蚀，进行改性是非常困难的，而这可能是由于在添加F的碳膜中所含的氢和氮游离基反应形成N-H基的缘故。与此相反，在本发明中，由于上述添加F的碳膜44是实际上不含氢的膜，就不会产生这样的问题。
在图5F的工序之后，在图5G的工序中，通过典型的由CVD法形成保护层形成工序和电镀填充工序形成填充在图5D结构上的上述开口部分44A的Cu层48，而在图5H的工序中，通过CMP法除去一部分上述Cu层48，直至除去上述Ta阻隔层金属膜47和上述硬掩膜45，就能够得到在上述添加F的碳膜44中隔着Ta阻隔层金属膜47形成构成Cu布线图案或接插头的Cu图案48A的结构。
如在前面所说明的，这样得到的结构是稳定的，能够实现高可靠性的接触。
[第二实施例]
在前面说明的本发明的第一实施例中，在图5D的干蚀刻工序之后，有必要进行用来除去在上述开口部分44A的侧壁面上附着的杂质的清洁工序，这是从干蚀刻装置中取出到大气中进行。
但是，这样在大气中清洁图5D结构的情况下，在上述开口部分44A的侧壁面上会吸附大气中的水分，这可能是形成HF的原因。
因此在本实施例中，使用在图6中所示的群集型基板处理系统60实施图5D～图5F的工序。
参照图6，群集型基板处理装置60由与将基板取出送入的负载锁定室62结合、设置有搬运机械手的真空搬运室61；与上述真空搬运室61结合的干蚀刻室63；与上述真空搬运室61结合进行图5E的改性处理的改性处理室64；与上述真空搬运室61结合进行图5F的堆积Ta膜的溅镀室65和与上述真空搬运室61结合，对图5D的结构进行干清洁的清洁室66构成，在上述干蚀刻室63和改性处理室64中各设置有与在图2A、图2B中说明的相同结构的等离子体处理装置100。
而在图5C的工序之后，在被处理基板41通过灰化等除去上述掩膜图案46之后，被从上述负载锁定室62经过真空搬运室61送入干蚀刻室63中，进行图5D的干蚀刻工序。
在干蚀刻工序中，在设置于上述干蚀刻室63中的等离子体处理装置100中，从上述等离子体气体导入部分14C将Ar气导入空间11A中，而由上述处理气体导入部分24将N2+H2等蚀刻气体导入上述加工空间11B中，通过高频电源13A在上述基板保持台13上施加高频偏压，通过上述径向线状狭缝天线30将微波经过上述微波窗17导入上述空间11A中，进行所需的干蚀刻。
在图5D的干蚀刻工序之后，上述被处理基板41被经过上述真空搬运室61送入改性处理室64中，实施图5E的改性处理工序。
在此改性处理工序中，在设置于上述改性处理室64中的等离子体处理装置100中，从上述等离子体气体导入部分14C将Ar气和氮气导入上述空间11A中，再通过从上述径向线状狭缝天线30经过上述微波窗17将微波导入上述空间11A中，实施图5E的改性处理。
在进行了图5E的改性处理之后，上述被处理基板41经过真空搬运室61被送入干清洁室66中，使用NF3、F2、CO2或含氟气体实施干清洁。
完成了上述处理室66中的干清洁处理的被处理基板41经过真空搬运室61被送入溅镀处理室65中，通过图5F的工序形成上述Ta阻隔层金属膜。
在图5F的工序之后，上述被处理基板41经过上述真空搬运室61返回到负载锁定室62中。
图7表示与图6的基板处理系统60共同使用的、在形成上述间隔层膜43、上述添加F的碳膜44和硬掩膜45时使用的另一种群集型基板处理系统80的结构。
参照图7，此群集型基板处理装置80包括与取出和送入基板的负载锁定室82结合，设置有机械手的真空搬运室81；与上述真空搬运室结合，在形成上述间隔层膜43时使用的堆积室83；与上述真空搬运室81结合，在形成上述添加F的碳膜44时使用的堆积室84和与上述真空搬运室81结合，在形成上述硬掩膜45时使用的堆积室85，在上述各个堆积室83、84和85中，都设置有图2A、图2B中说明的具有同样结构的等离子体处理装置100。
上述被处理基板41在形成绝缘膜42和布线图案42A以后，被从上述负载锁定室82中经过上述真空搬运室81送入堆积室83中，在设置于上述堆积室83中的等离子体处理装置100中，从上述等离子体气体供给部14C向盖板17正下方的空间11A中供给Ar气和氮气，从上述处理气体供给部24向加工空间11B中供给三甲基硅烷或SiH4等含Si的原料气体，再通过上述径向线状狭缝天线30经过上述盖板17向上述空间11A中供给微波，在上述空间11A中激励微波等离子体，由此在绝缘膜42上形成上述间隔层膜43。
在这样形成间隔层膜43之后，将上述被处理基板41从上述堆积室83经过真空搬运室81搬运到堆积室84中，在设置于上述堆积室84中的等离子体处理装置100中，从上述等离子体气体供给部14C向在上述盖板17正下方的空间11A中供给Ar气和氮气，从上述处理气体供给部24向上述加工空间11B中供给C5F8等分子中的F/C比大于1且小于2的氟化碳原料气体，再从上述径向线状狭缝天线30经过上述盖板17向上述空间11A中供给微波，由此在上述空间11A中激励微波等离子体，从而在上述间隔层膜43上形成添加F的碳膜44。如在前面所说明的，在此形成添加F的碳膜44的工序中，没有必要在原料气体中添加氢气，所以在得到的添加F的碳膜44中不含有实际的量的氢。
在这样形成添加F的碳膜44之后，上述被处理基板41从上述堆积室84经过真空搬运室81送入到堆积室85中，在设置于上述堆积室85中的等离子体处理装置100中，从上述等离子体气体供给部14C向在上述盖板17正下方的空间11A中供给Ar气和氮气，由上述处理气体供给部分24向上述加工空间11B中供给三甲基硅烷或SiH4等含Si的原料气体，再通过上述径向线状狭缝天线30经过上述盖板17向上述空间11A中供给微波，由此在上述空间11A中激励微波等离子体，从而在上述添加F的碳膜44上形成硬掩膜45。
这样形成的硬掩膜45的被处理基板41，经过上述真空搬运室81返回到负载锁定室中，再送到图5C的抵抗(resist)加工和光刻加工中。
这样通过使用图7的群集型基板处理系统80，能够在上述添加F的碳膜44上形成硬掩膜45，而不使上述添加F的碳膜44暴露在大气中，避免在膜44的表面上吸附水分。
[第三实施例]
图8表示按照本发明第四实施例的半导体装置120的结构。在此图8中对前面说明过的部分赋予同样的参照符号，说明予以省略。
参照图8，图示的结构首先在与图5F说明的状态下，即形成Ta阻隔层金属膜47之后，在图5G的形成Cu层48之前的状态相对应的状态下，在本实施例中，在上述硬掩膜45的表面和上述开口部分44A上露出的添加F的碳膜44的侧壁面和上述Ta阻隔层金属膜47之间堆积有Al膜49。
通过设置上述Al膜49，使上述Ta阻隔膜47与上述添加F的碳膜44隔开，避免了阻隔膜47与F反应形成挥发性TaF的问题。在Al与F反应的情况下，由于形成了稳定的AlF，在图8的结构中的上述Al膜49当中，在与上述添加F的碳膜表面相接触的界面上形成有AlF层。而在上述Al膜49当中，在与上述Cu布线图案42A相接触的开口部分44A的底部相对应的部分形成有Al-Cu合金。
上述Al膜49典型地是通过溅镀而形成，但是也可以通过ALD法或CVD法形成。
作为上述膜49，只要是与F反应形成稳定化合物的金属膜，无论是哪一种都可以使用。比如除Al之外，还可以使用Ru、Ni、Co、Pt、Au、Ag等作为金属膜49。
在本实施例中为避免产生腐蚀性的HF，上述添加F的碳膜44使用F/C比大于1小于2的氟化碳原料，优选由在图2A、图2B中说明的微波等离子体处理装置100来形成。
此时，可以使用C5F8以外的C3F4、C4F6等作为上述氟化碳原料。
按照本发明对添加F的碳膜进行改性，不仅在前面说明的氮气或Ar的游离基中进行，在含有Kr、C、B、Si中任何一种的游离基中都是可以实施的。
上面针对优选的实施例说明了本发明，但本发明并不限于这样的特定实施例，在权利要求的范围内所述的要点之内能够进行各式各样的变形或变更。
产业上的可利用性
本发明一般适用于绝缘膜的制造方法，特别是添加F(氟元素)的碳膜的成膜方法，适用于使用这样的制造添加F的碳膜的成膜方法制造半导体装置的方法和通过这样的方法制造的半导体装置，此外，适用于用来制造这样的半导体装置的基板处理系统。

Claims (17)

1.一种成膜方法，包括：
使用含有C和F的原料气体形成添加F的碳膜的工序；和
通过游离基对形成的所述添加F的碳膜进行改性的工序，
其中，所述原料气体的分子中F原子数与C原子数之比F/C大于1且小于2。
2.如权利要求1所述的成膜方法，其特征在于：
通过除去暴露在所述添加F的碳膜的露出表面上的F原子，实施所述改性工序。
3.如权利要求1所述的成膜方法，其特征在于：
所述改性工序在含有N、Ar、Kr、C、B、Si中任一种的游离基中实施。
4.如权利要求1所述的成膜方法，其特征在于：
所述游离基通过微波等离子体激励。
5.如权利要求4所述的成膜方法，其特征在于：
所述微波等离子体通过平面状的微波天线，经过形成所述加工空间的微波窗，向形成所述添加F的碳膜的加工空间中导入微波形成。
6.如权利要求1所述的成膜方法，其特征在于：
所述原料气体由C3F4、C4F6、C5F8中任一种构成。
7.如权利要求1所述的成膜方法，其特征在于：
所述原料气体不含有氢气成分。
8.如权利要求1所述的成膜方法，其特征在于：
所述添加F的碳膜通过使用所述含有C和F的原料气体的等离子体CVD法形成。
9.如权利要求8所述的成膜方法，其特征在于：
所述等离子体CVD法以通过微波等离子体离解所述原料气体的方式实施。
10.一种半导体装置的制造方法，包括：
通过使用分子中含有C和F的原料气体的等离子体CVD加工，在基板上堆积添加F的碳膜的工序；
对所述添加F的碳膜进行干蚀刻，在所述添加F的碳膜上形成开口部的工序；和
用金属膜覆盖所述开口部的侧壁面和底面的工序，
其中，在形成所述开口部的工序之后和用所述金属膜覆盖所述开口部的侧壁面和底面的工序之前，至少包括通过游离基对所述开口部的侧壁面进行改性的工序，
在所述原料气体的分子中，F原子数和C原子数之比F/C大于1且小于2。
11.如权利要求10所述的半导体装置的制造方法，其特征在于：
所述改性工序中的所述游离基是通过微波等离子体激励的。
12.如权利要求10所述的半导体装置的制造方法，其特征在于：
所述添加F的碳膜的堆积工序还包括在所述添加F的碳膜表面上形成硬掩膜的工序，
所述堆积添加F的碳膜的工序和所述形成硬掩膜的工序分别在与第一真空搬运室结合的第一和第二处理室中实施，
所述形成开口部的工序和所述改性工序分别在与第二真空搬运室结合的第三和第四处理室中实施。
13.一种基板处理系统，具有：
真空搬运室；
与所述真空搬运室结合，进行添加氟元素碳膜的干蚀刻的第一处理室；
与所述真空搬运室结合，进行添加氟元素碳膜的改性的第二处理室；
与所述真空搬运室结合，进行添加氟元素碳膜的干清洁的第三处理室；和
与所述真空搬运室结合，进行金属膜的堆积的第四处理室，
其中，所述第一和第二处理室中的每一个都具有：
与排气系统结合，具有保持被处理基板的基板保持台的处理容器；
与所述基板保持台上的被处理基板相对地设置，构成所述处理容器外壁的一部分的微波窗；
在所述处理容器的外侧与所述微波窗结合设置的平面微波天线；
向所述处理容器内供给稀有气体的第一气体供给系统，和
设置在所述处理容器内，将所述处理容器内部的空间分隔为包括所述微波窗的第一空间部分和包括所述基板保持台的第二空间部分，形成能够使在所述第一空间部分形成的等离子体侵入所述第二空间部分的开口部，并将处理气体导入所述处理容器内的第二气体供给系统。
14.一种半导体装置的制造方法，由以下工序构成：
通过使用分子中含有C和F的原料气体的等离子体CVD加工在基板上堆积添加氟元素的碳膜的工序；
在所述添加氟元素的碳膜中通过干蚀刻形成开口部的工序；和
堆积第一金属膜，使其覆盖所述开口部分的侧壁面和底面的工序，
其中，在所述形成开口部的工序之后和所述堆积第一金属膜的工序之前，设计有堆积通过在与F反应时形成稳定化合物的金属元素构成的第二金属膜，使其至少覆盖所述开口部分的侧壁面和底面的工序。
15.如权利要求14所述的半导体装置的制造方法，其特征在于：
所述第二金属膜选自Al、Ru、Ni、Co、Pt、Au、Ag。
16.一种半导体装置，由以下部分构成：
基板；
在所述基板上形成的添加氟元素的碳膜；
在所述添加氟元素的碳膜中形成的开口部；和
至少沿着所述开口部的侧壁面和底面形成的第一金属膜，
其中，在所述添加氟元素的碳膜和所述第一金属膜之间形成有覆盖所述开口部的侧壁面和底面的第二金属膜，
在所述第二金属膜上，沿着与露出所述添加氟元素碳膜的所述开口部的侧壁面的界面，形成有氟化物膜。
17.如权利要求16所述的半导体装置，其特征在于：
所述开口部在其底部露出铜布线图案，所述第二金属膜沿着与所述铜布线图案的界面形成含Cu的合金。
CNB2004800233557A 2003-08-15 2004-07-23 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统 Expired - Fee Related CN100514574C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP293904/2003 2003-08-15
JP2003293904A JP4413556B2 (ja) 2003-08-15 2003-08-15 成膜方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1836317A true CN1836317A (zh) 2006-09-20
CN100514574C CN100514574C (zh) 2009-07-15

Family

ID=34191011

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800233557A Expired - Fee Related CN100514574C (zh) 2003-08-15 2004-07-23 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统

Country Status (7)

Country Link
US (2) US7875549B2 (zh)
EP (2) EP1655771B1 (zh)
JP (1) JP4413556B2 (zh)
KR (1) KR100782673B1 (zh)
CN (1) CN100514574C (zh)
TW (1) TW200518221A (zh)
WO (1) WO2005017990A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108751123A (zh) * 2018-05-21 2018-11-06 赛莱克斯微系统科技（北京）有限公司 一种接触窗的形成方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887449B1 (ko) * 2003-09-17 2009-03-10 도쿄엘렉트론가부시키가이샤 저유전율 절연막의 형성 방법, 플라즈마 처리 장치, 및기록 매체
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
JP2006135303A (ja) * 2004-10-05 2006-05-25 Tokyo Electron Ltd プラズマ成膜方法及びプラズマ成膜装置、並びにプラズマ成膜装置に用いられる記憶媒体
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
US7964496B2 (en) * 2006-11-21 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Schemes for forming barrier layers for copper in interconnect structures
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP2012216633A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法
JP5364765B2 (ja) * 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US9543191B2 (en) 2012-02-22 2017-01-10 Zeon Corporation Wiring structure having interlayer insulating film and wiring line without a barrier layer between
JP6045975B2 (ja) 2012-07-09 2016-12-14 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
JP2014036148A (ja) * 2012-08-09 2014-02-24 Tokyo Electron Ltd 多層膜をエッチングする方法、及びプラズマ処理装置
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
JP6457101B2 (ja) 2015-09-17 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN111686766B (zh) * 2019-03-11 2021-09-21 中国科学院福建物质结构研究所 一种金属-氟掺杂碳复合材料及其制备方法和在电催化固氮中的应用
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748864B2 (ja) 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
JP3666106B2 (ja) 1996-02-29 2005-06-29 ソニー株式会社 半導体装置の製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP3400918B2 (ja) 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
JP3402972B2 (ja) 1996-11-14 2003-05-06 東京エレクトロン株式会社 半導体装置の製造方法
JP3429171B2 (ja) 1997-11-20 2003-07-22 東京エレクトロン株式会社 プラズマ処理方法及び半導体デバイスの製造方法
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
SE512274C2 (sv) 1998-05-13 2000-02-21 Volvo Wheel Loaders Ab Bromsanordning och ett bromsmanöverorgan
DE60037395T2 (de) * 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
US20010042513A1 (en) * 1999-10-13 2001-11-22 Chien-Teh Kao Apparatus for improved remote microwave plasma source for use with substrate processing systems
JP2001135631A (ja) 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6818990B2 (en) * 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
JP4366856B2 (ja) * 2000-10-23 2009-11-18 東京エレクトロン株式会社 プラズマ処理装置
US6518193B1 (en) * 2001-03-09 2003-02-11 Lsi Logic Corporation Substrate processing system
US6972223B2 (en) * 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
JP4727057B2 (ja) * 2001-03-28 2011-07-20 忠弘 大見 プラズマ処理装置
JP2002329682A (ja) 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US20040161946A1 (en) * 2002-06-24 2004-08-19 Hsin-Yi Tsai Method for fluorocarbon film depositing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108751123A (zh) * 2018-05-21 2018-11-06 赛莱克斯微系统科技（北京）有限公司 一种接触窗的形成方法
CN108751123B (zh) * 2018-05-21 2022-05-20 赛莱克斯微系统科技（北京）有限公司 一种接触窗的形成方法

Also Published As

Publication number Publication date
TWI373073B (zh) 2012-09-21
US20100317188A1 (en) 2010-12-16
JP4413556B2 (ja) 2010-02-10
EP1655771A1 (en) 2006-05-10
EP2284875A3 (en) 2011-08-31
EP2284875A2 (en) 2011-02-16
WO2005017990A1 (ja) 2005-02-24
CN100514574C (zh) 2009-07-15
EP1655771A4 (en) 2008-02-27
EP1655771B1 (en) 2012-10-17
KR20060038469A (ko) 2006-05-03
US8119518B2 (en) 2012-02-21
US7875549B2 (en) 2011-01-25
KR100782673B1 (ko) 2007-12-07
US20060223306A1 (en) 2006-10-05
JP2005064302A (ja) 2005-03-10
TW200518221A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
CN1836317A (zh) 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统
CN1229855C (zh) 等离子体处理装置
CN1883037A (zh) 等离子体处理方法以及等离子体处理装置
US20100098882A1 (en) Plasma source for chamber cleaning and process
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
JP2005347472A (ja) 基板処理方法および半導体装置の製造方法
CN1495854A (zh) 图形形成方法
CN1716526A (zh) 清洗远程等离子体产生管的方法及处理衬底的设备和方法
CN1412824A (zh) 半导体集成电路装置的制造方法
CN1110844C (zh) 阻挡层的形成方法
CN1521811A (zh) 半导体器件的制造方法
CN1943021A (zh) 电子装置用基板及其处理方法
CN101044626A (zh) 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
CN100343975C (zh) 半导体装置的制造方法
CN1135606C (zh) 干式腐蚀方法
US7713864B2 (en) Method of cleaning semiconductor substrate conductive layer surface
JP5204229B2 (ja) 半導体等の成膜方法
CN1795546A (zh) 氟化碳膜的形成方法
CN1910746A (zh) 半导体装置的制造方法以及成膜系统
CN101065836A (zh) 成膜方法、半导体装置的制造方法、半导体装置、程序和存储介质
CN1799129A (zh) 基板处理方法
CN1692177A (zh) 半导体处理用载置台装置、成膜装置和成膜方法
CN1886824A (zh) 等离子蚀刻法
KR100780199B1 (ko) 반도체 장치 및 그 제조 방법
KR20190015132A (ko) 피처리체를 처리하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20150723

EXPY Termination of patent right or utility model