JP2005347472A - 基板処理方法および半導体装置の製造方法 - Google Patents

基板処理方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005347472A
JP2005347472A JP2004164521A JP2004164521A JP2005347472A JP 2005347472 A JP2005347472 A JP 2005347472A JP 2004164521 A JP2004164521 A JP 2004164521A JP 2004164521 A JP2004164521 A JP 2004164521A JP 2005347472 A JP2005347472 A JP 2005347472A
Authority
JP
Japan
Prior art keywords
film
via hole
insulating film
semiconductor device
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004164521A
Other languages
English (en)
Other versions
JP4503356B2 (ja
Inventor
Taro Ikeda
太郎 池田
Tadahiro Ishizaka
忠大 石坂
Masamichi Hara
正道 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004164521A priority Critical patent/JP4503356B2/ja
Priority to US11/142,457 priority patent/US7332426B2/en
Publication of JP2005347472A publication Critical patent/JP2005347472A/ja
Priority to US11/673,628 priority patent/US7772111B2/en
Application granted granted Critical
Publication of JP4503356B2 publication Critical patent/JP4503356B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 低誘電率膜にダメージを与えることなく、また比誘電率の増大を招くことなく、さらに金属膜のスパッタを生じることなく、低誘電率膜表面をプレクリーンし、さらに水素終端できる基板処理方法を提供する。
【解決手段】 ビアホールが形成された低誘電率層間絶縁膜を、ビアホール底で露出している低抵抗金属パターンのスパッタが生じないような電子温度の水素を含むプラズマで処理し、前記層間絶縁膜表面を、ビアホールの側壁面および前記ビアホールの底面を含めて水素終端する
【選択図】 図９

Description

今日の半導体集積回路装置では、基板上に形成された多数の素子を接続するのに、層間絶縁膜中に配線パターンを埋設した配線層を積層した多層配線構造を使うことが多い。
このような多層配線構造では、特に低抵抗のＣｕを配線パターンとして使う技術として、低誘電率層間絶縁膜（いわゆるlow-K層間絶縁膜）中にあらかじめ所望の配線パターンあるいはビアプラグに対応した配線溝あるいはビアホールなどの凹部を形成しておき、かかる凹部を拡散バリア層を介してＣｕ層で充填した後、層間絶縁膜表面の余分なＣｕ層をＣＭＰ（化学機械研磨）法により除去するダマシン法、あるいはデュアルダマシン法が使われている。
このような多層配線構造においては、素子の微細化および集積密度の向上に伴って顕著に現れる配線間の寄生容量による信号遅延を最小し、また消費電力を低減すべく、前記の低抵抗Ｃｕ配線層の使用に合わせて、低誘電率層間絶縁膜（いわゆるlow-K層間絶縁膜）の使用が必須であり、層間絶縁膜として、ＳｉＯＣ膜（炭素ドープシリコン酸化膜）などの低誘電率材料が一般的に使用されている。これら従来層間絶縁膜として使われている低誘電率材料は、もっとも誘電率が低いもので、２．４〜２．５程度の比誘電率を有している。
図１（Ａ）〜図２（Ｄ）は、従来の典型的なデュアルダマシン法による配線層の形成工程を示す図である。
図１（Ａ）を参照するに、シリコン基板１１０上に形成されたＳｉＯ2膜１１１上にはＣｕなどの低抵抗金属よりなる配線パターン１１１Ａが埋設されており、図１（Ｂ）の工程において、前記ＳｉＯ2膜１１１上にはＳｉＮなどのエッチングストッパ膜１１２を介して低誘電率層間絶縁膜１１３、ＳｉＮなどのエッチングストッパ膜１１４および低誘電率層間絶縁膜１１５が形成される。
次に図１（Ｃ）の工程において前記層間絶縁膜１１３および１１５中に配線溝やビアホールなどの凹部１１３Ａ，１１３Ｂが、前記ビアホール１１３Ｂの底部において前記Ｃｕ配線パターン１１１Ａが露出するように、前記ＳｉＮ膜１１４をエッチングストッパ膜として形成され、さらに図２（Ｃ）の工程において前記図１（Ｂ）の構造上に前記凹部底面および側壁面を覆うようにバリアメタル膜１１６が形成される。
さらに図２（Ｄ）の工程において前記凹部１１３Ａ，１１３ＢをＣｕ膜で充填した後（図示せず）、前記層間絶縁膜１１３上の余分なＣｕ膜および前記層間絶縁膜上面のバリアメタル膜１１４をＣＭＰ法で研磨・除去し、図２（Ｄ）に示すように前記凹部１１３Ａ，１１３ＢがＣｕ材料で充填されて、Ｃｕ配線パターンあるいはＣｕプラグなどの導電パターン１１７の構造が得られる。
特開２００３−７７９７６号公報 特開２０００−５８５３６号公報 特開２００２−３７００５９号公報 米国特許第６６３８８５９号公報
このような従来の多層配線構造の形成方法においては、前記ビアホール１１３Ｂの形成が、前記層間絶縁膜１１３のドライエッチングプロセスにより行われるが、これに関連して様々な問題が生じる。
図３（Ａ），（Ｂ）は、図２（Ｃ）の工程において、前記ビアホール１１３Ｂを形成した後、バリアメタル膜１１６を形成するまでの工程を示す。ただし図３（Ａ），（Ｂ）は、図２（Ｃ）の構造において前記ビアホール１１３Ｂの近傍を拡大して示している。
図３（Ａ）を参照するに、前記層間絶縁膜１１３中にビアホール１１３Ｂをドライエッチングプロセスにより形成すると、例えば低誘電率層間絶縁膜の構成成分であるメチル基などのエッチング残渣がビアホール１１３の側壁面や層間絶縁膜１１３の表面に結合して終端される場合が生じる。また図３（Ａ）に示すビアホール１１３を形成された基板を大気中に保持した場合には、前記層間絶縁膜１１３の表面および前記ビアホール１１３Ｂ、さらに図示はしないが配線溝１１Ａの側壁面に大気中の水分や有機物が付着するのみならず、前記ビアホール１１３Ｂの底部において前記Ｃｕ配線パターン１１１Ａが大気中の酸素により酸化され、酸化層１１１Ｏｘが形成されてしまう。このうち、前記水分や有機物の大部分は、不活性ガスを流しながら加熱する脱ガス工程を行うことにより、除去することができるが、前記酸化層１１１Ｏｘはこのような脱ガス工程では除去できない。また層間絶縁膜１１３の表面に終端するメチル基なども、脱ガス工程で完全に除去するのは困難である。
そこで図３（Ｂ）の工程において、このような構造上に前記バリアメタル膜１１６をスパッタ法、ＣＶＤ法あるいはＡＬＤ法などにより、そのまま単純に形成してしまうと、前記メチル基など、前記層間絶縁膜１１３の表面およびビアホール１１３Ｂの側壁面に残留する不純物を核とした核生成が生じ、図３（Ｂ）に示すように形成されるバリアメタル膜１１６は不連続な、あるいは層間絶縁膜１１５の表面を露出する欠陥の多い膜となってしまう。この場合、前記ビアホール１１３ＢをＣｕ配線材料で充填すると、Ｃｕ原子がこれらバリアメタル膜１１６中の欠陥１１６Ａの欠陥部を介して前記層間絶縁膜１１３中に拡散し、比誘電率の増大やリーク電流の増大など、様々な問題を引き起こす。さらに前記配線パターン１１１には、前記ビアホール１１３Ｂの底部に対応して前記酸化層１１１Ｏｘが存在するため、前記ビアホール１１３ＢにおいてＣｕ材料との密着不良やＣｕ配線１１１Ａのコンタクト抵抗が増大する問題が生じる。
これに対し従来、図３（Ａ）の工程の後、前記バリアメタル１１６の堆積前に前記層間絶縁膜１１３の表面および前記ビアコンタクト１１３Ｂの側壁面、さらに前記ビアコンタクト１１３Ｂにより露出されたＣｕ配線パターン１１１Ａの表面をＡｒプラズマでクリーニングし、前記層間絶縁膜１１３の表面およびビアホール１１３Ｂの側壁面から、前記メチル基などの不純物を除去すると同時に、前記ビアホール１１３Ｂの底部に露出された酸化層１１１Ｏｘをスパッタエッチングにより除去する前処理技術が知られている。
しかし、このような従来技術では、配線パターンを形成した際に前記ビアホール１１３Ｂ側壁面に付着した不純物は除去できても、前記酸化層１１１Ｏｘのスパッタエッチングの場合は、図４に示すようにスパッタエッチされた銅酸化物１１１ｘが前記ビアホール１１３Ｂの側壁面に再付着してしまう場合がある。この場合、付着した銅酸化物１１１ｘは前記ビアホール１１３Ｂの側壁面に直接に接しているため、その後でバリアメタル膜１１６を形成しても、前記銅酸化物１１１ｘから層間絶縁膜１１３中へのＣｕ原子の拡散は抑制することができない。
さらにこのような従来の前処理では、プラズマのエネルギにより低誘電率層間絶縁膜が変質し、半導体装置の高速動作にとってクリティカルなビアコンタクト部において比誘電率が増大してしまう問題が生じる。すなわち前記層間絶縁膜が組成であるメチル基などの基を含む低密度膜である場合、プラズマ処理によりビアホール側壁面に不純物として付着している基のみならず、膜を構成している基までが除去され、層間絶縁膜の密度、従って比誘電率が、前記ビアコンタクト部周辺で局所的に増大してしまう問題が生じる。
本発明は上記の課題を解決した、新規で有用な基板処理方法および半導体装置の製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、ビアホールを層間絶縁膜中にドライエッチングプロセスにより形成する際に前記ビアホールの側壁面に付着した不純物を除去し活性名面を露出させ、前記ビアホール底において露出された配線パターンをスパッタすることなく、しかもビアホール底の露出部分に形成された金属酸化膜を金属膜に変換できる基板処理方法および半導体装置の製造方法を提供することにある。
本発明は、上記の課題を、
請求項１に記載したように、
層間絶縁膜中にビアホールを、前記層間絶縁膜の下に形成された低抵抗金属配線パターンが、前記ビアホールの底面において露出するように形成する工程と、
前記層間絶縁膜上に、前記ビアホールの側壁面および前記露出された低抵抗金属配線パターンを覆うように、前記ビアホールの形状に整合して導電性バリア膜を形成する工程と、
前記導電性バリア膜上に低抵抗金属膜を形成する工程と
よりなる半導体装置の製造方法であって、
前記ビアホール形成工程の後、前記導電性バリア膜の形成工程の前に、前記層間絶縁膜を、前記ビアホールの側壁面および前記ビアホールの底面を含めて、前記低抵抗金属パターンのスパッタが生じないようなエネルギの水素を含むプラズマで処理し、前記層間絶縁膜表面を、前記ビアホールの側壁面および前記ビアホールの底面を含めて水素終端する前処理工程を含むことを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
前記前処理工程において前記プラズマの電子温度は、３ｅＶを超えないことを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項３に記載したように、
前記前処理工程において前記プラズマは、マイクロ波により励起されることを特徴とする請求項１または２記載の半導体装置の製造方法により、または
請求項４に記載したように、
前記プラズマは、平面アンテナよりマイクロ波を放射することにより励起されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項５に記載したように、
前記プラズマは、誘導コイルに供給される高周波により励起されることを特徴とする請求項１または２記載の半導体装置の製造方法により、または
請求項６に記載したように、
前記プラズマは、リモートプラズマ源により形成されることを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項７に記載したように、
前記前処理工程において前記プラズマは、希ガスと、水素を含む還元ガスの混合ガスプラズマであることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項８に記載したように、
前記導電性バリア膜を形成する工程は、前記層間絶縁膜表面を、前記ビアホールの側壁面および底面を含めて導電性金属窒化物膜により覆う工程と、前記導電性金属窒化物膜を高融点金属膜で覆う工程とよりなることを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項９に記載したように、
前記導電性金属窒化物膜を形成する工程は、前記層間絶縁膜表面を、前記ビアホールの側壁面および底面を含めて、窒素を含む有機金属原料分子で覆う第１の工程と、前記有機金属原料分子を分解する第２の工程とよりなり、前記第１の工程と前記第２の工程とは、間にパージ工程を挟みながら繰り返されることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１０に記載したように、
前記高融点金属膜を形成する工程は、前記導電性金属窒化物膜表面を、前記高融点金属膜を構成する高融点金属元素を含む金属原料分子で覆う第３の工程と、前記金属原料分子を分解する第４の工程とよりなり、前記第３の工程と前記第４の工程とは、間にパージ工程を挟みながら繰り返されることを特徴とする請求項９記載の半導体装置の製造方法により、または
請求項１１に記載したように、
前記層間絶縁膜は、プラズマＣＶＤ法により形成されたＳｉＯＣＨ膜であることを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１２に記載したように、
前記層間絶縁膜は、無機ＳＯＤ膜であることを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１３に記載したように、
前記層間絶縁膜は、有機ポリマー膜であることを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１４に記載したように、
前記層間絶縁膜は多孔質膜であることを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１５に記載したように、
前記導電性バリア膜を形成する工程は第１の処理容器において実行され、前記低抵抗金属膜を形成する工程は前記第１の処理容器に真空搬送室により結合された第２の処理容器において実行されることを特徴とする請求項１〜１４のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１６に記載したように、
前記前処理工程は第１の処理容器において実行され、前記導電性バリア膜を形成する工程は前記第１の処理容器に第１の真空搬送室を介して結合された第２の処理容器において実行され、
前記低抵抗金属膜を形成する工程は、前記第１の真空搬送室にゲートバルブを介して結合された第２の真空搬送室に結合された第３の処理容器において実行されることを特徴とする請求項１〜１４のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１７に記載したように、
絶縁膜中に、前記絶縁膜の下に形成された金属パターンを、底面において露出するようにビアホールを形成する工程と、
前記絶縁膜上に、前記ビアホールの側壁面および前記露出された金属パターンを覆うように、前記ビアホールの形状に整合して導電性バリア膜を形成する工程と、
よりなる基板処理方法であって、
前記ビアホール形成工程の後、前記導電性バリア膜の形成工程の前に、前記絶縁膜を、前記ビアホールの側壁面および底面を含めて、前記金属パターンのスパッタが生じないようなエネルギの水素を含むプラズマで処理し、前記絶縁膜を、前記ビアホールの側壁面および底面を含めて水素終端する工程を含むことを特徴とする基板処理方法により、解決する。
本発明によれば、層間絶縁膜中に金属配線パターンを露出するビアホールを形成し、さらに前記絶縁膜上に前記ビアホールの側壁面および前記露出された金属配線パターンを覆うように導電性バリア膜を形成する際、前記導電性バリア膜を形成する前に、前記層間絶縁膜表面およびビアホールの側壁面、さらに前記ビアホールの底面に露出された金属配線パターンに対して前記前処理を適用することにより、前記ビアホール形成時に前記層間絶縁膜のドライエッチングにより前記ビアホール側壁面に付着した不純物等を除去することができ、しかも前記金属配線パターンがスパッタされることがないため、ビアホール側壁面への金属汚染が生じることもない。さらに前記前処理を、水素を含むプラズマで行うため、前記ビアホール底に金属酸化物が形成されていてもこれが還元され、前記ビアホールを介したコンタクト抵抗が低減される。また、前記前処理を、水素を含むプラズマで行うため、前記層間絶縁膜の表面およびビアホール側壁面、さらに底面が水素終端され、不純物を吸着しにくい安定な構造が得られる。さらに本発明によれば、このような前処理を低エネルギプラズマにより実行することにより、前記層間絶縁膜表面に付着した不純物は除去されるが層間絶縁膜自体が変質することはなく、比誘電率の増大などの問題が生じることはない。
本発明は特に比誘電率が３．０以下の、いわゆるｌｏｗ−Ｋ膜とよばれる低密度絶縁膜を使うプロセスにおいて有効である。これらの低密度絶縁膜には、ＣＶＤ法で形成されたＳｉＯＣＨ膜や無機ＳＯＤ膜、さらに有機ポリマー膜、およびこれらの多孔質膜が含まれる。
［第１実施例］
最初に、本発明の原理を本発明の第１実施例として説明する。
図５および図６は、本発明で使われるプラズマ処理装置１０の構成を示す。
図５を参照するに、プラズマ処理装置１０は被処理基板Ｗを保持する基板保持台１１Ｂを収納し、前記基板保持台１１Ｂとともにプロセス空間１１Ａを画成する処理容器１１を含み、前記基板保持台１１Ｂの外縁部には、前記処理容器１１の内壁面との間にリング状の排気ポート１１Ｃが形成される。
前記処理容器１１にはダクト１６を介してポンプ１７が結合され、前記プロセス空間１１Ａ中で生じた反応ガスは前記ポンプ１７の作用ｎより前記排気ポート１１ｃから前記ダクト１６を通り、さらに排ガス処理の後、系外に排出される。前記ポンプ１７としては、ドライポンプや、ドライポンプでブーストされたターボ分子ポンプを使うことができる。
前記プロセス空間１１Ａの上部は、前記処理容器１１上にシールリング１２ａを介して保持された、石英やアルミナなどの低損失セラミックよりなるプレート１２により塞がれており、前記プレート１２上には、ディスク状の導電性シールド部材１３Ａと、前記シールド部材１３Ａのアンテナ開口部を覆うように形成され、図６に示す多数のスロット１３ａ，１３ｂを含むラジアルラインスロットアンテナ１３Ｂと、前記シールド部材１３Ａと前記ラジアルラインスロットアンテナ１３Ｂとの間に形成され、ＳｉＯ2やＡｌ2Ｏ3などの膜よりなり、マイクロ波波長を圧縮する遅相板１３Ｃとよりなる、アンテナ本体１３が結合されている。図６を参照するに、前記スロット１３ａ，１３ｂは同心円状に、かつ互いに直交するように形成されている。
そこで前記アンテナ本体１３に、前記シールド部材１３Ａに接続された外側導波管１４Ａと前記ラジアルラインスロットアンテナ１３Ｂに結合された内側導波管１４Ｂとよりなる同軸導波管１４よりマイクロ波を供給すると、供給されたマイクロ波は前記シールド部材１３Ａとラジアルラインスロットアンテナ１３Ｂとの間を径方向に伝播し、前記直交するスロット１３ａ，１３ｂより放射される。このようにして放射されたマイクロ波は互いに直交する偏波面を有し、全体として円偏波を形成する。
そこでこの状態で前記プロセス空間１１Ａ中に、前記処理容器１１中に形成されたガス通路１５より、ＡｒやＨｅ、Ｋｒ，Ｘｅ，Ｎｅなどの希ガスを、必要に応じて水素などのプロセスガスとともに導入することにより、前記プロセス空間１１Ａ中に電子温度が２〜３ｅＶ以下の、非常に電子温度が低く、かつ電子密度が１０12ｃｍ-3を超えるような低ダメージの高密度プラズマ１６を、形成することができる。
本発明では、先に説明した図３（Ａ）の構造に対して前処理を行う際に、かかる前処理を、低ダメージのプラズマを使って実行する。例えばマイクロ波プラズマ処理装置１０により形成された低ダメージの高密度プラズマを使うことにより、前記層間絶縁膜表面あるいはビアホールの側壁面、さらに底面に付着していた有機基などの不純物は完全に除去され活性面が形成される一方、プラズマの電子温度が低いため、前記ビアホール底に露出していた金属配線パターンがスパッタされることはなく、このため金属がバリアメタルを形成する前の層間絶縁膜表面あるいはビアホール側壁面に付着することがない。
またかかるプラズマを形成する際に前記希ガスに水素を添加することにより、前記ビアホール底に露出されている酸化物がＨ2で還元され、金属酸化物を金属膜に改質することで低抵抗ビアコンタクトが得られるとともに、前記層間絶縁膜表面およびビアホール側壁面、さらに前記ビアホール底面が水素終端され、不純物の付着が生じにくい安定な構造が得られる。
以下、本発明の第１実施例による多層配線構造の形成方法を、図７（Ａ）〜図１０（Ｈ）を参照しながら説明する。
図７（Ａ）を参照するに、シリコン基板２１上に２００ｎｍの厚さに形成されたＳｉＯ2膜２２中には幅が０．１μｍで厚さが１００ｎｍのＣｕパターンがダマシン法により、前記ＳｉＯ2膜２２の表面において露出するように形成されており、図７（Ｂ）の工程で図７（Ａ）の構造上に、ＳｉＮバリア兼エッチングストッパ膜２３と、ＳｉＣＯＨ層間絶縁膜２４と、ＳｉＮエッチングストッパ膜２５と、ＳｉＣＯＨ層間絶縁膜２６と、ＳｉＮエッチングストッパ膜２７とが、順次プラズマＣＶＤ法により形成される。
前記ＳｉＯＣＨ膜２４，２６としては、市販のプラズマＣＶＤ法膜を使うことができるが、例えばかかるＳｉＯＣＨ膜２４，２６の形成を図示しない平行平板型高周波プラズマＣＶＤ装置で行う場合は、成膜を、約３９９Ｐａ（３Ｔｏｒｒ）の圧力下、基板温度２５℃で、Ａｒガスを５０ＳＣＣＭ、水素ガスを５００ＳＣＣＭの流量で供給し、周波数が１３．５０ＭＨｚの高周波を１０００Ｗのパワーで供給することにより行うことができる。このようにして形成されたＳｉＯＣＨ膜２４，２６は約３．０の比誘電率を有する。またこのようなＳｉＯＣＨ膜の多孔質膜は、約２．２の比誘電率を有する。
次に図８（Ｃ）の工程において図示しないフォトリソグラフィ工程により前記ＳｉＮ膜２７を所望の配線パターンにパターニングし、さらに前記ＳｉＮ膜２７をハードマスクに前記層間絶縁膜２６を前記ＳｉＮ膜２５が露出するまでドライエッチングし、前記層間絶縁膜２６中に所望の配線パターンに対応した溝部２６Ａを形成する。さらに図８（Ｃ）の工程では前記溝部２６Ａ中に露出した前記ＳｉＮ膜２５を所望のビアコンタクトにパターニングし、前記ＳｉＮ膜２５およびＳｉＮ膜２７をハードマスクに前記層間絶縁膜２４を前記ＳｉＮ膜２３が露出するまでドライエッチングし、前記層間絶縁膜２４中に、前記ビアコンタクトに対応して開口部２４Ａを形成する。なお図８（Ｃ）の工程で前記溝部２６Ａを形成する工程と開口部２４Ａを形成する工程の順序は逆転させてもよい。
次に図８（Ｄ）の工程において、前記開口部２４Ａの底部に露出したＳｉＮ膜２３をエッチバックにより除去し、前記開口部２４Ａの底部に前記Ｃｕ配線パターンを露出させる。またこのＳｉＮ膜のエッチバック工程により、前記層間絶縁膜２６上のＳｉＮ膜２７が除去され、さらに前記配線溝２６Ａの底部のＳｉＮ膜２５が除去される。
このようにして得られた構造では、先に図３（Ａ）と同様に、配線溝２６Ａあるいはビアホール２４Ａのドライエッチングで除去された膜の一部がメチル基などの形で配線溝２６Ａおよびビアホール２４Ａの側壁面および底面に吸着・結合しており、このままバリアメタル膜の堆積を行うと、バリアメタル膜の膜質が著しく劣化してしまう。またこのようにして得られた構造を大気中に保持した場合には、前記層間絶縁膜２６および２４の表面に水分や大気中の有機物が付着するのみならず、前記Ｃｕ配線パターン２２Ａのうち、前記ビアホール２４Ａで大気露出された部分には酸化膜２２ａが形成されてしまう。
そこで本実施例ではこのようにして得られた構造上にバリアメタル膜を形成する場合、最初に脱ガス処理を行って大気中で吸着した水分や有機物を除去した後、図９（Ｅ）の工程において前記構造を図５，６のプラズマ処理装置１０中に導入し、前記層間絶縁膜２４および２６の表面、さらに配線溝２６Ａ，ビアホール２４Ａの側壁面および底面に結合している有機基などの不純物を除去する前処理を行う。
より具体的には、１３．３〜１３３０Ｐａ（０．１０〜１０Ｔｏｒｒ）の圧力下、５０〜２５０°C、好ましくは２００℃以下の基板温度でＡｒガスあるいはＨｅガスおよび水素ガスを、いずれも１００〜１０００ＳＣＣＭの流量で供給し、さらに前記ラジアルラインスロットアンテナ１３より周波数が２．４５ＧＨｚのマイクロ波を１０００〜５０００Ｗのパワーで供給して前記前処理を実行する。これにより、前記層間絶縁膜２６の表面、配線溝２６Ａの側壁面および底面、さらに前記ビアホール２４Ａの側壁面および底面に吸着していたメチル基などの不純物が除去される。また前記プラズマが水素を含んでいるため、前記金属酸化膜２２ａが還元されて前記ビアホール２４Ａの底部には、清浄なＣｕパターン２２Ａの金属表面が露出される。さらに前記層間絶縁膜２６の表面および配線溝２６Ａの側壁面および底面、さらに前記ビアホール２４Ａの表面および側壁面は、プラズマ中に水素により終端される。
次に図９（Ｆ）の工程において図９（Ｅ）の構造は図１２に示す成膜装置３００中に導入され、ＴａＮ膜とＴａ膜とを積層したバリアメタル膜２８が、成膜ガスと還元ガスとを間にパージ工程を挟みながら繰り返し供給することで成膜を行う、いわゆるＡＬＤ法により実行される。
図１２を参照するに、成膜装置３００は、排気管３１９を介して排気装置３２０により排気されるプロセス空間３０１Ａを画成する処理容器３０１を有し、前記プロセス空間３０１Ａ中には被処理基板Ｗを保持するサセプタ３０２が納められている。前記サセプタ３０２にはヒータ３０３が埋め込まれ、前記ヒータ３０３を駆動電源３０４より駆動することにより、前記被処理基板Ｗが所定の温度に加熱される。また前記処理容器３０１の上部３０１ａには、前記サセプタ３０２上の被処理基板Ｗに対向するように、シャワーヘッド３３０が絶縁部材３０５を介して設けられている。
前記シャワーヘッド３３０の上面には、原料ガスを導入するためのガス導入口３０６と、Ｈ2などの還元ガスを導入するためのガス導入口３０７とが形成されており、前記ガス導入口３０６は、シャワーヘッド３３０の内部において形成された多数の原料ガス通路３０８に接続され、原料ガス通路３０８は、ガス分散室を介して対応する原料ガス吐出孔３０９に接続されている。一方前記導入口３０７は、シャワーヘッド３３０の内部において形成された多数の還元ガス通路３１０に接続されており、還元ガス通路３１０はガス分散室を介して、対応する還元ガス吐出孔３１１に接続されている。このような、いわゆるポストミックスタイプのシャワーヘッド３３０では、シャワーヘッド内部で原料ガスと還元ガスが混合されることがなく、したがってシャワーヘッド３３０内部において原料ガスの還元反応が生じて成膜されることがない。
前記ガス導入口３０６には、バルブ３１５及びマスフローコントローラ３１６を介して成膜原料ガス供給源３１２とＡｒガスなどの不活性キャリアガス供給源３１３とが接続されており、前記原料ガス供給源３１２からの原料ガスがキャリアガス供給源３１３からのキャリアガスにより運搬され、前記処理容器３０１内のプロセス空間にシャワーヘッド３３０を介して供給される。また前記ガス導入口３０７には、バルブ３１５及びマスフローコントローラ３１６を介して還元ガス源３１４が接続されており、水素ガス源３１４からの水素ガスが前記処理容器３０１内に供給される。なお、図示はしていないが、プラズマＣＶＤ装置３００には、前記処理容器３０１内にパージ用のＡｒガスまたは窒素などの別の不活性ガスを供給するラインも設けられている。
さらに前記シャワーヘッド３３０には、整合器３１７及び周波数を制御するマッチャー３２１を介して高周波電源３１８が接続されており、前記高周波電源３１８から前記シャワーヘッド３３０に高周波電力を、前記マッチャー３２１を介して供給することにより、前記処理容器３０１中に供給されたガスがプラズマ励起され、これにより成膜反応が進行する。
図１３は、図１２の成膜装置３００を使って実行されるＡＬＤプロセスの例を示す。
図１３を参照するに、最初にステップ１で前記処理容器３２１内のプロセス空間３２１Ａ中に前記成膜原料ガス源３１２からの原料ガスが、Ａｒガス源３１３からのＡｒキャリアガスにより導入される。このようにして導入された原料ガス中の原料分子は前記被処理基板Ｗの表面に化学吸着し、非常に薄い、１〜数分子層の厚さの原料分子膜が被処理基板Ｗの表面に形成される。
次にステップ２において前記プロセス空間３０１Ａ中の成膜原料ガスはＡｒガスを導入することにより、あるいは真空引きすることによりパージされ、ステップ３において前記水素ガス源３１４より水素ガスが前記プロセス空間３０１Ａ中に導入される。
ステップ３では同時に前記プラズマ源３１８が駆動され、これにより前記プロセス空間３０１Ａには前記水素ガスの励起により水素ラジカルや水素イオンが形成される。このようにして形成された水素ラジカルと水素イオンは前記被処理基板Ｗの表面に吸着していた原料分子を還元し、１〜数原子層の厚さの膜が形成される。
さらにステップ４において前記プロセス空間３０１Ａ中の成膜原料ガスは、Ａｒガスを再び導入することにより、あるいは真空引きすることによりパージされる。
先にも述べたように本実施例では前記バリアメタル膜２８をＴａＮ膜とＴａ膜の積層により形成するが、図１３のＡＬＤプロセスは、前記ＴａＮ膜の形成とＴａ膜の形成のいずれに対しても適用可能である。この場合、Ｃｕ層との密着性の観点から、Ｃｕ側からＴａＮ膜およびＴａ膜を順次形成するのが好ましい。
前記ＴａＮ膜をＡＬＤプロセスで形成する場合には、前記処理容器３０１中のプロセス空間３０１Ａを０．１３３〜１３３Ｐａ（０．００１〜１Ｔｏｒｒ）のプロセス圧に保持し、被処理基板Ｗの温度を１５０〜３５０℃、好ましくは約２５０℃に設定し、図１３のステップ１において前記成膜原料供給源３１２からＴａ（ＮＣ（ＣＨ3）２Ｃ2Ｈ5）（Ｎ（ＣＨ３）2）3をＴａＮ膜の原料として気化器（図示せず）に１０〜１００ｍｇ／分の流量で供給し、気化した原料を１００〜１０００ＳＣＣＭの流量のＡｒキャリアガスにより前記処理容器３０１に供給する。ステップ１の状態を１秒間保持することにより、前記原料分子の分子層が前記被処理基板W上に形成される。
さらにステップ２において前記プロセス空間が、Ａｒガスと水素ガスをそれぞれ１００〜２０００ＳＣＣＭおよび０〜２０００ＳＣＣＭの流量で１秒間供給することによりパージされ、次にステップ３において前記水素ガス源３１４より水素ガスが２００〜２０００ＳＣＣＭの流量で供給される。前記ステップ３ではさらに前記高周波源３１８が駆動され、周波数が１３．５６ＭＨｚの高周波が１００〜２０００Ｗのパワーで前記シャワーヘッド３３０に供給される。これにより、前記被処理基板Ｗに化学吸着していた前記Ｔａ（ＮＣ（ＣＨ3）２Ｃ2Ｈ5）（Ｎ（ＣＨ３）2）3成膜原料分子が分解され、図９（Ｅ）の構造上に１〜数分子層の厚さのＴａＮ膜が、前記配線溝２６Ａおよびビアホール２４Ａの側壁面および底面を連続して覆うように形成される。
さらに図１３のステップ４において前記プロセス空間を、Ａｒガスと水素ガスをそれぞれ１００〜２０００ＳＣＣＭおよび０〜２０００ＳＣＣＭの流量で供給することにより１秒間パージする。パージガスは、Ａｒガスまたは水素ガスのいずれか一方を使うことも可能である。
さらに前記ステップ１〜４を繰り返すことにより、前記ＴａＮ膜が所望の厚さ、例えば０．１〜２ｎｍ、好ましくは０．１〜１ｎｍの厚さに形成される。なお前記ＴａＮ膜の原料としては、上記のものの他に、Ｔａ［Ｎ（Ｃ2Ｈ5ＣＨ3）］5（ＰＥＭＡＴ），Ｔａ［Ｎ（ＣＨ3）2］5（ＰＤＭＡＴ），Ｔａ［Ｎ（Ｃ2Ｈ5）2］5（ＰＤＥＡＴ），Ｔａ（ＮＣ（ＣＨ3）3）（Ｎ（Ｃ2Ｈ5）2）3（ＴＢＴＤＥＴ），Ｔａ（ＮＣ（ＣＨ3）2）3，Ｔａ（ＮＣ2Ｈ5）2）3，Ｔａ（Ｎ（Ｃ2Ｈ5）2）（Ｎ（Ｃ2Ｈ5）2）3等の有機金属化合物を使うことができる。
このようにして形成されたＴａＮ膜上にＴａ膜をALDプロセスで形成する場合には、前記処理容器３０１中のプロセス空間３０１Ａを０．１３３〜１３３Ｐａ（０．００１〜１Ｔｏｒｒ）のプロセス圧に保持し、被処理基板Ｗの温度を１５０〜３５０℃に設定し、図１３のステップ１において前記プロセス空間を、Ａｒガスと水素ガスをそれぞれ１００〜２０００ＳＣＣＭおよび０〜２０００ＳＣＣＭの流量で供給することにより１秒間パージする。
次にステップ２において前記成膜原料供給源３１２からＴａＣｌ5をＴａ膜の原料として１〜１０ＳＣＣＭの流量で、１００〜１０００ＳＣＣＭの流量のＡｒキャリアガスと共に前記処理容器３０１に供給する。ステップ２の状態を１秒間保持することにより、前記ＴａＣｌ5の分子層が前記被処理基板W上に１〜数分子層の厚さで形成される。
さらにステップ３において前記プロセス空間が、Ａｒガスと水素ガスをそれぞれ１００〜２０００ＳＣＣＭおよび０〜２０００ＳＣＣＭの流量で５秒間供給することによりパージされ、次にステップ４において前記水素ガス源３１４より水素ガスが２００〜２０００ＳＣＣＭの流量で供給される。前記ステップ４ではさらに前記高周波源３１８が駆動され、周波数が１３．５１ＭＨｚの高周波が１００〜２０００Ｗのパワーで前記シャワーヘッド３３０に供給される。これにより、前記被処理基板Ｗに化学吸着していた前記ＴａＣｌ5分子が分解され、前記ＴａＮ膜上に１〜数分子のＴａ膜が、前記配線溝２６Ａおよびビアホール２４Ａの側壁面および底面を連続して覆うように形成される。さらに前記ステップ１〜４を繰り返すことにより、前記Ｔａ膜が所望の厚さ、例えば０．１〜２ｎｍ、好ましくは０．５〜１ｎｍの厚さに形成される。なお、前記Ｔａ膜の原料としてはＴａＣｌ5以外にも、ＴａＦ5，ＴａＢｒ5，ＴａＩ5等を使うことが可能である。
このようにして図９（Ｆ）の工程でＴａＮ／Ｔａ積層構造のバリアメタル膜２８を配線溝２６Ａおよびビアホール２４Ａの内壁面および底面に形成した後、図１０（Ｇ）の工程において前記バリアメタル膜２８上に、前記配線溝およびビアホールの形状に整合して、Ｃｕシード層２９を形成する。
図１４は、上記Ｃｕシード層２９の形成に使われるＣＶＤ装置４００の構成を示す。
図１４を参照するに、ＣＶＤ装置４００は図示しないドライポンプにより排気される処理容器４１１を有し、前記処理容器４１１中にはヒータ４１２Ａを組み込まれた基板保持台４１２が設けられる。また、前記処理容器４１１中には、前記基板保持台４１２上に保持された被処理基板（図示せず）に対面するようにシャワーヘッド４１３が設けられ、前記シャワーヘッド４１３は前記基板載置台４１２上の基板表面にＣｕの気相前駆体化合物を吹き付ける。また、前記処理容器４１１には、ライン４１１Ａより水素（Ｈ２）ガスが、前記Ｃｕシード層２９の堆積工程開始に先立って、前記処理容器４１１中の内圧を安定させるために供給される。
前記Ｃｕ前駆体化合物は、液体の形で原料容器４１４に保持されており、前記原料容器４１４に供給されるＡｒガスにより、バルブ４１５Ａを備え所定の温度に保持された前駆体化合物供給ライン４１５に押し出される。前記ライン４１５に押し出された前駆体化合物は質量流量計４１５Ｂを通過し、さらに前記質量流量計４１５Ｂにより制御されるバルブ４１５Ｃを介して気化器４１６に供給される。前記前駆体化合物として、前記Ｃｕ+1（ヘキサフルオロアセチルアセトネート）・トリメチルビニルシラン（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）を使う場合には、前記気化器４１６は５０〜７０°Ｃの温度に保持される。さらに、前記前駆体化合物供給ライン４１５には、ドレインバルブ４１５Ｄが設けられる。
前記気化器４１６において前記気相前駆体化合物はミストあるいは気体の形で噴射され、ライン１６Ａ中をバルブ１６Ｂを介して供給される、室温あるいは６０°ＣのＨ2よりなるスイープガスと共に、前記処理容器１１中のシャワーヘッド４１３に、バルブ４１６Ｃを介して供給される。その際、前記バルブ４１６Ｃを含む気化器４１６から処理容器４１１に至る気相原料供給ライン４１６Ｄの温度は、前記Ｃｕ（ｈｆａｃ）ＴＭＶＳをＣｕの前駆体化合物に使う場合には、前記前駆体化合物の再液化を防ぐため、気化器と同温程度に制御される。また前記シャワーヘッド４１３は５０〜７０°Ｃの温度に保持され、また処理容器４１１自体もシャワーヘッドと同程度の温度に保持される。
前記前駆体化合物供給ライン４１５にはドレインが形成され、さらに前記気化器４１６は、バルブ４１６Ｅを介して、ドライポンプ（図示せず）により排気され、前記Ｃｕ前駆体化合物から離脱したＴＭＶＳアダクトが除去される。
図１４の化学気相堆積装置を使うことにより、前記処理容器４１１中において、例えば化学式
２Ｃｕ+1（ｈｆａｃ）ＴＭＶＳ→２Ｃｕ+1（ｈｆａｃ）＋２ＴＭＶＳ
→Ｃｕ＋Ｃｕ+2（ｈｆａｃ）＋２ＴＭＶＳ
に従って、Ｃｕシード層２９の堆積が生じる。なお、Ｃｕシード層２９はＰＶＤ法により形成することもできる。
図１０（Ｇ）の工程の後、前記基板は図１０（Ｈ）の工程において電解めっき処理装置に移され、電解めっき法あるいは無電解めっき法により前記Ｃｕシード層２９上にＣｕ層３０が形成される。
さらに熱処理の後、図１１（Ｉ）の工程において前記層間絶縁膜２６上のＣｕ層３０およびその下のバリアメタル膜２８がＣＭＰ（化学機械研磨）法により研磨除去され、前記配線溝２６Ａおよびビアホール２４ＡをＣｕにより充填した配線構造が得られる。
さらに上記図７（Ａ）〜図１１（Ｉ）の工程を繰り返すことにより、図１５に示すような、図１１（Ｉ）の構造が繰り返された多層配線構造を形成することができる。
本実施例では図９（Ｅ）の工程において、バリアメタル膜２８を堆積する前に前記層間絶縁膜２６の表面、前記配線溝２６Ａの側壁面および底面、さらに前記ビアホール２４Ａの側壁面および底面を前処理するに際し、電子温度の低い高密度プラズマを使うため、層間絶縁膜２４，２６がダメージを受けることがなく、膜中の基がスパッタされることによる膜密度および比誘電率の局所的な増大が生じることがない。またビアホール２４Ａ底部で露出されているＣｕ配線パターン２２ＡがスパッタされてＣｕあるいはＣｕ酸化物がビアホール２４Ａや配線溝２６Ａの側壁面に付着することがなく、このためＣｕ原子の層間絶縁膜２４あるいは２６への拡散が生じることがない。
なお、以上の説明では、前記層間絶縁膜２４および２６を市販の原料を使ったプラズマＣＶＤ法により形成されるＳｉＯＣＨ膜としたが、本発明はかかる特定の層間絶縁膜組成に限定されるものではない。一般に前記層間絶縁膜２４および２６としては、大別して無機系の膜と有機系の膜があり、例えば無機ＳＯＤ膜（スピンコート法によって成膜される絶縁膜）であるアルキルシロキサンポリマー、ＨＳＱ（水素化シルセスキオキサンポリマー）、などを使うことができる。また、ＣＶＤ（化学気相堆積）法によっても低誘電率膜は形成可能であり、このような無機膜として、例えばフッ素添加シリコン酸化膜などを使うこともできる。
また、このような無機膜やシリコン酸化膜は、いずれも多孔質膜にすることによってさらに誘電率を低下させることができ、本発明はこのような多孔質膜を使う場合にも有効である。
また、前記層間絶縁膜２４，２６として有機膜を使う場合には、ＰＴＦＥ系膜、ポリイミド系膜、フッ素添加ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、パレリン−Ｎ膜、パレリン−Ｆ膜、ＭＳＱ（アルキルシルセスキオキサンポリマー）膜、ＨＯＳＰ（水素化アルキルシルセスキオキサンポリマー）膜などの有機ポリマー膜を使うことができる。さらに有機系の膜には、ＣＶＤ法によって形成されるフッ素添加カーボン膜やＤＬＣ（ダイヤモンドライクカーボン）、ＳｉＣＯ膜やＳｉＣＯ（Ｈ）膜などが含まれる。このような有機膜を使う場合でも、多孔質膜にすることによってさらに誘電率を低減することができ、本発明はこのような場合にも有効である。
また図１０（Ｇ）の工程において、前記Ｃｕシード層２９をスパッタなどのＰＶＤ法により行うこともできる。
さらに図９（Ｆ）のバリアメタル膜２８の形成においては、前記Ｔａ膜の形成をスパッタなどのＰＶＤ法により行うこともできる。またＴａＮ膜をＡＬＤ−ＣＶＤ法により、またＴａ膜をＰＶＤ法で形成することも効果的である。
図９（Ｅ）のプラズマ処理工程と図９（Ｆ）のバリアメタル膜２８の形成工程は、同一の処理容器内において行うことも可能ではあるが、図９（Ｅ）の工程と図９（Ｆ）の工程とでは処理温度が異なるので、これらの工程は別々の処理容器で行うのが好ましい。さらに図９（Ｆ）のバリアメタル膜成膜工程は図９（Ｅ）の前処理工程の直後に、大気に曝すことなく行う必要があるため、これら別々の処理容器は真空搬送室で結合するのが好ましい。
さらに前記図１０（Ｇ）のＣｕシード層２９の成膜は、図９（Ｅ）の前処理工程あるいは図９（Ｆ）のＡＬＤ工程よりは低圧力環境で行われるため、図１０（Ｇ）の工程は前記真空搬送室に、真空度の高い別の真空搬送室を介して結合された別の処理容器において実行するのが、処理効率の観点から好ましい。前記Ｃｕシード層２９の成膜をＰＶＤ法で行う場合、および前記Ｔａ膜の成膜をＰＶＤ法で行う場合も同様である。

［第２実施例］
図１６（Ａ）は、このような本発明のプロセスを効率よく実行するのに適した、クラスタ型基板処理システム５００の構成を、図１６（Ｂ）は、前記基板システム５００において実行される基板処理の流れを示す。
図１６（Ａ）を参照するに、基板処理システム５００は大気環境中にカセットモジュール５０１Ａ，５０１Ｂ、およびウェハのノッチあるいはオリエンテーションフラットを検出してウェハ方位を合わせるウェハオリエンタ５０１Ｃを有する導入側ウェハ搬送室５０１を有し、前記導入側ウェハ搬送室５０１にはゲートバルブＧ1，Ｇ2を介してロードロック室５０２Ａ，５０２Ｂが結合されている。前記導入側ウェハ搬送室５０１は大気圧状態にあり、ウェハを清浄な状態で保持する。
前記ロードロック室５０２Ａ，５０２ＢにはそれぞれのゲートバルブＧ3，Ｇ4を介してウェハ搬送ロボットを含む真空ウェハ搬送室５０３が結合されており、前記真空ウェハ搬送室５０３にはゲートバルブＧ５，Ｇ６，Ｇ７をそれぞれ介して、脱ガス処理室５０４Ａと図５，６のマイクロ波プラズマ処理装置１０を有する前処理室５０４Ｂと図１２の堆積装置３００を有するバリアメタル成膜処理室５０４Ｃとが結合されている。
さらに前記真空ウェハ搬送室５０３にはウェハ受け渡し室５０４ＤおよびゲートバルブＧ８を介してウェハ搬送ロボットを含む第２の真空ウェハ搬送室５０５が結合されており、前記真空ウェハ搬送室５０５にはゲートバルブＧ9を介して、図１０（Ｇ）のＣｕシード層２９の形成工程を実行するＣＶＤ室５０６Ａが結合されている。ここで前記真空ウェハ搬送室５０３は、前記処理室５０４Ａ〜５０４Ｃでの処理に対応して、比較的高い、１０-6Ｔｏｒｒ程度の圧力に保持されているのに対し、前記真空ウェハ搬送室５０５は、前記処理室５０６Ａでの処理に対応して、より低い、１０-7Ｔｏｒｒ以下の圧力に保持されている。また真空搬送室５０３と５０５の圧力を同圧に、あるいは真空搬送室５０５の圧力を真空搬送室５０３の圧力よりも低く設定して、真空搬送室５０５の雰囲気が真空搬送室５０３に侵入して汚染を生じるのを抑制する。
図１６（Ｂ）のフローチャートを参照するに、前記カセットモジュール５０１Ａあるいは５０１Ｂ中には図８（Ｄ）の状態のウェハが保持されており、前記ウェハは、前記ウェハオリエンタ５０１Ｃで方位を合わされた後、前記導入側ウェハ搬送室５０１より前記ゲートバルブＧ1およびロードロック室５０２ＡあるいはゲートバルブＧ2およびロードロック室５０２Ｂを通って前記真空ウェハ搬送室５０３に導入され、さらに前記真空ウェハ搬送室５０３からゲートバルブＧ5を通って脱ガス処理室５０４に搬送される。前記脱ガス処理室５０４では不活性ガスを導入して加熱あるいは紫外光照射処理が行われるようにしてもよい。
前記脱ガス処理室５０４で大気中の水や膜中の残留ガス等を脱ガス処理の後、前記ウェハは前記ゲートバルブＧ5を通って真空ウェハ搬送室５０３に戻され、さらにステップ２において前記ゲートバルブＧ6を通って前記前処理室５０４Ｂに搬送され、図９（Ｅ）の工程に対応した前処理が行われる。
次に前記前処理室５０４Ｂにおける脱ガス処理の後、前記ウェハは前記ゲートバルブＧ6を通って真空ウェハ搬送室５０３に戻され、さらにステップ３において前記ゲートバルブＧ7を通って前記成膜処理室５０４Ｃに搬送され、図９（Ｆ）の工程に対応してバリアメタル膜２８の形成が、先に説明したＡＬＤ工程により、なされる。
さらに前記成膜処理室５０４Ｃにおけるバリアメタル膜２８の成膜処理の後、前記ウェハは前記成膜処理室５０４ＣからゲートバルブＧ7を通って真空ウェハ搬送室５０３に戻され、さらにウェハ受け渡し室５０４ＤからゲートバルブＧ8を通って真空ウェハ搬送室５０５に搬送される。
前記真空ウェハ搬送室５０５に導入されたウェハは、ステップ４において前記ゲートバルブＧ9を通ってＣＶＤ室５０６Ａに導入され、図１０（Ｇ）の工程に対応してＣｕシード層２９が形成される。
このようにしてＣｕシード層２９が形成された後、前記ウェハは前記ゲートバルブＧ9を通って真空ウェハ搬送室５０５に戻され、さらに前記ゲートバルブＧ8およびウェハ受け渡し室５０４Ｄを通って真空ウェハ搬送室５０３に戻される。さらに前記ウェハは前記真空搬送室５０３からゲートバルブＧ３、ロードロック室５０２ＡおよびゲートバルブＧ1を通って、あるいはゲートバルブＧ4、ロードロック室５０２ＢおよびゲートバルブＧ2を通って前記導入側ウェハ搬送室５０１に戻され、さらにカセットモジュール５０１Ａあるいは５０１Ｂに戻される。
かかる構成では、連続して処理する必要があるが処理温度が異なる脱ガス工程、図９（Ｅ）の前処理工程、および図９（Ｆ）のバリアメタル成膜工程が、真空ウェハ搬送室５０３で結合された別々の処理室で実行されるため、基板温度の昇降に伴う時間が短縮され、効率のよい基板処理が可能となる。また処理圧が大きく異なる図１０（Ｇ）のＣｕシード層の形成工程が、より低圧に保持される真空ウェハ搬送室５０５に結合された処理室５０６Ａにおいて実行されるため、ウェハを様々な処理容器に出し入れする際の圧力調整幅が、単一の真空ウェハ搬送室を使う場合よりも減少し、効率的な基板処理が可能になる。
なお、図１６の基板処理システム５００は、先に説明したような多層配線構造の形成のみならず、層間絶縁膜上にＴａ／ＴａＮ構造のバリアメタル膜を介してＲｕやＩｒなどの金属電極膜を形成し、その上に強誘電体膜を形成する強誘電体メモリの製造においても有用である。

［第３実施例］
図１７（Ａ）は、本発明の第３実施例による基板処理システム６００の構成を示す。ただし図１７（Ａ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１７（Ａ）を参照するに、本実施例では前記ＣＶＤ室５０６Ａが除去され、その代わりに図１０（Ｇ）のＣｕシード層２９の形成工程をスパッタ法により実行するＰＶＤ室５０６が前記真空ウェハ搬送室５０５にゲートバルブＧ10を介して結合されている。
図１７（Ｂ）は、図１７（Ａ）の基板処理システム６００を使って行われる基板処理の流れを示す。
図１７（Ｂ）を参照するに、図１６（Ｂ）のステップ１に対応するステップ１１の脱ガス処理およびステップ２に対応するステップ１２の前処理の後、ステップ１３において前記バリア膜２８がＴａ膜のＡＬＤプロセスにより、あるいはＴａＮ膜のＡＬＤプロセスにより、あるいはＴａＮ膜とＴａ膜を積層するＡＬＤプロセスにより形成れる。前記バリア膜２８をＴａ膜のみにより形成する場合は、先に説明したＴａ膜の形成シーケンスを所望の膜厚が得られるまで繰り返せばよく、また前記バリア膜２８をＴａＮ膜のみにより形成する場合には、先に説明したＴａＮ膜の形成シーケンスを、所望の膜厚が得られるまで繰り返せばよい。
ステップ１３の後、本実施例では前記処理室５０４Ｃから前記ウェハが前記ゲートバルブＧ7を通って真空ウェハ搬送室５０３に戻され、ステップ１４において前記ウェハはウェハ受け渡し室５０４ＤおよびゲートバルブＧ8を介してより真空度の高い真空ウェハ搬送室５０５に搬送される。さらに前記ウェハはゲートバルブＧ10を介してＰＶＤ室５０６Ｂに搬送され、前記Ｃｕシード層２９がスパッタ法により形成される。
一般にスパッタ法は１０-8Ｔｏｒｒ以下の圧力を必要とするため、かかるスパッタ室を圧力が１０-6Ｔｏｒｒ程度の真空ウェハ搬送室５０３に結合すると、処理開始までに長い排気時間を必要とする。これに対し本実施例では、前記スパッタ室５０６Ｂを真空度の高い基板搬送室５０５に結合しているため、このような問題が生じない。
本発明のその他の特徴は先の実施例の通りであり、説明を省略する。

［第４実施例］
図１８（Ａ）は、本発明の第４実施例による基板処理システム７００の構成を示す。ただし図１８（Ａ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１８（Ａ）を参照するに、本実施例では図１７（Ａ）の実施例と同様に図１６（Ａ）のＣＶＤ室５０６Ａが除去され、その代わりに図１０（Ｇ）のＣｕシード層２９の形成工程をスパッタ法により実行するＰＶＤ室５０６Ｂが前記真空ウェハ搬送室５０５にゲートバルブＧ10を介して結合されている。さらに本実施例では前記ウェハ真空搬送室５０５にゲートバルブＧ11を介して図９（Ｆ）のバリアメタル膜２８の成膜工程のうち、Ｔａ膜の成膜工程をスパッタ法により実行するＰＶＤ室５０６Ｃが結合されている。本実施例でも前記真空ウェハ搬送室５０３と真空ウェハ搬送室５０５は同圧に、あるいは真空ウェハ搬送室５０５の圧力を真空ウェハ搬送室５０３よりも低く設定して、真空ウェハ搬送室５０３中の雰囲気が真空ウェハ搬送室５０３に侵入して汚染を生じるのを抑制する。
図１８（Ｂ）は、図１８（Ａ）の基板処理システム７００を使って行われる基板処理の流れを示す。
図１８（Ｂ）を参照するに、図１６（Ｂ）のステップ１に対応するステップ２１の脱ガス処理およびステップ２に対応するステップ２２の前処理の後、ステップ２３において前記バリア膜２８が最初ＴａＮ膜のＡＬＤ工程により、ついでステップ２４においてＴａ膜のＰＶＤ工程により、ＴａＮ膜とＴａ膜の積層として形成される。
より詳細に説明すると、前記ステップ２３において図９（Ｅ）の状態のウェハが前記堆積装置５０４Cに導入され、先に第１実施例において説明したＡＬＤ工程を行うことにより、前記バリアメタル膜２８のうちのＴａＮ膜が形成される。
ステップ２３の後、本実施例では前記ウェハが前記処理室５０４Ｃから前記ゲートバルブＧ7を通って真空ウェハ搬送室５０３に戻され、さらにステップ２４において前記ウェハはウェハ受け渡し室５０４ＤおよびゲートバルブＧ8を介してより真空度の高い真空ウェハ搬送室５０５に搬送される。さらに前記ウェハはゲートバルブＧ11を介してＰＶＤ室５０６Ｃに搬送され、前記Ｔａ膜が、先に形成されたＴａＮ膜上にスパッタ法により形成される。これにより、図９（Ｆ）のバリアメタル膜２８の成膜が完了する。
次にステップ２５において前記バリアメタル膜２８が形成された図９（Ｆ）の状態のウェハは前記ゲートバルブＧ11を通って真空搬送室５０５に戻され、さらにゲートバルブＧ10を通って前記ＰＶＤ室５０６Ｂに搬送され、前記バリアメタル膜２８上に図１０（Ｇ）の構造に対応してＣｕシード層２９が形成される。
本実施例においても高真空を要求するＰＶＤ室５０６Ｂおよび５０６Ｃが、真空度の低い真空基板搬送室５０５とはゲートバルブＧ8で隔てられた真空度の高い真空基板搬送室５０５に結合されているため、ＰＶＤ室５０６Ｂおよび５０６Ｃにウェハを出し入れする際の圧力調整期間が短くてすみ、効率のよい基板処理が可能となる。
なお本実施例ではＰＶＤ処理としてイオン化ＰＶＤ処理が好ましく、ＡＬＤ処理としてはプラズマＡＬＤ処理を行うのが好ましい。

［第５実施例］
以上の説明では、図９（Ｅ）の低エネルギプラズマを使った前処理を、図５，６で説明したマイクロ波プラズマ処理装置１０において行っているが、本発明はかかる特定のプラズマ処理装置に限定されるものではない。
図１９は、図９（Ｅ）の工程において低エネルギプラズマ源として使うことのできるＩＣＰ（誘導結合プラズマ）型のプラズマ処理装置８００の構成を示す。
図１９を参照するに、プラズマ処理装置８００はプロセス空間７０１Ａを画成する処理容器８０１を有し、前記プロセス空間８０１中には被処理基板Ｗを保持する基板保持台８０１Ｂが設けられている。
前記処理容器８０１の上部には多数のガス吐出口８０２Ａを有するガス導入部８０２が設けられており、前記ガス導入部上には石英ガラスよりなるベルジャー８０３が設けられている。また前記ベルジャー８０３にはＡｒガスなどの希ガスと水素ガスなどのプロセスガスを供給するガス導入口８０３Ａが形成されており、さらに前記ベルジャー８０３の周囲には高周波誘導コイル８０４が巻回されている。
そこで例えば１．３３〜１３３０Ｐａ（０．０１〜１０Ｔｏｒｒ）の圧力下、５０〜２５０℃の基板温度で前記ベルジャー８０３中に前記ガス導入口８０３ＡよりＡｒガスを１００〜１０００ＳＣＣＭの流量で、あるいは前記Ａｒガスの代わりにＨｅガスを１００〜１０００ＳＣＣＭの流量で、水素ガスを１００〜１０００ＳＣＣＭの流量で供給し、前記コイル８０４に周波数が４５０ｋＨｚの高周波を５００〜５０００Ｗのパワーで供給することにより、前記層間絶縁膜２６の表面や配線溝２６Ａの側壁面および底面、さらに前記ビアホール２４Ａの側壁面や底面に付着した有機基などの不純物が除去され、さらにビアホール２４Ａ底部において露出したＣｕパターン２２Ａ表面の酸化層が還元される。またこのようにして形成されたプラズマは３ｅＶ以下の低い電子温度を有しており、前記層間絶縁膜２４，２６表面のダメージや、これに伴う比誘電率の増大の問題を生じることがなく、またＣｕパターン２２Ａをスパッタすることがない。流量比がＡｒ＜Ｈ2のプラズマで処理されるので、２２４表面はスパッタされない。

［第６実施例］
さらに図９（Ｅ）の前処理工程を、図２０に示すリモートプラズマ源９１０を使った基板処理装置９００にて行うことも可能である。
図２０を参照するに、基板処理装置９００はプロセス空間９０１Ａを画成し被処理基板Ｗを保持する基板保持台９０１Ｂを含む処理容器９０１を有し、前記処理容器９０１と基板保持台９０１Ｂとの間には排気ポート９０１Ｃが形成されている。
さらに図２０の構成では前記処理容器９０１の一部には、前記リモートプラズマ源９１０が設けられ、ガスライン９１１より供給されたＡｒガスあるいはＨｅガスを含み、さらに水素ガスを含む処理ガスを高周波によりプラズマ励起する。
そこで本実施例では前記基板処理装置９００中に図８（Ｄ）の状態の基板２１を被処理基板Ｗとして導入し、さらに前記リモートプラズマ源により励起されたプラズマを作用させることにより、先の実施例と同様に、前記層間絶縁膜２６の表面および配線溝２６Ａの側壁面および底面、さらに前記ビアホール２４Ａの側壁面および底面に付着した有機基などの不純物を除去することができる。その際、前記プラズマの電子温度を３ｅＶ以下に抑制することにより、前記層間絶縁膜２４あるいは２６のダメージが回避され、比誘電率の増大が生じることはない。また前記ビアホール２４Ａの底面に露出したＣｕ配線パターン２２Ａがスパッタされることもない。
このようなリモートプラズマは、例えば１３．３〜１３３Ｐａの圧力下、Ａｒガスを１００〜５００ＳＣＣＭの流量で、またはＨｅガスを１００〜５００ＳＣＣＭの流量で、さらに水素ガスを１０００ＳＣＣＭの流量で導入し、周波数が１３．５６ｋＨｚの高周波を５００〜２０００Ｗのパワーで供給することにより形成することができる。
前記プラズマは水素を含むため、前記前処理の後、前記層間絶縁膜２６の表面、前記配線溝２６Ａの側壁面および底面、さらに前記ビアホール２４Ａの側壁面および底面は水素終端され、不純物の付着が抑制される。
以上本発明を、低誘電率層間絶縁膜を有する多層配線構造の形成を例に説明したが、本発明は図２１（Ａ）に示すように、下地膜１上に形成されたＳｉＯＣＨなどの低誘電率絶縁膜２の表面に吸着した有機基などの不純物を、図２１（Ｂ）に示すように膜２にダメージを生じることなく、また比誘電率を増大させることなくクリーニングし、かつ表面を水素終端することが可能になる。
また先の実施例ではバリアメタル膜はＴａＮ膜あるいはＴａ膜、あるいはＴａＮ膜とＴＡ膜を積層した構成の膜であるとして説明を行ったが、本発明はＴｉ膜やＴｉＮ膜など、他のバリアメタル膜を使う場合でも有効である。
特許請求の範囲に記載した本発明の要旨内において、様々な変形や変更が可能である。
（Ａ），（Ｂ）は、従来の多層配線構造の形成方法を示す図（その１）である。 （Ｃ），（Ｄ）は、従来の多層配線構造の形成方法を示す図（その２）である。 （Ａ），（Ｂ）は、本発明が解決しようとする問題点を説明する図である。 本発明が解決しようとする問題点を説明する別の図である。 本発明で使われるプラズマ処理装置の構成を示す図である。 本発明で使われるプラズマ処理装置の構成を示す別の図である。 （Ａ），（Ｂ）は、本発明の第１実施例による多層配線構造の形成方法を示す図（その１） （Ｃ），（Ｄ）は、本発明の第１実施例による多層配線構造の形成方法を示す図（その２）である。である。 （Ｅ），（Ｆ）は、本発明の第１実施例による多層配線構造の形成方法を示す図（その３）である。 （Ｇ），（Ｈ）は、本発明の第１実施例による多層配線構造の形成方法を示す図（その４）である。 （Ｉ）は、本発明の第１実施例による多層配線構造の形成方法を示す図（その５）である。 本実施例でバリアメタル膜の堆積に使われるＡＬＤ装置の構成を示す図である。 図１２のＡＬＤ装置によるバリアメタル膜の堆積シーケンスを示す図である。 本実施例でＣｕシード層の堆積に使われるＣＶＤ装置の構成を示す図である。 本発明第１実施例により得られる多層配線構造を示す図である。 （Ａ），（Ｂ）は、本発明の第２実施例による基板処理システムの構成を示す図、および基板処理プロセスを示すフローチャートである。 （Ａ），（Ｂ）は、本発明の第３実施例による基板処理システムの構成を示す図、および基板処理プロセスを示すフローチャートである。 （Ａ），（Ｂ）は、本発明の第４実施例による基板処理システムの構成を示す図、および基板処理プロセスを示すフローチャートである。 本発明の第５実施例で使われるＩＣＰ型基板処理装置を示す図である。 本発明の第６実施例で使われるリモートプラズマ源を使った基板処理装置を示す図である。 （Ａ），（Ｂ）は、本発明による低誘電率絶縁膜のプラズマ処理を示す図である。
符号の説明
１ 下地膜
２ 低誘電率膜
１０，８００，９００ プラズマ処理装置
１１ 処理容器
１１Ａ プロセス空間
１１Ｂ 基板保持台
１１Ｃ 排気ポート
１２ 窓
１２ａ シールリング（Ｏリング）
１３ アンテナ本体
１３Ａ 導波部（シールド部材）
１３Ｂ ラジアルラインスロットアンテナ
１３ａ，１３ｂスロット
１３Ｃ 遅相板
１４ 同軸導波管
１４Ａ 外側導波管
１４Ｂ 内側導体
１５ ガス導入口
２１，１１０ シリコン基板
２２，１１１ 絶縁膜
２２Ａ，１１１Ａ Ｃｕ配線パターン
２２ａ，１１１Ｏｘ 酸化物
１１１ｘ 銅残渣
２３，２５，２７，１１２，１１４ エッチングストッパ膜
２６，２７，１１３，１１５ 層間絶縁膜
２６Ａ，１１３Ａ 配線溝
２４Ａ，１１３Ｂ ビアホール
２８．１１６ バリアメタル膜
２９ Ｃｕシード層
３０ Ｃｕ層
３０Ａ，１１７ Ｃｕ配線パターン
３００ プラズマＡＬＤ装置
３０１ 処理容器
３０１ａ 処理容器上部
３０１ｂ 処理容器底部
３０２ 基板保持台
３０３ ヒータ
３０４ ヒータ電源
３０５ 絶縁体
３０６，３０７，３０８，３１０ ガス通路
３０９，３１１ 原料ガス吐出口
３１２ 成膜原料源
３１３ Ａｒ源
３１４ 水素源
３１５ バルブ
３１６ ＭＦＣ
３１７ 整合器
３１８ 高周波電源
３１９ 排気口
３２０ 排気装置
３２１ マッチャー
３３０ シャワーヘッド
４００ ＣＶＤ装置
４１１ 処理容器
４１１Ａ，４１６Ａ 水素ガスライン
４１２ 基板保持台
４１２Ａ ヒータ
４１３ シャワーヘッド
４１４ Ｃｕ原料容器
４１５，４１６Ｄ 配管
４１５Ａ，４１５Ｃ，４１６Ｂ，４１６Ｃ，４１６Ｅ バルブ
４１５Ｂ ＭＦＣ
４１５Ｄ ドレイン
４１６ 気化器
５００，６００，７００ クラスタ型基板処理システム
５０１ 導入側ウェハ搬送室（大気搬送室）
５０１Ａ，５０１Ｂ カセットモジュール
５０１Ｃ ウェハオリエンタ
５０２Ａ，５０２Ｂ ロードロック室
５０３，５０５ 真空ウェハ搬送室
５０４Ａ 脱ガス室
５０４Ｂ 前処理室
５０４Ｃ ＡＬＤ室
５０４Ｄ ウェハ受け渡し室
５０６Ａ ＣＶＤ室
５０６Ｂ、５０６Ｃ ＰＶＤ室
Ｇ1〜Ｇ９ ゲートバルブ

Claims (17)

  1. 層間絶縁膜中にビアホールを、前記層間絶縁膜の下に形成された低抵抗金属配線パターンが、前記ビアホールの底面において露出するように形成する工程と、
    前記層間絶縁膜上に、前記ビアホールの側壁面および前記露出された低抵抗金属配線パターンを覆うように、前記ビアホールの形状に整合して導電性バリア膜を形成する工程と、
    前記導電性バリア膜上に低抵抗金属膜を形成する工程と
    よりなる半導体装置の製造方法であって、
    前記ビアホール形成工程の後、前記導電性バリア膜の形成工程の前に、前記層間絶縁膜を、前記ビアホールの側壁面および前記ビアホールの底面を含めて、前記低抵抗金属パターンのスパッタが生じないようなエネルギの水素を含むプラズマで処理し、前記層間絶縁膜表面を、前記ビアホールの側壁面および前記ビアホールの底面を含めて水素終端する前処理工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記前処理工程において前記プラズマの電子温度は、３ｅＶを超えないことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記前処理工程において前記プラズマは、マイクロ波により励起されることを特徴とする請求項または２記載の半導体装置の製造方法。
  4. 前記プラズマは、平面アンテナよりマイクロ波を放射することにより励起されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
  5. 前記プラズマは、誘導コイルに供給される高周波により励起されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  6. 前記プラズマは、リモートプラズマ源により形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記前処理工程において前記プラズマは、希ガスと、水素を含む還元ガスの混合ガスプラズマであることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法。
  8. 前記導電性バリア膜を形成する工程は、前記層間絶縁膜表面を、前記ビアホールの側壁面および底面を含めて導電性金属窒化物膜により覆う工程と、前記導電性金属窒化物膜を高融点金属膜で覆う工程とよりなることを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法。
  9. 前記導電性金属窒化物膜を形成する工程は、前記層間絶縁膜表面を、前記ビアホールの側壁面および底面を含めて、窒素を含む有機金属原料分子で覆う第１の工程と、前記有機金属原料分子を分解する第２の工程とよりなり、前記第１の工程と前記第２の工程とは、間にパージ工程を挟みながら繰り返されることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置の製造方法。
  10. 前記高融点金属膜を形成する工程は、前記導電性金属窒化物膜表面を、前記高融点金属膜を構成する高融点金属元素を含む金属原料分子で覆う第３の工程と、前記金属原料分子を分解する第４の工程とよりなり、前記第３の工程と前記第４の工程とは、間にパージ工程を挟みながら繰り返されることを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記層間絶縁膜は、プラズマＣＶＤ法により形成されたＳｉＯＣＨ膜であることを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
  12. 前記層間絶縁膜は、無機ＳＯＤ膜であることを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
  13. 前記層間絶縁膜は、有機ポリマー膜であることを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
  14. 前記層間絶縁膜は多孔質膜であることを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
  15. 前記導電性バリア膜を形成する工程は第１の処理容器において実行され、前記低抵抗金属膜を形成する工程は前記第１の処理容器に真空搬送室により結合された第２の処理容器において実行されることを特徴とする請求項１〜１４のうち、いずれか一項記載の半導体装置の製造方法。
  16. 前記前処理工程は第１の処理容器において実行され、前記導電性バリア膜を形成する工程は前記第１の処理容器に第１の真空搬送室を介して結合された第２の処理容器において実行され、
    前記低抵抗金属膜を形成する工程は、前記第１の真空搬送室にゲートバルブを介して結合された第２の真空搬送室に結合された第３の処理容器において実行されることを特徴とする請求項１〜１４のうち、いずれか一項記載の半導体装置の製造方法。
  17. 絶縁膜中に、前記絶縁膜の下に形成された金属パターンを、底面において露出するようにビアホールを形成する工程と、
    前記絶縁膜上に、前記ビアホールの側壁面および前記露出された金属パターンを覆うように、前記ビアホールの形状に整合して導電性バリア膜を形成する工程と、
    よりなる基板処理方法であって、
    前記ビアホール形成工程の後、前記導電性バリア膜の形成工程の前に、前記絶縁膜を、前記ビアホールの側壁面および底面を含めて、前記金属パターンのスパッタが生じないようなエネルギの水素を含むプラズマで処理し、前記絶縁膜を、前記ビアホールの側壁面および底面を含めて水素終端する工程を含むことを特徴とする基板処理方法。
JP2004164521A 2004-06-02 2004-06-02 基板処理方法および半導体装置の製造方法 Expired - Fee Related JP4503356B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004164521A JP4503356B2 (ja) 2004-06-02 2004-06-02 基板処理方法および半導体装置の製造方法
US11/142,457 US7332426B2 (en) 2004-06-02 2005-06-02 Substrate processing method and fabrication process of a semiconductor device
US11/673,628 US7772111B2 (en) 2004-06-02 2007-02-12 Substrate processing method and fabrication process of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004164521A JP4503356B2 (ja) 2004-06-02 2004-06-02 基板処理方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005347472A true JP2005347472A (ja) 2005-12-15
JP4503356B2 JP4503356B2 (ja) 2010-07-14

Family

ID=35449543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004164521A Expired - Fee Related JP4503356B2 (ja) 2004-06-02 2004-06-02 基板処理方法および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7332426B2 (ja)
JP (1) JP4503356B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086126A1 (ja) * 2006-01-26 2007-08-02 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
WO2008146879A1 (ja) * 2007-05-30 2008-12-04 Tokyo Electron Limited 半導体装置の製造方法、半導体製造装置及び記憶媒体
WO2010059434A3 (en) * 2008-11-19 2010-07-29 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
JP2010533987A (ja) * 2007-07-20 2010-10-28 アイメック Ｉｉｉ−ｖ族ｃｍｏｓデバイスでのダマシンコンタクト
US8598706B2 (en) 2007-09-18 2013-12-03 Renesas Electronics Corporation Method for forming interlayer dielectric film, interlayer dielectric film, semiconductor device and semiconductor manufacturing apparatus
JP2014099627A (ja) * 2006-08-30 2014-05-29 Lam Research Corporation 金属堆積のために基板表面を調整する方法および統合システム
US8999841B2 (en) 2011-08-05 2015-04-07 Tokyo Electron Limited Semiconductor device manufacturing method
JP2015092548A (ja) * 2013-09-16 2015-05-14 エスピーティーエス テクノロジーズ リミティド 半導体構造のプレクリーニング
US9576850B2 (en) 2012-01-25 2017-02-21 Tokyo Electron Limited Method for manufacturing semiconductor device

Families Citing this family (321)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226003A1 (en) * 2003-01-22 2006-10-12 John Mize Apparatus and methods for ionized deposition of a film or thin layer
US20050178328A1 (en) * 2004-02-17 2005-08-18 Matsushita Electric Industrial Co., Ltd. Film forming method and film forming apparatus
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US7605469B2 (en) 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US9659758B2 (en) * 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
US7704887B2 (en) * 2005-11-22 2010-04-27 Applied Materials, Inc. Remote plasma pre-clean with low hydrogen pressure
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080081464A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Method of integrated substrated processing using a hot filament hydrogen radical souce
US20080078325A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Processing system containing a hot filament hydrogen radical source for integrated substrate processing
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US20080254619A1 (en) * 2007-04-14 2008-10-16 Tsang-Jung Lin Method of fabricating a semiconductor device
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US20090194414A1 (en) * 2008-01-31 2009-08-06 Nolander Ira G Modified sputtering target and deposition components, methods of production and uses thereof
US20090218692A1 (en) * 2008-02-29 2009-09-03 Roland Hampp Barrier for Copper Integration in the FEOL
US20090258487A1 (en) * 2008-04-14 2009-10-15 Keng-Chu Lin Method for Improving the Reliability of Low-k Dielectric Materials
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US20100308380A1 (en) * 2009-06-05 2010-12-09 International Business Machines Corporation Dual damascene processing for gate conductor and active area to first metal level interconnect structures
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
KR102023784B1 (ko) * 2011-03-04 2019-09-20 도쿄엘렉트론가부시키가이샤 질화규소막 에칭 방법
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6338462B2 (ja) * 2013-09-11 2018-06-06 東京エレクトロン株式会社 プラズマ処理装置
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
JP6404111B2 (ja) * 2014-12-18 2018-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP2016167545A (ja) * 2015-03-10 2016-09-15 東京エレクトロン株式会社 ビアホール底のクリーニング方法および半導体装置の製造方法
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
CN106505030B (zh) * 2015-09-06 2019-07-26 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
US9887160B2 (en) * 2015-09-24 2018-02-06 International Business Machines Corporation Multiple pre-clean processes for interconnect fabrication
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN106654522A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 一种多层全息天线SiGe基等离子pin二极管的制备方法
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN116732497B (zh) 2018-02-14 2025-06-17 Asmip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
CN120591748A (zh) 2018-06-27 2025-09-05 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US12378665B2 (en) 2018-10-26 2025-08-05 Asm Ip Holding B.V. High temperature coatings for a preclean and etch apparatus and related methods
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TWI874340B (zh) 2018-12-14 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP7603377B2 (ja) 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR102858005B1 (ko) 2019-03-08 2025-09-09 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR102782593B1 (ko) 2019-03-08 2025-03-14 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR102869364B1 (ko) 2019-05-07 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200141931A (ko) 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
CN112242318A (zh) 2019-07-16 2021-01-19 Asm Ip私人控股有限公司 基板处理装置
KR102860110B1 (ko) 2019-07-17 2025-09-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242295B (zh) 2019-07-19 2025-12-09 Asmip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
KR20210015655A (ko) 2019-07-30 2021-02-10 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 방법
CN112309900B (zh) 2019-07-30 2025-11-04 Asmip私人控股有限公司 基板处理设备
CN112309899B (zh) 2019-07-30 2025-11-14 Asmip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
CN112342526A (zh) 2019-08-09 2021-02-09 Asm Ip私人控股有限公司 包括冷却装置的加热器组件及其使用方法
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US12469693B2 (en) 2019-09-17 2025-11-11 Asm Ip Holding B.V. Method of forming a carbon-containing layer and structure including the layer
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TW202128273A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體注入系統、及將材料沉積於反應室內之基板表面上的方法
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR102845724B1 (ko) 2019-10-21 2025-08-13 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR102890638B1 (ko) 2019-11-05 2025-11-25 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR102861314B1 (ko) 2019-11-20 2025-09-17 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697B (zh) 2019-11-26 2025-07-29 Asmip私人控股有限公司 基板处理设备
CN120998766A (zh) 2019-11-29 2025-11-21 Asm Ip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP7703317B2 (ja) 2019-12-17 2025-07-07 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
KR20210089077A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 가스 공급 어셈블리, 이의 구성 요소, 및 이를 포함하는 반응기 시스템
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102882467B1 (ko) 2020-01-16 2025-11-05 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TWI889744B (zh) 2020-01-29 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 污染物捕集系統、及擋板堆疊
TWI871421B (zh) 2020-02-03 2025-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 包括釩或銦層的裝置、結構及其形成方法、系統
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
KR20210103956A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
TW202146691A (zh) 2020-02-13 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體分配總成、噴淋板總成、及調整至反應室之氣體的傳導率之方法
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TWI895326B (zh) 2020-02-28 2025-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 專用於零件清潔的系統
KR20210113043A (ko) 2020-03-04 2021-09-15 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 정렬 고정구
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TWI887376B (zh) 2020-04-03 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置的製造方法
TWI888525B (zh) 2020-04-08 2025-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202143328A (zh) 2020-04-21 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於調整膜應力之方法
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR20210132612A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 화합물들을 안정화하기 위한 방법들 및 장치
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR102866804B1 (ko) 2020-04-24 2025-09-30 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
JP7726664B2 (ja) 2020-05-04 2025-08-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基板を処理するための基板処理システム
JP7736446B2 (ja) 2020-05-07 2025-09-09 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
TWI873343B (zh) 2020-05-22 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202212650A (zh) 2020-05-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼及鎵的矽鍺層之方法
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
US11646204B2 (en) 2020-06-24 2023-05-09 Asm Ip Holding B.V. Method for forming a layer provided with silicon
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TWI896694B (zh) 2020-07-01 2025-09-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積方法、半導體結構、及沉積系統
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI864307B (zh) 2020-07-17 2024-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構、方法與系統
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
US12322591B2 (en) 2020-07-27 2025-06-03 Asm Ip Holding B.V. Thin film deposition process
KR20220021863A (ko) 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202228863A (zh) 2020-08-25 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 清潔基板的方法、選擇性沉積的方法、及反應器系統
KR102855073B1 (ko) 2020-08-26 2025-09-03 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
KR20220033997A (ko) 2020-09-10 2022-03-17 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TWI889903B (zh) 2020-09-25 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR102873665B1 (ko) 2020-10-15 2025-10-17 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1099184S1 (en) 2021-11-29 2025-10-21 Asm Ip Holding B.V. Weighted lift pin
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256232A (ja) * 1997-03-12 1998-09-25 Nec Corp 半導体装置の製造方法
JP2000332112A (ja) * 1999-03-29 2000-11-30 Lsi Logic Corp 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
JP2002500276A (ja) * 1997-12-30 2002-01-08 アプライド マテリアルズ インコーポレイテッド サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248492B2 (ja) 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
JP3990920B2 (ja) 2001-03-13 2007-10-17 東京エレクトロン株式会社 膜形成方法及び膜形成装置
JP4821074B2 (ja) 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
US7169704B2 (en) * 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
US6949472B1 (en) * 2004-05-03 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd Method for high kinetic energy plasma barrier deposition
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US20060165873A1 (en) * 2005-01-25 2006-07-27 Micron Technology, Inc. Plasma detection and associated systems and methods for controlling microfeature workpiece deposition processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256232A (ja) * 1997-03-12 1998-09-25 Nec Corp 半導体装置の製造方法
JP2002500276A (ja) * 1997-12-30 2002-01-08 アプライド マテリアルズ インコーポレイテッド サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
JP2000332112A (ja) * 1999-03-29 2000-11-30 Lsi Logic Corp 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973502B2 (ja) * 2006-01-26 2012-07-11 富士通セミコンダクター株式会社 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
WO2007086126A1 (ja) * 2006-01-26 2007-08-02 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
US7893472B2 (en) 2006-01-26 2011-02-22 Fujitsu Semiconductor Limited Ferroelectric memory device, ferroelectric memory manufacturing method, and semiconductor manufacturing method
JP2014099627A (ja) * 2006-08-30 2014-05-29 Lam Research Corporation 金属堆積のために基板表面を調整する方法および統合システム
WO2008146879A1 (ja) * 2007-05-30 2008-12-04 Tokyo Electron Limited 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2008300567A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8008184B2 (en) 2007-05-30 2011-08-30 Tokyo Electron Limited Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium
JP2010533987A (ja) * 2007-07-20 2010-10-28 アイメック Ｉｉｉ−ｖ族ｃｍｏｓデバイスでのダマシンコンタクト
US8598706B2 (en) 2007-09-18 2013-12-03 Renesas Electronics Corporation Method for forming interlayer dielectric film, interlayer dielectric film, semiconductor device and semiconductor manufacturing apparatus
CN102217046A (zh) * 2008-11-19 2011-10-12 美光科技公司 用于形成导电材料的方法、用于选择性地形成导电材料的方法、用于形成铂的方法及用于形成导电结构的方法
KR101251827B1 (ko) * 2008-11-19 2013-04-09 마이크론 테크놀로지, 인크. 도전성 재료의 형성 방법, 도전성 재료의 선택적 형성 방법, 백금의 형성 방법, 및 도전성 구조물의 형성 방법
WO2010059434A3 (en) * 2008-11-19 2010-07-29 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
CN102217046B (zh) * 2008-11-19 2015-04-29 美光科技公司 用于形成导电材料的方法、用于选择性地形成导电材料的方法、用于形成铂的方法及用于形成导电结构的方法
US8999841B2 (en) 2011-08-05 2015-04-07 Tokyo Electron Limited Semiconductor device manufacturing method
US9576850B2 (en) 2012-01-25 2017-02-21 Tokyo Electron Limited Method for manufacturing semiconductor device
JP2015092548A (ja) * 2013-09-16 2015-05-14 エスピーティーエス テクノロジーズ リミティド 半導体構造のプレクリーニング

Also Published As

Publication number Publication date
US20070134907A1 (en) 2007-06-14
JP4503356B2 (ja) 2010-07-14
US20050272247A1 (en) 2005-12-08
US7332426B2 (en) 2008-02-19
US7772111B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
CN101715602B (zh) 成膜方法和成膜装置
JP5522979B2 (ja) 成膜方法及び処理システム
US7846841B2 (en) Method for forming cobalt nitride cap layers
KR101739613B1 (ko) Cu 배선의 형성 방법
KR20090126272A (ko) 카보닐 원료를 사용한 금속막의 성막 방법, 다층 배선 구조의 형성 방법, 반도체 장치의 제조 방법 및 성막 장치
CN101350340A (zh) 半导体器件的制造方法以及半导体器件
TW202312300A (zh) 形成用於互連結構的金屬襯墊之方法
JP2004207281A (ja) 多層配線構造およびその形成方法、半導体装置
WO2005045916A1 (ja) 基板処理方法
TWI609095B (zh) 用於氮化錳整合之方法
WO2008042691A2 (en) Processing system containing a hot filament hydrogen radical source for integrated substrate processing
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
CN100405549C (zh) 成膜方法、半导体装置的制造方法、半导体装置和成膜装置
US20240258164A1 (en) Methods of forming interconnect structures
US20250022750A1 (en) Methods of forming interconnect structures
US20240258161A1 (en) Methods of forming interconnect structures
US20240420996A1 (en) Selective self-assembled monolayer (sam) removal
US20240332075A1 (en) Gradient metal liner for interconnect structures
TW202443729A (zh) 形成用於互連結構之金屬襯墊的方法
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理
TW202444961A (zh) 利用rf脈衝之選擇金屬的選擇性改進

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160430

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees