JP2014075578A - ブロック共重合体のエッチング - Google Patents

ブロック共重合体のエッチング Download PDF

Info

Publication number
JP2014075578A
JP2014075578A JP2013176238A JP2013176238A JP2014075578A JP 2014075578 A JP2014075578 A JP 2014075578A JP 2013176238 A JP2013176238 A JP 2013176238A JP 2013176238 A JP2013176238 A JP 2013176238A JP 2014075578 A JP2014075578 A JP 2014075578A
Authority
JP
Japan
Prior art keywords
etching
plasma
plasma etching
polymer
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013176238A
Other languages
English (en)
Other versions
JP6190212B2 (ja
Inventor
Boon Teik Chan
ブーン・テイク・チャン
Shigeru Tawara
慈 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Tokyo Electron Ltd
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Tokyo Electron Ltd filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014075578A publication Critical patent/JP2014075578A/ja
Application granted granted Critical
Publication of JP6190212B2 publication Critical patent/JP6190212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

【課題】自己組織化ブロック共重合体材料の良好なドライエッチングを提供する。
【解決手段】互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分２４，２５を含む自己組織化ブロック共重合体層２１を基板２３上に形成する工程と、ほぼアッシングガスから生成したプラズマを使用した、前記自己組織化ブロック共重合体層２１の第１プラズマエッチングと、純粋な不活性ガスまたは複数の不活性ガスの混合物から生成したプラズマを使用して第１ポリマー相２５を選択的に除去する、前記自己組織化ブロック共重合体層２１の第２プラズマエッチングとをそれぞれ少なくとも１回実施する工程とを含む。
【選択図】図２

Description

本発明は、ナノリソグラフィ、例えば半導体集積回路やナノ電気機械システムを製造するためのナノリソグラフィに関する。具体的には、自己組織化したブロック共重合体材料をエッチングする方法に関する。
半導体の製造において、より高いコンポーネント密度と、集積回路やナノ電気機械システムにおいて例えばナノスケールのような小さい構造を達成することに対するニーズが存在する。通常、半導体デバイスを製造するリソグラフィ技術は、レジスト層の上にデバイス構造のパターンを適用し、レジスト層のパターンによって露出した基板を選択的にエッチング除去することを含む。更なる処理工程では、エッチング領域内で他の材料を堆積させ、例えば集積回路を形成できる。
従来のフォトリソグラフィでは、パターンマスクが光により感光性ポリマーレジストに投影される。しかし、このアプローチの解像度は、回折によって本質的に制限される。代替として、例えば電子ビームリソグラフィ、イオンビームリソグラフィまたはＸ線リソグラフィにおいて、放射線質(radiative quality)が異なるエネルギーの波によって好適なレジスト層にパターンを転写することもできる。しかし、このようなリソグラフィ法を用いて、許容できるコストと工業的に許容できるスループットでナノスケールの構造を製造することは依然として難しい。
ブロック共重合体の誘導自己組織化（Directed Self Assembly:ＤＳＡ）は、ナノリソグラフィに対する新興の(emergent)代替アプローチである。ブロック共重合体は、共有結合で互いに接続された化学的に異なるポリマーブロックからなる。化学的に異なる複数のポリマーブロックは、ミクロ相分離を経て、異種のポリマー鎖間での反発力によって動かされ、その結果、周期的ナノ構造においてアニーリング後に均質なドメインが形成される。例えば、かかる周期構造は、六方充填された(hexagonally packed)シリンダ(cylinder)、球、ジャイロイド構造(gyroid structure)または板状構造(lammelae)を含んでもよい。形成される構造の種類は、異なるポリマーのブロック長の比を調整することによって制御可能である。しかし、ブロック共重合体材料は、配向制御技術によって制限されない場合には、ランダム配向と弱い長距離秩序を特徴付けることができる。このような技術、例えばグラフォエピタキシ(graphoepitaxy)や化学エピタキシは、ブロック共重合体材料におけるドメインの形成を選択的に誘導する(direct)。下位の基板の上でレジスト層として使用可能なパターン化ギャップ構造が、後に続く一ポリマーの選択的除去を通じて形成され、これにより５ｎｍから５０ｎｍのスケールでの特徴パターニング(feature patterning)が可能となる。
ＤＳＡでは、基板の上でプレパターン(pre-pattern)を適用してもよい。そして、ブロック共重合体材料がその上で適用された場合、ブロック共重合体材料の配向を誘導できる。このプレパターンを使用して、周波数逓倍(multiplication)を達成し、例えば、プレパターンより空間周波数が大きいクロスバー構造のパターンや線パターンを作り出すことができ、これにより最終印刷構造のピッチが増加する。それゆえ、１４ｎｍより小さいパターン形状(feature)を有する高度な縮小パターニングをＤＳＡによって達成できる。さらに、ＤＳＡを使用し、例えばプレパターンを縮小(shrink)および修正(rectify)することにより、元の印刷において欠陥を修復して均一性を向上させることができる。例えばＥＵＶリソグラフィと組み合わせて、臨界寸法（ＣＤ）内の局所的な変化により課される制限を克服できるところ、これは例えば小さいコンタクトの形状を製造するのに有利なことがある。
一ポリマー種をエッチングにより選択的に除去する場合、当該技術分野で既知のＤＳＡ ＢＣＰエッチング法に従って、アルゴン−酸素（Ａｒ／Ｏ２）プラズマを使用できる。ポリマー成分間でのより高い選択比を達成するために、例えば、ポリスチレン−ブロック−ポリメチルメタクリレート（ＰＳ−ｂ−ＰＭＭＡ）ブロック共重合体中でほぼ影響を受けないポリスチレン構造を残しつつポリメチルメタクリレート（ＰＭＭＡ）を効率的に除去するために、Ａｒ／Ｏ２ガスの混合物中でＯ２濃度を低下させることが知られている。例えば、ほぼ純粋なバイアスなしのＡｒプラズマの場合、最大８のＰＳ／ＰＭＭＡ選択比を達成できる。Ａｒ／Ｏ２プラズマ中に１０％のＯ２を導入すると、選択比は例えば２まで低下する可能性がある。残念なことに、例えばアルゴンエッチング後のＰＳ−ｂ−ＰＭＭＡ ＢＣＰ層の写真の複製(reproduction)を示す図４のように、酸素を追加しないアルゴンプラズマは許容できるＰＭＭＡエッチングを生成できないことも知られている。
例えばＣＨ３ＦやＳｉＣｌ４を使用してポリスチレンの上に保護カバー層を設けてエッチング選択比(specificity)を向上させることが当該技術分野で知られている。例えば、国際特許出願（WO2012/031818）では、第１の選択的エッチングを使用してポリマードメインの１つの厚さを低下させ、平坦化層をブロック共重合体材料の上に堆積させ、厚さが低下したポリマードメインの上にキャップが残るように順にエッチング除去している。これらのキャップは、エッチングの最終段階中に、下位の材料を保護している。
本発明の実施形態の目的は、自己組織化ブロック共重合体材料の良好なドライエッチングを提供することである。
高いエッチング選択性、例えば、少なくとも第１ポリマーと第２ポリマーとの間の比１〜３が達成されることは、本発明の実施形態の利点である。一ポリマーの高さの低下が、残りのポリマーをエッチング除去する際に充分に小さいか、さらにほぼ低下しない状態が維持されることは、本発明の実施形態の更なる利点である。例えば、ポリスチレン／ｐｍｍａブロック共重合体材料の場合、ＰＭＭＡポリマーブロックをエッチング除去する際に、ＰＳ−ｂ−ＰＭＭＡ層内でのポリスチレンパターンの低下が充分に小さいか、さらにほぼ低下しない状態が維持されることは、本発明の実施形態の利点である。
従来のＡｒ／Ｏ２エッチングと比較して、ブロック共重合体層内で組織化したパターンがエッチングされる際に真っ直ぐな断面(straight profile)を維持することは、本発明の実施形態の利点である。従来のＡｒ／Ｏ２エッチングと比較して、ＰＳ−ｂ−ＰＭＭＡ層内のポリスチレンポリマーブロックパターンが、ＰＭＭＡポリマーブロックをエッチング除去する際に真っ直ぐな断面を維持することは、本発明の実施形態の更なる利点である。エッチングファセット(faceting)の量が、例えば従来のＡｒ／Ｏ２エッチングと比較して低くなるまで低下してもよいことは、本発明に係る実施形態の利点である。
ポリスチレン材料が受ける影響が充分に小さいか、更には影響を受けない状態としつつ、ＰＳ−ｂ−ＰＭＭＡブロック共重合体からＰＭＭＡが効率的に除去されることは、本発明の実施形態の利点である。したがって、残りのパターン転写のためにポリスチレン構造の高さができるだけ大きく維持されることは、本発明の実施形態の利点である。
上記目的は、本発明に係る方法とデバイスによって達成される。
本発明は、ブロック共重合体のリソグラフィのための方法であって、
互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含む自己組織化したブロック共重合体層であって、前記少なくとも２つのポリマー成分のミクロ相分離によって形成された共重合体パターン構造を有する自己組織化ブロック共重合体層を、基板の上で取得する工程と、
アッシングガスを含むガスから生成したプラズマを使用した、前記自己組織化ブロック共重合体層の第１プラズマエッチング、および、ほぼ純粋な不活性ガスまたは複数の不活性ガスの混合物から生成したプラズマを使用して第１ポリマー相を選択的に除去する、前記自己組織化ブロック共重合体層の第２プラズマエッチングをそれぞれ少なくとも１回適用する(apply)工程とを含む方法に関する。
前記第２プラズマエッチングを適用する工程は、
第１プラズマエッチングのプラズマエッチングスパッタリング電力(power)以下のプラズマエッチングスパッタリング電力で実施し、かつ／または、
第１プラズマエッチングのプラズマエッチングガス圧力以下のプラズマエッチングガス圧力で実施してもよい。
アッシングガスは、酸素でもよい。
第１プラズマエッチング工程は、第２プラズマエッチング工程を実施する前に少なくとも１回実施してもよい。
第２プラズマエッチング工程は、第１プラズマエッチング工程を実施する前に少なくとも１回実施してもよい。
前記第１プラズマエッチングと前記第２プラズマエッチングを実施する工程は、前記第１プラズマエッチングと前記第２プラズマエッチングを交互に少なくとも１回繰り返すことを含んでもよい。
前記ほぼ純粋な不活性ガスは、アルゴンでもよい。
前記層の第１プラズマエッチングを実施する前記工程は、アルゴン−酸素ガス混合物から生成したプラズマを使用することを含んでもよい。
さらに、方法は、前記共重合体パターン構造を配列させるための複数のガイドを有するプレマスクパターン(pre-mask pattern)を前記基板の上に設ける工程を含んでもよい。
前記共重合体パターン構造は、ブロック共重合体層をアニールすることによって形成してもよい。
前記ブロック共重合体は、互いに共有結合した２種類のポリマー鎖を有するジブロック共重合体を含んでもよい。
前記ジブロック共重合体は、ポリスチレン−ポリイソブテン、ポリスチレン−イソプレン、ポリジメチルシロキサン−ポリイソブテン、ポリスチレン−ポリエチレンオキシド、ポリスチレン−ポリプロピレンオキシド、ポリエチレンオキシド−ポリ（シアノビフェニルオキシ）ヘキシルメタクリレート、ポリスチレン−ポリメチルメタクリレート、ポリスチレン−ポリメタクリル酸、ポリエチレンオキシド−ポリビニルピリジン、ポリスチレン−ポリビニルピリジンまたはポリイソプレン−ポリヒドロキシスチレンを含んでもよい。
前記ブロック共重合体は、２種類のポリマー鎖Ａ，ＢがＡ−Ｂ−Ａ状に結合し、または３種類のポリマー鎖Ａ，Ｂ，ＣがＡ−Ｂ−Ｃ状に結合したトリブロック共重合体を含んでもよい。
ブロック共重合体層から前記第１ポリマー成分をエッチング除去した後に残る１つまたは複数のポリマー成分をレジストマスクとして使用して、基板をエッチングする工程を更に含んでもよい。
本発明は、基板の上に設けられたポリマーパターン構造を備えた、部分的に製造された集積回路であって、
前記ポリマーパターン構造は、ブロック共重合体層であり、
少なくとも１つのポリマー成分はエッチング除去されており、
前記ポリマーパターンは５０ｎｍ未満、有利には２０ｎｍ未満、より有利には１６ｎｍ未満のハーフピッチを有する集積回路にも関する。
本発明の特定かつ好ましい態様について、添付の独立請求項と従属請求項に記載している。従属請求項からの特徴は、独立請求項の特徴および他の従属請求項の特徴と、適切にかつ単に請求項に記載されただけでないものとして組み合わせてもよい。
本発明のこれらの態様および他の態様は、以下で説明する実施形態から明らかとなり、実施形態を参照して明瞭となるであろう。
本発明の実施形態に係る例示的な方法を示す。 本発明の実施形態に係る方法に使用するための、自己組織化ジブロック共重合体層を示す。 本発明の実施形態に係る方法を使用して１つのポリマー成分をエッチング除去した後の自己組織化ジブロック共重合体層を示す。 本発明の実施形態に係る例示的な方法のＡｒスパッタリング工程中での保護層の形成について示す。 純粋なアルゴンプラズマを用いてエッチングした後のブロック共重合体層の写真の複製を示す。 先行技術のＡｒ／Ｏ２混合物のプラズマエッチングの単一工程により得られたＰＳ−ｂ−ＰＭＭＡ層の写真を示す。 先行技術のＡｒ／Ｏ２混合物のプラズマエッチングの単一工程を使用してエッチングされたＰＳ−ｂ−ＰＭＭＡ層を示す。 本発明の実施形態に係る方法によってエッチングされたＰＳ−ｂ−ＰＭＭＡ層を示す。 本発明の実施形態に係る方法を使用してエッチングされたＰＳ−ｂ−ＰＭＭＡ層の更なる例を示す。 Ａｒ／Ｏ２エッチングに続いてソフトＡｒスパッタリングを適用する有利な方法の一例を、従来の（Ａｒ／Ｏ２）エッチングプロセスと比較して示しており、本発明に係る有利な実施形態の特徴を示す。
図面は概略的に過ぎず、非限定的である。図面では、説明目的のためにいくつかのエレメントの大きさが誇張され、また、スケール通り描かれていないことがある。
請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
異なる図面において、同一の参照符号は同一または類似のエレメントを指す。
特定の実施形態に関して、特定の図面を参照しつつ本発明について説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載された図面は、単に概略的であって非限定的である。図面では、説明目的のためにいくつかのエレメントの大きさが誇張され、また、スケール通り描かれていないことがある。寸法および相対寸法は、本発明の実施化のための実際の縮小と対応していない。
説明および請求項での用語「第１」「第２」などは、類似のエレメントを区別するために使用しており、必ずしも時間的に、空間的に、序列でまたは他のいずれかの方法でシーケンスを表すために使用しているのではない。こうして使用した用語は、好適な状況下で交換可能であり、本明細書で説明した本発明の実施形態は、本明細書で説明または図示したものとは別のシーケンスで動作可能であると理解すべきである。
さらに、説明および請求項での用語「上(top)」「下(under)」などは、説明目的で使用しており、必ずしも相対的な位置を記述するためには使用しているのではない。こうして使用した用語は、好適な状況下で交換可能であって、本明細書で説明した本発明の実施形態は、本明細書で説明または図示したものとは別の向きで動作可能であると理解すべきである。
請求項で使用する用語「備える、有する、含む(comprising)」は、それ以降に列挙された手段に限定されるように解釈すべきでない。それは、他のエレメントまたは工程を除外しない。記述した特徴、整数、工程またはコンポーネントの存在は、参照したように特定するよう解釈する必要があるが、１つ以上の他の特徴、整数、工程もしくはコンポーネント、またはこれらのグループの存在または追加を除外しない。したがって、「手段ＡとＢとを備えたデバイス」という表現の範囲を、コンポーネントＡとＢだけからなるデバイスに限定すべきでない。それは、本発明に関して、ＡとＢが、関連するデバイスのコンポーネントであることを意味するに過ぎない。
この明細書を通じて「一実施形態(one embodimentまたはan embodiment)」が意味するのは、当該実施形態と関連して説明される特定の特徴、構造または特性は、本発明の少なくとも一つの実施形態に含まれるということである。したがって、この明細書を通じてさまざまな場所で現れるフレーズ「一実施形態で」は、必ずしもすべてが同じ実施形態を参照するわけではないが、参照してもよい。さらに、特定の特徴、構造または特性は、この開示から当業者にとって明らかなように、１つ以上の実施形態において、任意の好適な方法で組み合わせることができる。
同様に、本発明の例示的な実施形態の説明において、本発明の種々の特徴は、開示を簡素化し、１つ以上の種々の発明の態様の理解を支援する目的で、単一の実施形態、図面、またはその説明の中に一緒にグループ化されることがあると認識すべきである。しかし、この開示の方法は、請求項に記載の発明が、各請求項に明確に記載されたものより多くの特徴を必要とするという意図を反映していると解釈すべきではない。むしろ、以下の請求項に反映されているように、発明の態様は、先に開示された単一の実施形態のすべての特徴より少なくなる。したがって、詳細な説明に続く請求項は、この詳細な説明中に明確に包含され、各請求項は、この発明の別々の実施形態としてそれ自身で成立する。
さらに、本明細書で説明されるいくつかの実施形態は、他の実施形態に含まれるいくつかの特徴は含むが他の特徴は含まず、当業者が理解することになるように、異なる実施形態の特徴の組み合わせは、本発明の範囲内であって、異なる実施形態を形成することが意図されている。例えば、以下の請求項において、請求項記載の実施形態のいずれもが、任意の組み合わせで使用可能である。
本明細書でされる説明において、多くの具体的詳細が記載される。しかし、本発明の実施形態は、これらの具体的詳細なしに実践できることが理解される。他の例では、周知の方法、構造および技術は、この説明の理解を不明瞭にしないために、詳細には示されていない。
本発明の実施形態で、「ブロック共重合体」は、化学的に異なる２つ以上のポリマーブロック、例えばジブロック、トリブロック、スター、くし型(comb)または制御された構造を有する他のポリマーを有するポリマーを指す。通常、ブロックは、親水性または疎水性の度合いなどのさまざまな化学特性を有しうる。通常、ブロックは、ある温度範囲にわたって互いに非混和性を有するか部分的にのみ混和性を有し、例えば分離したミクロ相ドメインを形成でき、これにより自己組織化が可能となる。自己組織化は、異なるポリマーブロック間の化学的差異、例えば親和性／疎水性の不均衡を基礎とすることができる。かかるブロック共重合体は、当該技術分野で既知の方法、例えば原子移動ラジカル重合、可逆的付加フラグメンテーション連鎖移動重合、ニトロキシド媒介重合、ホウ素媒介重合または触媒的連鎖移動重合によって得ることができる。
本発明の実施形態で、「アニーリング」は、ブロック共重合体材料中のミクロ相分離によって構造の自己組織化を可能にするプロセスを指す。
本発明の実施形態で、「アッシングガス」(ashing gas)は、フォトレジストを除去するための既知の任意のガスを指し、例えばＯ２、ＣＯ２、ＳＯ２、ＮＯ２、Ｎ２Ｏ、Ｎ２／Ｏ２またはＨ２／Ｎ２ガスの混合物であるが、これに限定されることはない。このようなアッシングガスは、不活性（例えばＡｒ）搬送ガス／希釈剤と混合できる。
第１の態様で、本発明は、ブロック共重合体のリソグラフィのための方法に関する。この方法は、自己組織化したブロック共重合体層を有する基板を取得する工程を含む。この自己組織化共重合体層は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含む。さらに、自己組織化ブロック共重合体層は、少なくとも２つのポリマー成分のミクロ相分離によって生成した共重合体パターン構造を有する。方法はさらに、少なくともアッシングガスを含むガスから生成したプラズマを使用した前記自己組織化ブロック共重合体層の第１プラズマエッチング１４と、ほぼ純粋な不活性ガスまたは不活性ガスの混合物から生成したプラズマを使用した前記自己組織化ブロック共重合体層の第２プラズマエッチング１６とをそれぞれ少なくとも一度適用して、第１ポリマー相を選択的に除去することを含む。第２プラズマエッチングは、本明細書にてソフトスパッタリング工程とも呼ぶ。第２プラズマエッチング中に反応性ガスは使用しない。それゆえ、ほぼ純粋な不活性ガスまたは不活性ガスの混合物の存在下でのエッチングはスパッタリング工程である。プラズマエッチング工程での順序は、第１プラズマエッチングに続いて第２プラズマエッチングを実施するか、第２プラズマエッチングに続いて第１プラズマエッチングを実施するか、のいずれかが可能であるが、少なくともアッシングガスを含むガスから生成したプラズマを使用したプラズマエッチング工程でエッチングプロセスを開始することが有利なことが判ってきた。したがって、エッチング工程の順序は、図１に示したものが有利であろうが、幾つかの実施形態では逆の順序でもよく、即ち有利には、第１エッチング工程１４の前に第２エッチング工程１６をまず実施してもよい。第１プラズマエッチングは、第２プラズマエッチングのプラズマエッチングスパッタリング電力が第１プラズマエッチングのプラズマエッチングスパッタリング電力以下であるように、かつ／または、第２プラズマエッチングのプラズマエッチングガス圧力が、第１プラズマエッチングのプラズマエッチングガス圧力以下であるように実施する。
エッチング工程のいずれにおいても成長ガス(deposition gas)（例えばＣ含有ガス）を使用しないことに留意されたい。
例示的に、本発明の実施形態はこれに限定されないが、このエッチング方法について、標準の工程と選択的な工程を示す図１を参照して説明することになる。
図１を参照すると、本発明の実施形態に係るブロック共重合体のリソグラフィ、例えば上側にブロック共重合体層が設けられた基板のエッチングのための例示的な方法１０について示されている。かかる方法は、集積回路の分野において、例えばトランジスタの大きさと間隔とを低下させる手段および／または小型の形状で欠陥を修正する手段として有用であり得る。したがって、本発明の実施形態に係る方法を利用することによって、集積回路にて、１００ｎｍより小さい形状、例えば５０ｎｍより小さい形状、一例で２０ｎｍより小さい形状、例えば１６ｎｍより小さい形状、または１４ｎｍより小さい形状、または１０ｎｍより小さい形状、一例では５ｎｍより小さい形状を達成できる。
この方法１０は、基板、例えばシリコン基板のような半導体基板、または二酸化珪素基板の上で自己組織化ブロック共重合体層を取得する工程１２を含む。この基板はまた、積層構造、例えばシリコン−絶縁体−シリコン構造でもよく、および／または前段の処理工程により内部に設けられる構造を有してもよい。自己組織化ブロック共重合体層は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含む。例えば、共有結合により鎖末端で接続された化学的に異なる２つ以上のホモポリマーブロックからなるポリマー組成物を、ハケ塗り、圧延、吹きつけ、インクジェットの利用またはスピンコートにより基板の上にコーティングできる。ポリマー組成物は、接着剤、接着促進剤および／または溶媒といった添加物をさらに含んでもよい。例えば、自己組織化ブロック共重合体層は、互いに共有結合した２種類のポリマー鎖を含むジブロック共重合体から形成されてもよい。例えばかかるジブロック共重合体は、ポリスチレン−ポリイソブテン、ポリスチレン−イソプレン、ポリジメチルシロキサン−ポリイソブテン、ポリスチレン−ポリエチレンオキシド、ポリスチレン−ポリプロピレンオキシド、ポリエチレンオキシド−ポリ（シアノビフェニルオキシ）ヘキシルメタクリレート、ポリスチレン−ポリメタクリル酸、ポリエチレンオキシド−ポリビニルピリジン、ポリスチレン−ポリビニルピリジンまたはポリイソプレン−ポリヒドロキシスチレンを含んでもよい。好ましくは、かかるジブロック共重合体は、ポリメチルメタクリレート（ＰＭＭＡ）鎖に共有結合したポリスチレン（ＰＳ）鎖を有してもよい。ポリスチレンとＰＭＭＡは、アルゴンプラズマを用いたドライエッチングに対して有利なエッチング耐性比を有する。代替として、自己組織化ブロック共重合体層は、例えば２種類のポリマー鎖Ａ，ＢがＡ−Ｂ−Ａ状に結合し、３種類のポリマー鎖Ａ，Ｂ，ＣがＡ−Ｂ−Ｃ状に結合したトリブロック共重合体組成物から形成できる。
さらに、自己組織化ブロック共重合体層は、少なくとも２つのポリマー成分のミクロ相分離によって形成される共重合体パターン構造を有する。例えば、基板の上にコーティングされたポリマー組成物を例えばガラス転移温度または溶融温度より高い温度でアニールすることができ、その間に、ポリマー組成物の成分は自己組織化して構造化されたドメインとなりえ、これにより共重合体パターン構造が形成される。例えば、熱アニーリングは、組成物の少なくとも１つのポリマー成分のガラス転移温度または溶融温度の低い方の値を超える温度で使用できる。アニーリング時間は、自己組織化を可能にするよう選択でき、０．０１時間〜３００時間、好ましくは０．１時間〜２４時間でもよい。
ブロック共重合体の各ブロックの全鎖長と分子量を適切に選択することによって、例えば、当該技術分野で知られたフローリーハギンズ(Flory Huggins)パラメータを適切に選択することによって、この共重合体パターン構造の形態を調整し、例えば板状構造(lamellae)、シリンダ、球をブロック共重合体層内に作り出すことができる。ブロック共重合体の分子量は、例えばブロックの末端間距離が所望のパターンの最小形状と同等となる(commensurate)ように選択できる。好ましい分子量として、２００ｇ／ｍｏｌ〜１００００００ｇ／ｍｏｌ、例えば、２０００ｇ／ｍｏｌ〜１０００００ｇ／ｍｏｌが可能である。
本発明に係る実施形態で、方法１０は、基板の上にプレマスクパターンを設ける工程１８を含んでもよい。かかるプレマスクパターンは、共重合体パターン構造を配列させるための複数のガイドを有してもよい。この複数のガイドは、物理的または化学的特性の局所的な違い、例えば親水性の局所的な違いによって形成できる。プレマスクは、当技術分野で知られた方法で作成できる。例えば、グラフォエピタキシ法を使用して、基板の上にレリーフ構造を刻むことができ、その結果、形成された低空間周波数パターンを使用して高空間周波数のブロック共重合体パターンを規律し(constrain)、配列させることができる。同様に、化学エピタキシ法を使用して、親水性といった化学的特性の局所的な差がＢＣＰ内のポリマー成分の選択的な(preferential)配列をパターンに沿って誘導するようなパターンを、基板の上に設けることができる。したがって、共重合体パターン構造の配列は、プレマスクパターンに対する１つの相成分の選択的な引力(attraction)を基礎としてもよく、例えば、親水性／疎水性の違いといった相成分の異なる化学的特性を基礎としてもよい。これにより、共重合体パターン構造、例えば基板の近傍でのプレマスクパターンの空間周波数逓倍において、プレマスクパターンの複製(replication)が得られる。必要に応じて、ブロック共重合体層の上部を、例えば基板から除去された側部から開始して、例えば、均一で選択的なエッチング、カッティングまたは研磨工程によって除去し、このパターンの複製がプレマスクから外れうる領域を除去できる。例えば図２は、基板、例えばシリコン基板２３の上に設けられた層２２に層状共重合体パターン構造がレジストとして設けられた(registered)状態でのアニール後のブロックポリマー層２１を示す。層２２は、プレマスクパターンを含んでもよい。さらに、層２２は、中立層（neutral layer:ＮＵＬ）を含んでもよい。中立層は、例えば、約５０％のポリスチレンと約５０％のＰＭＭＡの混合物でもよい。プレマスク２２’を作成する方法は、論文(”Comparison of Directed Self-Assembly Integrations” by Somervell et al. published at SPIE Advanced Lithography, February 2012)に記載されているように当業者に知られており、例えば作成できる。プレマスクパターン２２’と中立層２２’’を例示的に図２，３に示している。例えば、ブロックポリマー層２１は、第１ポリマー成分、例えばポリスチレン２４のブロックドメインと、第２ポリマー成分、例えばＰＭＭＡ２５のブロックドメインを交互に含んでもよい。図３は、第２ポリマー成分、例えばＰＭＭＡ２５をエッチング除去した後のブロックポリマー層２１を示す。
さらに、方法１０は、第１プラズマエッチング１４と第２プラズマエッチング１６をそれぞれ少なくとも１回実施することを含む。第１プラズマエッチングと第２プラズマエッチングのいずれか一方を最初のエッチング工程として実施し、他方のプラズマエッチング工程を続けて実施できることに留意すべきである。第１プラズマエッチング１４は、アッシングガスから生成したプラズマを使用した、自己組織化ブロック共重合体層のプラズマエッチングである。かかるアッシングガスは、任意の適切なアッシングガスであってよい。使用可能なアッシングガスの一例は酸素である。いくつかの実施形態では、あまりに高速で発生するアッシングを防止するために、アッシングガスは、５０％未満の濃度、有利には２０％未満の濃度、さらに有利には１０％未満の濃度で存在してもよい。一例では、不活性ガスと酸素の混合物、例えば第２プラズマエッチング１６で使用するのと同じ不活性ガスと酸素の混合物からこの第１プラズマを生成させることができる。例えば、第１プラズマは、９５％のアルゴンと５％の酸素とから生成させることができる。明らかなことだが、このような混合物は、有意な態様でエッチングに影響を与えないことが知られている少量の他の元素または分子の痕跡(trace)を含有してもよい。第１プラズマエッチング１４は、反応性イオンエッチング工程を含んでもよい。
第２プラズマエッチング１６は、ほぼ純粋な不活性ガスから生成したプラズマを使用して第１ポリマー相を選択的に除去する、自己組織化ブロック共重合体層のプラズマエッチングである。「ほぼ純粋」は、ガスの混合物が、無視できる量の不純物のみを含むことを指しており、優先的に(preferentially)純粋であるが、かかる混合物は、有意な態様でプラズマエッチングに影響を与えないことが知られているような少量の他の元素または分子の痕跡を含有してもよいと理解すべきである。「不活性ガス」は、ブロック共重合体材料およびその構成物質と化学反応を引き起こさないか、無視できる程度に引き起こすガスを指す。例えば、希ガスや窒素は、有機化合物と反応できず、または弱く反応するだけである。この第２プラズマエッチング１６は、スパッタリング工程を含んでもよい。例えば、アルゴン（Ａｒ）プラズマを使用して、１つのポリマー成分、例えばＰＭＭＡに相当する材料を、ポリスチレン内に形成された共重合体パターン構造といった他のポリマー成分を適切な位置に(in place)残しつつ、選択的に除去できる。共重合体が２つより多い成分を含む場合、この不活性ガスを用いたエッチングに対するエッチング耐性は、例えば、第１成分を充分にエッチング除去し、第２成分をより低度にエッチング除去し、第３成分をさらに影響を受けない状態とするエッチングによって３次元構造を形成できるように、３成分で異なってもよい。
例えば、ポリスチレン−ブロック−ポリ（メチルメタクリレート）層（ＰＳ−ｂ−ＰＭＭＡ）の場合、アルゴンプラズマは、ポリスチレンパターン構造を破壊することなくＰＭＭＡを除去できる。例えば、アルゴンプラズマを用いたバイアスなしでのドライエッチング工程は、ＰＭＭＡ対ＰＳの選択比で、例えば８を達成できる。
前述の通り、最初のエッチング工程は、第１プラズマエッチング工程または第２プラズマエッチング工程のいずれでもよく、これらの工程は、繰り返し、交互に実施できる。第１プラズマエッチングを実施する工程１４と第２プラズマエッチングを実施する工程１６は、少なくとも一度、例えばポリマー相に相当するほぼすべての材料が除去されるまで繰り返すことができる。例えば、ＡｒプラズマとＡｒ／Ｏ２プラズマの切り替えは、ポリスチレン構造の真っ直ぐな断面を維持しつつ、ほぼすべてのＰＭＭＡ材料を除去するまでに、数サイクル、例えば２サイクルまたは１０サイクル未満を必要とすることがある。エッチング１４と１６を一度実施すれば充分である場合もあるが、これらの工程を複数サイクル繰り返すことが有利であろう。これは、厚いＰＭＭＡ層を使用する場合には特に有利である。例として、本実施例で説明しているＡｒスパッタリング工程の間に実施される、ポリスチレンの上側での保護層の形成を図４に示している。
この第１プラズマエッチング１４が、例えばＰＳ−ｂ−ＰＭＭＡ層内で第２エッチング工程１６により生じたエッチング残渣を除去でき、ポリスチレンの上にスパッタリングされ、または再堆積した不揮発性ＰＭＭＡエッチング残渣を酸素エッチング工程１４により揮発性材料に変質させ、続けて効率的に除去できることは、本発明の少なくともいくつかの実施形態の利点である。特定のエッチングが低下し、例えば、残りのポリマー成分、例えばポリスチレンによって形成されるポリマーパターンがエッチング後により良好に保存されることは、例えばＡｒ／Ｏ２混合プラズマを用いた単一工程のエッチングと比較した場合の、本発明の実施形態に係る二段階エッチング１４，１６または１６，１４の更なる利点である。例えば図５を参照すると、純粋なアルゴンガスを用いて得られる第２プラズマエッチング工程１６後のＰＳ−ｂ−ＰＭＭＡ層の写真が示されており、ポリスチレンの上に蓄積したエッチング残渣３０を示している。アルゴンエッチング単独で高い選択比を得ることができるが、例えば高解像度の半導体製造においてはエッジやコーナーの正確な規定(definition)が有利であると考えられるため、これらの残渣は好ましくない。
さらに、簡単にするためにＰＳ−ｂ−ＰＭＭＡエッチングの例を考えると、第２プラズマエッチング工程１６で生成した、ポリスチレンの上でスパッタリングされ再堆積したＰＭＭＡは、自己マスク効果(self-masking effect)を有することができ、これによりポリスチレンに対するエッチング低減層として機能する。このエッチング低減層は、第１プラズマエッチング工程１４中に、シーケンス１６，１４で続けて除去される。それゆえ、本発明の実施形態に係る方法１０によって、より急峻なパターンの傾斜プロファイルと、微細スケール構造のより良好な保存を達成できる。一例として、図６は、Ａｒ／Ｏ２エッチング工程の単一工程を使用した先行技術のエッチング方法によって得られたＰＳ−ｂ−ＰＭＭＡ層の写真を示している。図から判るように、ポリスチレンは減少し、パターンの傾斜プロファイルは悪化している。
比較のため、図７は、先行技術の方法を使用してエッチングされた、Ａｒ／Ｏ２プラズマへの２１ｓの曝露によるＰＳ−ｂ−ＰＭＭＡ層を示している。図８は、１４−１６−１４の連続した処理工程、即ちＡｒ／Ｏ２プラズマへ１０ｓ、Ａｒプラズマへ１０ｓ、Ａｒ／Ｏ２プラズマへ１０ｓの曝露することによる、本発明に係る方法でエッチングされた同様の層を示す。図から判るように、図８の層は、同じプロファイル高さについて急峻なエッジとはっきりした(sharp)形状のより良好な規定を示しており、ポリスチレン中にエッチングは生じていない（後述するように、図１０でも見られる）。
さらに、本発明に係る実施形態で、方法１０は、ブロック共重合体層から前記第１ポリマー成分、例えばＰＭＭＡ材料をエッチング除去した後に残るポリマー成分（１つまたは複数の）、例えばポリスチレン中に形成されるパターンをリソグラフィレジストマスクとして使用して、基板をエッチングする工程を含んでもよい。
第２の態様で、本発明は、例えば図３に示すように、基板２３の上に設けられたポリマーパターン構造２４を備え、少なくとも部分的に製造された集積回路４０に関する。このポリマーパターン構造は、本発明の第１の態様に係る方法で、ブロック共重合体層２１の少なくとも１つのポリマー成分２５をエッチング除去することにより得られる。通常、このような構造は、少なくとも１つのポリマー成分（２５）がエッチング除去されるようなブロック共重合体層を含み、前記ポリマーパターンは、５０ｎｍ未満、有利には２０ｎｍ未満、より有利には１６ｎｍ未満のハーフピッチを有する。
本発明の実施形態はこれに限定されることはないが、例示的に、本発明の一実施形態に従ってｐｍｍａをエッチングするためのソフトアルゴンスパッタリングとアルゴン／酸素スパッタリングの組合せを使用して得られた結果の考察を以下に示す。
この例で使用した、ＰＭＭＡと中立層のエッチングが最適化された誘導自己組織化の試料は、化学エピタキシフローを用いて調製した。厚さ３０ｎｍのブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）膜を中立層の上にコーティングし、アニールした。中立層（８ｎｍ）は、ポリスチレンとＰＭＭＡの混合物であった。ブロック共重合体は、窒化シリコン基板の上のオプト(opt)で、架橋ポリスチレン（ＰＳ）のガイドストライプ(guiding stripe)を用いて自己配列させた。アニール後、ブロック共重合体は、ハーフピッチ１４ｎｍの層状ＰＭＭＡ／ＰＳ 線／空間構造を形成した。
別の実施例では、共にアルゴンと酸素の混合物を使用したエッチング工程の組合せを実施し、その後、ソフトＡｒスパッタリング工程を適用した。Ａｒ／Ｏ２プラズマ（１４）でのエッチング工程は、８５０ｓｃｃｍ Ａｒ／６０ｓｃｃｍ Ｏ２、７５ｍＴから１５０ｍＴのプラズマエッチングガス圧力、７０Ｗから３００Ｗのプラズマエッチングスパッタリング電力で実施した。ソフトＡｒスパッタリング工程とも呼ばれる第２エッチング工程（１６）は、約８５０ｓｃｃｍのＡｒ流量、７０ｍＴから１５０ｍＴのプラズマエッチングガス圧力、約７０Ｗから３００Ｗのプラズマエッチングスパッタリング電力で実施した。アルゴン／酸素エッチング工程で１０秒から２０秒のタイミングを、アルゴンソフトスパッタリング工程で１０秒から２０秒のタイミングを適用した。当該工程を交互に繰り返した。ソフトアルゴンスパッタリングを適用することによって、ポリスチレン高さはエッチングされない状態を維持し、表面はより滑らかであることが判った。有利なことに、ソフトＡｒスパッタリングは、７０Ｗのプラズマエッチングスパッタリング電力と約７０ｍＴのプラズマエッチングガス圧力で達成できる。３６ｎｍ低下した連続的なアルゴン／酸素エッチングと比較して、ポリスチレンは４ｎｍだけ低下した。図９は、上記のエッチングプロセスの結果の走査型電子顕微鏡像を示す。
更なる例として、本発明の実施形態はこれに限定されないが、上記スパッタリングエッチングプロセスを使用して得られた結果の一例を示す。この例では、まず、アルゴン／酸素エッチング工程を実施し、その後、アルゴンスパッタリング工程を実施する。図１０の左側に、第１エッチング工程の結果を上面図と断面図で示しており、図１０の右側に、追加の第２エッチング工程の結果を上面図と断面図で示している。エッチング工程について使用した条件は、第１エッチング工程では、７５ｍＴ、１００Ｗで８５０ Ａｒ／６０ Ｏ２のアルゴンと酸素の混合物での１０ｓのエッチングであり、第２エッチング工程では７０ｍＴ、電力７５Ｗでの２０ｓのスパッタリングである。これらの工程（最後の工程は、ソフトアルゴンスパッタリング工程の典型例である）とそのシーケンスにより良好なエッチングプロセスが得られ、ポリスチレン内でエッチングは生じない。

Claims (15)

  1. ブロック共重合体のリソグラフィのための方法であって、
    互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含む自己組織化ブロック共重合体層であって、前記少なくとも２つのポリマー成分のミクロ相分離によって形成された共重合体パターン構造を有する自己組織化ブロック共重合体層を、基板の上で取得する工程（１２）と、
    アッシングガスを含むガスから生成したプラズマを使用した、前記自己組織化ブロック共重合体層の第１プラズマエッチング（１４）、および、ほぼ純粋な不活性ガスまたは複数の不活性ガスの混合物から生成したプラズマを使用して第１ポリマー相を選択的に除去する、前記自己組織化ブロック共重合体層の第２プラズマエッチング（１６）をそれぞれ少なくとも１回適用する工程とを含む方法（１０）。
  2. 前記第２プラズマエッチング（１６）を適用する工程は、
    第１プラズマエッチング（１４）のプラズマエッチングスパッタリング電力以下のプラズマエッチングスパッタリング電力で実施し、かつ／または、
    第１プラズマエッチング（１４）のプラズマエッチングガス圧力以下のプラズマエッチングガス圧力で実施する、請求項１に記載の方法（１０）。
  3. アッシングガスは、酸素である、請求項１または２に記載の方法（１０）。
  4. 第１プラズマエッチング工程（１４）は、第２プラズマエッチング工程（１６）を適用する前に少なくとも１回適用する、請求項１〜３のいずれかに記載の方法。
  5. 第２プラズマエッチング工程（１６）は、第１プラズマエッチング工程（１４）を実施する前に少なくとも１回実施する、請求項１〜３のいずれかに記載の方法。
  6. 前記第１プラズマエッチング（１４）と前記第２プラズマエッチング（１６）を実施する工程は、前記第１プラズマエッチング（１４）と前記第２プラズマエッチング（１６）を交互に少なくとも１回繰り返すことを含む、請求項１〜５のいずれかに記載の方法。
  7. 前記ほぼ純粋な不活性ガスは、アルゴンである、請求項１〜６のいずれかに記載の方法。
  8. 前記層の第１プラズマエッチングを実施する前記工程（１６）は、アルゴン−酸素ガス混合物から生成したプラズマを使用することを含む、請求項１〜７のいずれかに記載の方法。
  9. 前記共重合体パターン構造を配列させるための複数のガイドを有するプレマスクパターンを前記基板の上に設ける工程（１８）をさらに含む、請求項１〜８のいずれかに記載の方法。
  10. 前記共重合体パターン構造は、ブロック共重合体層をアニールすることによって形成する、請求項１〜９のいずれかに記載の方法。
  11. 前記ブロック共重合体は、互いに共有結合した２種類のポリマー鎖を有するジブロック共重合体を含む、請求項１〜１０のいずれかに記載の方法。
  12. 前記ジブロック共重合体は、ポリスチレン−ポリイソブテン、ポリスチレン−イソプレン、ポリジメチルシロキサン−ポリイソブテン、ポリスチレン−ポリエチレンオキシド、ポリスチレン−ポリプロピレンオキシド、ポリエチレンオキシド−ポリ（シアノビフェニルオキシ）ヘキシルメタクリレート、ポリスチレン−ポリメチルメタクリレート、ポリスチレン−ポリメタクリル酸、ポリエチレンオキシド−ポリビニルピリジン、ポリスチレン−ポリビニルピリジンまたはポリイソプレン−ポリヒドロキシスチレンを含む、請求項１１に記載の方法。
  13. 前記ブロック共重合体は、２種類のポリマー鎖Ａ，ＢがＡ−Ｂ−Ａ状に結合し、または３種類のポリマー鎖Ａ，Ｂ，ＣがＡ−Ｂ−Ｃ状に結合したトリブロック共重合体を含む、請求項１〜１０のいずれかに記載の方法。
  14. ブロック共重合体層から前記第１ポリマー成分をエッチング除去した後に残る１つまたは複数のポリマー成分をレジストマスクとして使用して、基板をエッチングする工程を更に含む、請求項１〜１３のいずれかに記載の方法。
  15. 基板（２３）の上に設けられたポリマーパターン構造（２４）を備えた、部分的に製造された集積回路（４０）であって、
    前記ポリマーパターン構造は、ブロック共重合体層であり、
    少なくとも１つのポリマー成分（２５）は、エッチング除去されており、
    前記ポリマーパターンは、５０ｎｍ未満、有利には２０ｎｍ未満、より有利には１６ｎｍ未満のハーフピッチを有する集積回路。
JP2013176238A 2012-10-02 2013-08-28 ブロック共重合体のエッチング Active JP6190212B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP12187058.8 2012-10-02
EP12187058.8A EP2717296B1 (en) 2012-10-02 2012-10-02 Etching of block-copolymers

Publications (2)

Publication Number Publication Date
JP2014075578A true JP2014075578A (ja) 2014-04-24
JP6190212B2 JP6190212B2 (ja) 2017-08-30

Family

ID=47296918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013176238A Active JP6190212B2 (ja) 2012-10-02 2013-08-28 ブロック共重合体のエッチング

Country Status (5)

Country Link
US (1) US9023733B2 (ja)
EP (1) EP2717296B1 (ja)
JP (1) JP6190212B2 (ja)
KR (1) KR102071725B1 (ja)
TW (1) TWI588891B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111115A (ja) * 2014-12-04 2016-06-20 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
WO2017132238A1 (en) * 2016-01-27 2017-08-03 Tokyo Electron Limited A plasma treatment method to meet line edge roughness and other integration objectives
JP2018530149A (ja) * 2015-09-11 2018-10-11 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ ブロックコポリマーの選択的エッチング方法
WO2020161879A1 (ja) * 2019-02-08 2020-08-13 株式会社 日立ハイテクノロジーズ ドライエッチング方法及びドライエッチング装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9050621B2 (en) * 2013-01-24 2015-06-09 Corning Incorporated Surface nanofabrication methods using self-assembled polymer nanomasks
US9666447B2 (en) * 2014-10-28 2017-05-30 Tokyo Electron Limited Method for selectivity enhancement during dry plasma etching
EP3062334B1 (en) 2015-02-27 2020-08-05 IMEC vzw Method for patterning an underlying layer
US9646883B2 (en) 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via
US9768059B1 (en) 2016-04-07 2017-09-19 International Business Machines Corporation High-chi block copolymers for interconnect structures by directed self-assembly
CN108231984A (zh) * 2018-01-31 2018-06-29 华南理工大学 一种相分离手段实现的钙钛矿图案化膜片及其制作方法
WO2020040178A1 (ja) * 2018-08-23 2020-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム
KR20220125776A (ko) 2021-03-07 2022-09-14 오영운 돼지갈비 포의 가공 및 분류방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258296A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 発光素子およびその製造方法
JP2011228713A (ja) * 2010-04-22 2011-11-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives ２つの自己整合型独立ゲートを有するメモリの製作
JP2012078828A (ja) * 2010-10-04 2012-04-19 Rohm & Haas Electronic Materials Llc 下層組成物および下層を像形成する方法
JP2012178428A (ja) * 2011-02-25 2012-09-13 Toshiba Corp パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
US7449414B2 (en) * 2006-08-07 2008-11-11 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
WO2010096363A2 (en) 2009-02-19 2010-08-26 Arkema Inc. Nanofabrication method
JP5300799B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
US8382997B2 (en) * 2010-08-16 2013-02-26 Tokyo Electron Limited Method for high aspect ratio patterning in a spin-on layer
WO2012031818A2 (en) 2010-09-09 2012-03-15 Asml Netherlands B.V. Lithography using self-assembled polymers
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258296A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 発光素子およびその製造方法
JP2011228713A (ja) * 2010-04-22 2011-11-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives ２つの自己整合型独立ゲートを有するメモリの製作
JP2012078828A (ja) * 2010-10-04 2012-04-19 Rohm & Haas Electronic Materials Llc 下層組成物および下層を像形成する方法
JP2012178428A (ja) * 2011-02-25 2012-09-13 Toshiba Corp パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111115A (ja) * 2014-12-04 2016-06-20 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2018530149A (ja) * 2015-09-11 2018-10-11 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ ブロックコポリマーの選択的エッチング方法
WO2017132238A1 (en) * 2016-01-27 2017-08-03 Tokyo Electron Limited A plasma treatment method to meet line edge roughness and other integration objectives
US9978563B2 (en) 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
WO2020161879A1 (ja) * 2019-02-08 2020-08-13 株式会社 日立ハイテクノロジーズ ドライエッチング方法及びドライエッチング装置
KR20200098386A (ko) 2019-02-08 2020-08-20 주식회사 히타치하이테크 드라이 에칭 방법 및 드라이 에칭 장치
JPWO2020161879A1 (ja) * 2019-02-08 2021-02-18 株式会社日立ハイテク ドライエッチング方法及びドライエッチング装置

Also Published As

Publication number Publication date
US20140091435A1 (en) 2014-04-03
TW201417176A (zh) 2014-05-01
TWI588891B (zh) 2017-06-21
KR20140043694A (ko) 2014-04-10
EP2717296B1 (en) 2016-08-31
EP2717296A1 (en) 2014-04-09
US9023733B2 (en) 2015-05-05
KR102071725B1 (ko) 2020-03-02
JP6190212B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
JP6190212B2 (ja) ブロック共重合体のエッチング
JP6219674B2 (ja) ブロック共重合体を使用したエッチング
US10059820B2 (en) Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
KR101740276B1 (ko) 블럭 코폴리머 특성을 제어하는 방법 및 이로부터 제조된 제품
US8226838B2 (en) Method of forming polymer features by directed self-assembly of block copolymers
US8114300B2 (en) Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
Asakawa et al. Nanopatterning with microdomains of block copolymers using reactive-ion etching selectivity
US9810980B1 (en) Graphoepitaxy directed self assembly
US9279191B2 (en) Pattern forming method
US9040123B2 (en) Pattern formation method
JP2015520510A (ja) ブロックコポリマーを用いたパターンの形成および物品
JP6810782B2 (ja) 誘導自己集合体施与のためのケイ素含有ブロックコポリマー
US8975009B2 (en) Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
US9458531B2 (en) Method for directed self-assembly (DSA) of block copolymers using guiding line sidewalls
EP3062334B1 (en) Method for patterning an underlying layer
US9431219B1 (en) Method for making guiding lines with oxidized sidewalls for use in directed self-assembly (DSA) of block copolymers
US8232211B1 (en) Methods for self-aligned self-assembled patterning enhancement
Oria et al. Guided self-assembly of block-copolymer for CMOS technology: a comparative study between grapho-epitaxy and surface chemical modification
Hirahara et al. Directed self-assembly materials for high resolution beyond PS-b-PMMA

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170804

R150 Certificate of patent or registration of utility model

Ref document number: 6190212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250