JP2011228713A - ２つの自己整合型独立ゲートを有するメモリの製作 - Google Patents
２つの自己整合型独立ゲートを有するメモリの製作 Download PDFInfo
- Publication number
- JP2011228713A JP2011228713A JP2011094901A JP2011094901A JP2011228713A JP 2011228713 A JP2011228713 A JP 2011228713A JP 2011094901 A JP2011094901 A JP 2011094901A JP 2011094901 A JP2011094901 A JP 2011094901A JP 2011228713 A JP2011228713 A JP 2011228713A
- Authority
- JP
- Japan
- Prior art keywords
- block
- gate
- layer
- transistor
- gate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000015654 memory Effects 0.000 title description 33
- 239000000463 material Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 66
- 238000004377 microelectronic Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 36
- 229920000642 polymer Polymers 0.000 claims description 30
- 229920000359 diblock copolymer Polymers 0.000 claims description 20
- 230000005055 memory storage Effects 0.000 claims description 14
- 229920001577 copolymer Polymers 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 11
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 9
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 description 12
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229920000390 Poly(styrene-block-methyl methacrylate) Polymers 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000005062 Polybutadiene Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229920002857 polybutadiene Polymers 0.000 description 3
- 229920001195 polyisoprene Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229920001400 block copolymer Polymers 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】並置されたゲートを有するトランジスタを備えるマイクロエレクトロニクス不揮発性メモリデバイスを作る方法を提供する。
【解決手段】支持体上にある、少なくとも１つの第１のゲート材料に基づく層内に、少なくとも１つの第１のトランジスタゲートブロックおよび少なくとも１つの犠牲ブロックを形成する段階であって、前記第１のブロックおよび前記犠牲ブロックが、所与のスペースだけ隔てられる段階ａと、前記所与のスペース内に、少なくとも１つの絶縁層および少なくとも１つの第２のゲート材料を含むスタックを形成する段階であって、前記スペース内に位置する前記ゲート材料が、第１のブロックから前記絶縁層だけ隔たった第２のゲートブロックを形成するように意図されている段階ｂと、前記犠牲ブロックを除去する段階ｃとを含む方法。
【選択図】図１Ｐ
【解決手段】支持体上にある、少なくとも１つの第１のゲート材料に基づく層内に、少なくとも１つの第１のトランジスタゲートブロックおよび少なくとも１つの犠牲ブロックを形成する段階であって、前記第１のブロックおよび前記犠牲ブロックが、所与のスペースだけ隔てられる段階ａと、前記所与のスペース内に、少なくとも１つの絶縁層および少なくとも１つの第２のゲート材料を含むスタックを形成する段階であって、前記スペース内に位置する前記ゲート材料が、第１のブロックから前記絶縁層だけ隔たった第２のゲートブロックを形成するように意図されている段階ｂと、前記犠牲ブロックを除去する段階ｃとを含む方法。
【選択図】図１Ｐ
Description
本発明は、マイクロエレクトロニクスの分野に関し、詳細にはメモリの分野に関する。
本発明は、並置されたゲートを有するトランジスタを備えるマイクロエレクトロニクスデバイスを製作する方法に関する。本方法は、不揮発性メモリデバイスの製造に顕著に適用される。
本発明は、並置されたゲートの位置決め精度の向上をもたらす。このことは、こうしたゲートを備えた不揮発性メモリの電気的性能の向上として表される。
電力供給なしに情報を保持する能力がある消去可能なメモリデバイスは、不揮発性メモリと呼ばれている。
理想的には、次の特徴、すなわち電気的書込みおよび消去の可能性、ビット当たりの低嵩高性および低コスト、ランダムアクセス、短い書込みおよび読出し時間、良好な耐久性、さらに低消費電力および低電源電圧を兼ね備えることになる不揮発性メモリの適用が求められる。
フラッシュメモリを用いると、上記基準のすべての間で良い妥協を得ることが可能である。
フラッシュメモリは、「ブロック」、「セクタ」または、「ページ」と呼ばれる多数のメモリセルを電気的に同時に消去しうる一方、メモリセルを個別に電気的にプログラムしうる不揮発性メモリである。
フラッシュメモリは、ＥＰＲＯＭメモリの低嵩高性要件およびＥＥＰＲＯＭメモリの電気的に消去可能であるという要件の両方を兼ね備えている。
大部分の不揮発性メモリは、浮遊ゲートと呼ばれる、電荷を蓄積する場所を含む構造を備える。
ＭＯＮＯＳ（ＭＯＮＯＳは「Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ（金属 酸化物 窒化物 酸化物 シリコン）」の略）タイプの不揮発性メモリデバイスが出現し、ポリシリコン中の従来の浮遊ゲート構造に取って代わっている。ＭＯＮＯＳタイプのメモリでは、電荷は窒化シリコン電荷トラップ層内に蓄積される。
メモリトランジスタおよび選択トランジスタの両方を備える「分離ゲート」と呼ばれるメモリ構造もまた出現している。「分離ゲート」タイプのメモリは、一般に、選択トランジスタの適用を必要とする機構によってプログラムされる。なお、選択トランジスタのゲートは、メモリトランジスタのゲートに隣接して置かれている。
こうした構造により、プログラミングレートの向上および消費電力の低減を得ることが可能である。
これらのメモリを適用する上での困難の１つは、ゲート相互の位置決め精度に関連する。ゲートは、一般に連続フォトリソグラフィで作られる。並置されたゲート相互の位置の制御が不十分であると、メモリトランジスタの電気特性の制御が不十分になり、したがってメモリの性能の制御が不十分になることが生じる。
「分離ゲート」と呼ばれるメモリ構造を適用するときは、並置されたゲートの位置の正確な制御が必要になる。
米国特許第７，１３０，２３３号では、スペーサの形状に類似の丸みのある形状を有し、他のゲートに隣接して置かれた平行六面体ゲートを備えるトランジスタメモリ記憶デバイスを作る方法が開示されている。
丸みのあるプロファイルを有するこうしたゲートを備えるデバイスを作ると、コンタクトを画定する際に著しく、ゲート寸法精度の問題が生じる。
ゲートの正確な位置決めおよびゲートパターンの正確な画定を伴って、並置されたゲートを有するトランジスタを備えるメモリデバイスを作る、新規な方法を見つけるという問題がもたらされる。
本発明は、並置されたゲートを有するトランジスタを備えるマイクロエレクトロニクス不揮発性メモリデバイスを作る方法に関し、その方法は、
ａ）支持体上に置かれた第１のゲート材料に基づく層内に、少なくとも１つの第１のトランジスタゲートブロックおよび少なくとも１つの犠牲ブロックを形成する段階であって、前記第１のブロックおよび前記犠牲ブロックが、所与のスペースだけ隔てられる段階と、
ｂ）絶縁層および第２のゲート材料を含むスタックで前記の所与のスペースを埋め、前記スペース内の前記第２のゲート材料が、前記絶縁層により第１のブロックから隔てられた他のゲートブロックを形成する段階と、
ｃ）前記犠牲ブロックを除去する段階と、を含む。
ａ）支持体上に置かれた第１のゲート材料に基づく層内に、少なくとも１つの第１のトランジスタゲートブロックおよび少なくとも１つの犠牲ブロックを形成する段階であって、前記第１のブロックおよび前記犠牲ブロックが、所与のスペースだけ隔てられる段階と、
ｂ）絶縁層および第２のゲート材料を含むスタックで前記の所与のスペースを埋め、前記スペース内の前記第２のゲート材料が、前記絶縁層により第１のブロックから隔てられた他のゲートブロックを形成する段階と、
ｃ）前記犠牲ブロックを除去する段階と、を含む。
それによって、制御された寸法を有する２つの独立なゲートを備えるメモリを作りうる。
ゲートブロックおよび犠牲ブロックは、段階ａ）で作り、この段階でこれらのブロック間の空きのスペースの寸法を制御することが可能であり、段階ｂ）でこの空きスペース内に他のゲートのブロックを形成する。
本発明によれば、本方法は、段階ａ）の前に、
−前記第１のゲート材料に基づく層の上にジブロック共重合体に基づくマスキング層を形成する段階と、
−ジブロック共重合体に基づくマスキング層において、少なくとも１つの所与のマスキングパターン、および前記所与のパターンの所与の距離だけ隔たれた少なくとも１つの他の所与のマスキングパターンを保持するために、前記ジブロック共重合体を形成するポリマーに基づくブロックを選択的に除去する段階であって、前記マスキングパターンは前記ジブロック共重合体を形成する他のポリマーに基づいている段階と、をさらに含み、
前記第１のゲートブロックおよび前記犠牲ブロックは、前記所与のパターンおよび前記他の所与のパターンを介して、前記第１のゲート材料の前記層をエッチングすることにより、段階ａ）で形成される。
−前記第１のゲート材料に基づく層の上にジブロック共重合体に基づくマスキング層を形成する段階と、
−ジブロック共重合体に基づくマスキング層において、少なくとも１つの所与のマスキングパターン、および前記所与のパターンの所与の距離だけ隔たれた少なくとも１つの他の所与のマスキングパターンを保持するために、前記ジブロック共重合体を形成するポリマーに基づくブロックを選択的に除去する段階であって、前記マスキングパターンは前記ジブロック共重合体を形成する他のポリマーに基づいている段階と、をさらに含み、
前記第１のゲートブロックおよび前記犠牲ブロックは、前記所与のパターンおよび前記他の所与のパターンを介して、前記第１のゲート材料の前記層をエッチングすることにより、段階ａ）で形成される。
それを介して第１のゲート材料をエッチングすることになるマスクキングパターンを形成するためにジブロック共重合体を用いることにより、前記第１のゲートブロックの位置決めは、前記第１のゲート材料内に形成された前記犠牲ブロックおよび前記他のゲートブロックに対して正確に制御しうる。それによって、前記所与のスペースは、正確に制御され、したがって、前記所与のスペースを埋めることによって形成されるゲートの寸法決めは正確に制御される。
また、第１のゲート材料内に形成される犠牲ブロックの位置決めを正確に制御する。
犠牲ブロックの精密な位置決めにより、本方法の後の段階で、このマスクの位置決めへの制約をより少なく保ちながら、マスクを介してエッチングすることで、これらのブロックを除去することが可能となりうる。
ジブロック共重合体を用いると、小さいサイズの、例えば１５ｎｍ程度のゲートを作ることもまた可能である。
所与のパターンおよび前記他の所与のパターンは、平行六面体の形状を有しうる。
ジブロック共重合体は、次の材料、ＰＳ−ｂ−ＰＭＭＡまたはＰＳ−ｂ−ＰＩまたはＰＳ−ｂ−ＰＢのうちから１つ選ばれうる。
可能な適用例によれば、絶縁層は、少なくとも１つの誘電体層および少なくとも１つの電荷蓄積層を含む層のスタックで形成されうる。
スタックは、例えば、
−少なくとも１つの第１の誘電材料層、
−前記第１の誘電材料層上に形成された少なくとも１つの電荷蓄積層、
−前記電荷蓄積層上に形成された少なくとも１つの第２の誘電材料層で形成された３層でありうる。
−少なくとも１つの第１の誘電材料層、
−前記第１の誘電材料層上に形成された少なくとも１つの電荷蓄積層、
−前記電荷蓄積層上に形成された少なくとも１つの第２の誘電材料層で形成された３層でありうる。
段階ｂ）は、
−前記第１のゲート材料の前記ブロック上への前記絶縁層のコンフォーマブルな堆積段階と、
−前記所与のスペースを埋めるための、前記第２のゲート材料の堆積段階と、を含む。
−前記第１のゲート材料の前記ブロック上への前記絶縁層のコンフォーマブルな堆積段階と、
−前記所与のスペースを埋めるための、前記第２のゲート材料の堆積段階と、を含む。
可能な一実施例では、本方法は、段階ｂ）と段階ｃ）との間に、
−前記第１のゲートブロックおよび前記第２のゲートブロックを覆う少なくとも１つのマスクを、第１のゲートブロックのある側の犠牲ブロックの一部を覆い、前記所与の距離ｌ２未満の所定の距離Δだけ第１のゲートブロックの他の側を越えて延在するように形成する段階と、
−マスクを介して、第２のゲート材料、絶縁層、および場合によりハードマスク層の連続エッチング段階と、を含むことができる。
−前記第１のゲートブロックおよび前記第２のゲートブロックを覆う少なくとも１つのマスクを、第１のゲートブロックのある側の犠牲ブロックの一部を覆い、前記所与の距離ｌ２未満の所定の距離Δだけ第１のゲートブロックの他の側を越えて延在するように形成する段階と、
−マスクを介して、第２のゲート材料、絶縁層、および場合によりハードマスク層の連続エッチング段階と、を含むことができる。
次いで犠牲ブロックは、段階ｃ）で前記マスクを介してのエッチングで除去されうる。
このようなマスクを用いると、ずれ公差は従来技術の方法よりも大きくなる。この公差は、形成を望むゲートの寸法に依存する。
本方法の可能な一実施例では、第１のゲート材料に基づく層は、前記支持体上に形成されたゲート誘電体層上に形成しうる。次いでジブロック共重合体層は、前記第１のゲート材料層上に形成されたハードマスク層上に形成しうる。
段階ａ）でのエッチングは、ハードマスクを介して実現され、本方法は、段階ａ）と段階ｂ）との間に、前記ハードマスクを介してのエッチングによる、第１のブロックと前記犠牲ブロックとの間のゲート誘電体層の除去をさらに含む。
ハードマスク層は、段階ａ）で第１のゲート材料ブロックを保護するためと、エッチングマスクとしての両方で役立つことができる。
可能な適用例によれば、本方法は、段階ｂ）と段階ｃ）との間に、
−前記第２のゲートブロックを覆った状態で、前記第１のゲートブロック上に、および犠牲ブロックの一部上にある、少なくとも１つのマスクの形成と、
−マスクを介して、第２のゲート材料、絶縁層、およびハードマスク層の連続エッチングと、を含み、
犠牲ブロックが、段階ｃ）で前記マスクを介するエッチングにより除去される。
−前記第２のゲートブロックを覆った状態で、前記第１のゲートブロック上に、および犠牲ブロックの一部上にある、少なくとも１つのマスクの形成と、
−マスクを介して、第２のゲート材料、絶縁層、およびハードマスク層の連続エッチングと、を含み、
犠牲ブロックが、段階ｃ）で前記マスクを介するエッチングにより除去される。
本方法は、段階ｃ）後に、
−前記マスクを除去する段階と、
−絶縁層を、前記第１のブロックと前記他のゲートブロックとの間および前記他のゲートブロックの下にそのまま残して、部分的に除去する段階と、をさらに含みうる。
−前記マスクを除去する段階と、
−絶縁層を、前記第１のブロックと前記他のゲートブロックとの間および前記他のゲートブロックの下にそのまま残して、部分的に除去する段階と、をさらに含みうる。
１つの可能性によれば、段階ａ）は、前記支持体上にある前記第１のゲート材料に基づく前記層内への、少なくとも１つの第２のトランジスタゲートブロックの形成を含みうる。ここで、前記第２のブロックおよび前記犠牲ブロックは、他の所与のスペースだけ隔てられ、前記犠牲ブロックは、前記第１のブロックと前記第２のゲートブロックとの間に位置している。この場合、段階ｂ）は、前記他の所与のスペース内への、前記絶縁層および前記第２のゲート材料を含む前記スタックの形成を含みうる。ここで、前記他のスペース内に位置している前記ゲート材料は、前記第２のブロックに隣接して配置され、前記第２のブロックから前記絶縁層だけ隔てられたゲートブロックを形成する。
本方法の可能な適用例によれば、第１のゲートブロックに隣接して配置された前記他のゲートブロックは、第１のメモリ記憶トランジスタのゲートブロックであり、第２のゲートブロックに隣接して配置された前記ゲートブロックは、第２のメモリ記憶トランジスタのゲートブロックであり、前記他のゲートブロックに並置される。本方法は、第１のメモリ記憶トランジスタと前記第２のメモリ記憶トランジスタとの間への共通コンタクト領域の形成をさらに含む。
それによって、ソース線が２つの隣接するメモリトランジスタのソースに共通であるデバイス、例えばＮＯＲフラッシュメモリセルなどが作られうる。
本発明は、添付の図面を参照して、純粋に指示のためであり、決して制限するものではないが、所与の例示的な実施形態の説明を読むと、より良く理解されよう。
別々の図の同一、類似または等価の部分は、ある図から他の図への移行を容易にするために、同じ参照番号を有する。
図面の中に示されている別々の部分は、図面をより読みやすくするために、必ずしも均一の尺度で図示しているわけではない。
ここで、並置されたゲートを備えるトランジスタを有するマイクロエレクトロニクスデバイスを作る、本発明による例示的な方法を図１Ａ〜図１Ｐと関連付けて提示する。マイクロエレクトロニクスデバイスは、不揮発性メモリセル、例えばフラッシュメモリなどでありうる。
第一に、支持体１００上にその支持体１００上にある絶縁層１０２中に窪み１０３を作る。窪み１０３は、例えば矩形の形状を有してよく、例えば通例「浅いトレンチ分離」と呼ばれている方法で作りうる。絶縁層１０２は、例えばＳｉＯ２に基づきうる。窪み１０３は、例えば１μｍ程度の限界寸法ｄｃで作りうる。（ここで、寸法は、支持体１００および図１Ａ中で定義された直交基準系
のベクトル
に平行な方向に測る。）「限界寸法」とは、１つの層または層のスタック内に作られたパターンの、高さすなわち厚さを除く最小寸法を指す。窪み１０３は、そこに１つまたは複数の活性トランジスタ領域を作ることを意図した半導体領域１０１に面して形成する（図１Ａ）。
次に（図１Ｂ）、第１のタイプのトランジスタ、例えばメモリセルを選択またはアクセスするためのトランジスタの１つまたは複数のゲートを作るためにゲートスタックを形成する。ゲートスタックは、誘電体ゲート層１０７を含む。この誘電体ゲート層１０７は、例えば半導体領域１０１の熱酸化で作りうる。誘電体ゲート層１０７は、例えば５ｎｍ程度の厚さを有しうる。また、ゲートスタックは、誘電体層１０７上にゲート材料１０９の層、例えば、Ｎ型ドーピングによりドープされうるポリシリコンの層を含む。ゲート材料１０９の層は、例えば１００ナノメートルの厚さを有しうる（図１Ｂ）。
次いで（図１Ｃ）、例えば、ＳｉＯ２または、ＨｆＯ２または、Ａｌ２Ｏ３に基づくハードマスク層１１３をゲート材料１０９の層上に形成する。
ハードマスク層１１３は、ゲート材料１０９の層に対するその後のエッチング中にゲート材料１０９の層を保護するために使いうる。
ハードマスク層１１３上にＯＨサイトを作り出すようにハードマスク層１１３の表面を下処理する段階は、例えば、ハードマスク層１１３がＳｉＯ２から成るときには、ＨＦで処理することにより達成することができる。
次いで、第１のポリマー１１５に基づく限界寸法ｌ１の複数のブロック１１４および他のポリマー１１７に基づく限界寸法ｌ２の複数のブロック１１６を含むマスキング層を窪み１０３中に作る（それぞれの限界寸法ｌ１、ｌ２は、図１Ｄ中で定義された直交基準系
のベクトル
に平行な方向に測る）。ブロック１１４および１１６の寸法ｌ１、ｌ２は、メモリデバイスのゲートを形成することが望ましい寸法に応じて与え、それぞれ、メモリデバイスの少なくとも１つの第１のゲートおよび少なくとも１つの第２のゲートに与えられた寸法に等しくなりうる。寸法ｌ１、ｌ２は、例えば１５ナノメートルから４０ナノメートルの間に含まれうる。
マスキング層は、ブロック共重合体材料に基づいてよく、具体的にはジブロック共重合体材料を使用する。ジブロック共重合体材料は、相互結合した、異なる化学的性質の２つのポリマー１１５および１１７の組合せを含む材料であり、それらの分布は、規則的な周期構造に応じて作られる。
この規則的な周期分布は、規則的な分布を有するマスクのパターンを形成するために使用する。
可能な適用例によれば、ブロック１１４、１１６は、平行六面体の形状を有し、相互に平行であるように作りうる。
ハードマスク層１１３の表面処理により、共重合体ブロックの組織化を容易にすることができる。
平行六面体ブロックを得るために、ジブロック共重合体の組成を制御しうる。例えば、その組成が、５０％程度のポリマーブロック１１５および５０％程度のポリマーブロック１１７から成ると、図１Ｄに示すように、平行六面体ラメラへと共重合体の組織化を導く。
ジブロック共重合体材料は、例えばＰＳ−ｂ−ＰＭＭＡ（ポリスチレン−ｂ−ポリメチルメタクリレート）またはＰＳ−ｂ−ＰＩ（ポリスチレン−ｂ−ポリイソプレン）またはＰＳ−ｂ−ＰＢ（ポリスチレン−ｂ−ポリブタジエン）でありうる。
ジブロック共重合体材料がＰＳ−ｂ−ＰＭＭＡである場合、ＰＳ−ｂ−ＰＭＭＡは０．３程度の体積分率、６７，１００ｇｍｏｌ−１程度の重量モル質量、および１．０９の多分子性指数を有しうる。ジブロック共重合体鎖は、例えば１重量％程度の濃度を得るためにトルエンの溶液中に希釈しうる。次いでスピンナを用いて、例えば３，０００ｒｐｍ（回転数／分）程度の速度、１，０００（回転数／分）ｓ−１の加速度、および例えば３０ｓ程度の継続時間で堆積させうる。したがって、例えば３５ｎｍ程度のＰＳ−ｂ−ＰＭＭＡの一様な厚さの層を得ることが可能である。次いで、得られた層は、真空中に例えば４８時間程度の継続時間の間、例えば１７０℃程度の温度に置いておく。
共重合体層内のＰＭＭＡブロックの配向は、異なるブロックと絶縁層との間の表面相互作用効果により、具体的には絶縁層が酸化シリコンに基づくとき、支配される。
この相互作用は、図１Ｄに示すように、平行六面体ブロックの交代配置を形成するように、例えばランダムＰＳ−ＰＭＭＡ共重合体を堆積させることにより中性化されうる。
次いで、特定のマスクパターンを残すように、マスキング層の部分の除去を行う。
例えば共重合体がＰＳ−ＰＭＭＡである場合、除去する材料はＰＭＭＡである。このため、第２のポリマー１１７に基づくブロック１１６の除去において、第１のポリマー１１５に対する選択的が適用されうる（図１Ｅ）。
他の実施例によれば、ＰＳ−ｂ−ＰＩ系の場合、この選択的除去は、オゾンによる処理を使用して行いうる。なお、オゾンにより、ポリイソプレン（ＰＩ）ブロックは、ポリブタジエン（ＰＢ）ブロックに対して選択的に分解されうる。
ＰＳ−ｂ−ＰＭＭＡ系の場合、ＰＭＭＡブロックに対してＰＳブロックを選択的にエッチングすることもまた可能である。そのためには、ＣＦ４プラズマ、次にＯ２プラズマを用いる２段階のプラズマエッチング方法を使用しうる。
共重合体がＰＳ−ＰＭＭＡである場合、ＰＳ−ｂ−ＰＭＭＡタイプのジブロック共重合体内のＰＭＭＡブロックの選択的除去を、ＵＶ放射を用いて進めることがまた可能である。これらのＵＶ放射は、ＰＭＭＡ鎖の優先的な分裂を引き起こす。ＰＭＭＡブロックの除去は、例えば共重合体層を、例えば１．２Ｊｃｍ−２程度の線量で例えば１５分程度の継続時間の間ＨｇＸｅ紫外線照明にさらし、１０分間酢酸浴中へ浸漬し、次いで脱イオン水でリンスして、行いうる。ポリマー１１７のブロック１１６の残留成分を除去する目的で、プラズマ、具体的には、例えば４．２ｍＴｏｒｒであり、５０ｓｃｃｍ（「標準立方センチメートル毎分」）のＡｒおよび５ｓｃｃｍのＯ２に基づいており、例えば７０Ｗ程度でありうる供給源電力で、照射が例えば１５秒程度の継続時間でありうる誘導結合プラズマ（ＩＣＰ）中でエッチングを行いうる。
この選択的除去の最後に、ゲートスタック上に規則的に分布した、ポリマー１１５の平行六面体ブロック１１４（図１Ｅ）を得る。
代替の実施形態（図４Ａ〜図４Ｃ）によれば、非対称共重合体を使用することもまた可能である。非対称共重合体では、ポリマー１１５およびポリマー１１７の割合は、５０／５０とは異なっている。
こうした共重合体を用いると、第１のポリマー１１５に基づく層２１４内に円筒形の、または円形もしくは長円形の断面を有する、第２のポリマー１１７に基づく複数のブロック２１６を形成することが可能であり、これらの複数のブロック２１６は、支持体に平行に延在する（図４Ａ）。ＰＳ−ＰＭＭＡ共重合体の場合、こうした配置は、例えば３０％のＰＭＭＡおよび７０％のＰＳで得られうる。
次いでＰＭＭＡブロック２１６は、酢酸に基づく処理とＡｒ、Ｏ２プラズマエッチングに基づく処理とを結合させて、除去しうる（図４Ｂ）。
例えばＡｒ、Ｏ２を用いた異方性エッチングで、残ったＰＳ層２１４を薄くし、ゲートスタック上に規則的に分布した、ポリマー１１５の平行六面体ブロック２１４を得る（図４Ｃ）。
その後、エッチングマスクとしてポリマー１１５のブロック１１４または２１４を用いて、ゲート材料１０９のエッチングを行う。
ポリシリコンゲートの場合、このエッチングは、例えばエッチングマスクとしてポリマー１１５のブロック１１４または２１４を、エッチング停止層としてゲート誘電体１０７を用いて、ポリシリコンのドライエッチで行いうる。したがって、ゲート材料１０９の層をエッチングし、第１のタイプのトランジスタ用のゲートブロック１１０、例えばメモリセルを選択またはアクセスするためのトランジスタのゲートを形成する（図１Ｆ）。
このエッチングの間、ポリマー１１５のブロック１１４または２１４は、部分的に消費されうる（図１Ｆ）。
代替の一実施形態（図示せず）によれば、エッチングの終了時点では、ポリマー１１５のブロック１１４が完全に消費されているように、このエッチングを行いうる。ハードマスク１１３を用いれば、エッチングの間、第１のゲート材料１０９に基づくブロック１１０を保護することが可能である。
エッチングの終了時点でブロック１１４が完全に消費されてはいない場合、ポリマー１１５の除去は、例えばＯ２プラズマを用いて行う。
いったんエッチングを行い終えると、空きスペース１１９だけ相互に隔たり、誘電体層１０７上に規則的なピッチで分布した、第１のゲート材料１０９に基づく複数の独特なブロック１１０を得る。第１のゲート材料１０９に基づく、これらの複数の独特なブロック１１０の中で、少なくとも１つのブロック１１０ａは、トランジスタゲートを形成することを意図し、他方、１つまたは複数のブロックは後で除去されることを意図する。
誘電体層１０７は、ゲートブロック１１０の下にだけ残るように、前記ハードマスクを介してエッチングしうる（図１Ｇ）。
その後、第２のタイプのトランジスタの１つまたは複数のゲート、例えばメモリ記憶トランジスタを作る。
そのため、第一にＯＮＯスタックなど３層絶縁スタック１２１、１２２、１２３を窪み１０３内に形成する。
３層絶縁スタック１２１、１２２、１２３は、ブロック１１０を覆うようにコンフォーマブルな堆積で作りうる。
そのために、例えば酸化シリコンに基づき、例えば６ナノメートル程度の厚さの誘電材料層１２１を第一に堆積させる。次いで、電荷トラップ層を形成する。この電荷トラップ層は、例えば６ナノメートル程度の厚さの、例えば窒化シリコンなど誘電材料１２２に基づきうる。
さらに、例えば８ナノメートル程度厚い他の酸化シリコン層１２３を作る。
ゲートブロック１１０間の誘電体ゲート層１０７を除去して、第２のゲート用に特定の高品質なゲート誘電材料を形成できる。
次いで、ゲート材料１２９を窪み１０３内に堆積させる。ゲート材料１２９は、ゲートブロック１１０を隔てているスペース１１９を埋めるように、非コンフォーマブルな堆積により堆積されうる。材料１２９は、ＯＮＯスタック１２１−１２２−１２３で覆われたゲートブロック１１０を覆うように、堆積させうる。材料１２９は、例えばポリシリコン、具体的にはＮ型ドーパントでドープされたポリシリコンでありうる（図１Ｉ）。
その後、ゲート材料１２９の部分的除去は、異方性エッチングで行う。
このエッチングは、例えばＨＢｒ−Ｃｌを用いて達成されるドライエッチングまたは、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いるウエットエッチングでありうる。除去は、選択トランジスタのゲートのブロック１１０のいずれか一方の側でゲート材料１２９のブロック１３０を保存するように行う。除去は、ゲート材料１２９のブロック１３０がブロック１１０の高さに等しい、または実質的に等しい、または近い高さを有するように行いうる（図１Ｊ）。
次いで、例えばレジンに基づいたマスク１３３を作成する。そのマスクは、選択トランジスタのゲートブロック１１０のうちの少なくとも第１の所与のブロック１１０ａおよびメモリ記憶トランジスタのゲートブロック１３０のうちの少なくとも１つの他のブロック１３０ａを覆う。前記他のブロック１３０ａは、前記第１の所与のブロックに隣接し、前記第１の所与のブロックからＯＮＯスタックで隔てられている。レジンマスク１３３は、フォトリソグラフィで作りうる。この例示的な実施形態では、第１のブロック１１０ａおよび第２のブロック１３０ａとの、レジンマスク１３３の厳密な位置合わせは、不可欠ではない。したがって、マスク１３３は、ブロック１３０のうちの他のブロックを垂直下方に部分的に突き出させるように、任意に形成されてよく、また前記ブロック１１０のうちの少なくとも１つの他の所与のブロックの上にあってもよい。ブロック１１０および１３０の精密な位置決めのおかげで、マスク１３３の位置決め制約が軽減される。ブロック１３０のうちの前記ブロックを越える、マスク１３３の突出長さΔは、限界寸法ｌ２未満でありうる（図１Ｋ）。
マスクを生産するフォトリソグラフィ法では、従来技術による方法よりも大きなずれ公差がもたらされうる。これは、形成が所望されているゲートの寸法に依存する。
次いで、メモリデバイスのゲート材料１２９の除去は、例えばＴＭＡＨを用いてレジンマスク１３３で保護された領域の外で実行する。エッチングの停止は、層１２１−１２２−１２３のスタックの上層上で実施する（図１Ｌ）。層１２１−１２２−１２３のスタックの除去は、第一に、誘電体層１２３がＳｉＯ２に基づくとき、誘電体層１２３を除去するために例えばＨＦを用いるエッチングで達成しうる。次いで、層１２２を除去するために、層１２２がＳｉ３Ｎ４に基づくとき、酸Ｈ３ＰＯ４を用いたエッチングを行うことが可能である。その後、層１２１の除去は、層１２１がＳｉＯ２に基づくとき、例えばＨＦを用いるエッチングで達成しうる。層１２１の除去は、半導体領域１０１上の誘電体ゲート層１０７の少なくとも一部分を保持するように行いうる。
この除去の終了時点で、第１のブロック１１０ａおよび第２のブロック１３０ａは、頂面および側面がＯＮＯスタック１２１−１２２−１２３で覆われている。
次いで、誘電体１０７から第１のゲート材料１０９に基づくブロック１１０ｂの除去は、レジンマスク１３３で保護された領域の外で行う。そのため、ＴＭＡＨに基づく選択的で等方的な化学エッチングを、半導体領域１０１が誘電体層１０７で保護されている部分であって、マスク１３３で完全に覆われておらず、層１２１−１２２−１２３のスタックで完全に覆われてもいないゲートブロック１１０ｂのエッチングのために使用されうる。また、ハードマスク１１３もこのエッチングの間に除去する（図１Ｎ）。
次いで、レジンマスク１３３の除去を行う。
さらに、レジンマスク１３３で保護されていたゲートブロック１１０ａ、１３０ａ上の層１２１−１２２−１２３のスタックの除去を行う。
例えば、ＯＮＯすなわち「酸化物」、「窒化物」、「酸化物」スタックに対しては、酸化シリコン層１２３を除去するのにＨＦ酸を、その後、窒化シリコン層１２２を除去するのにＨ３ＰＯ４酸を、さらに酸化シリコン層１２１を除去するのにＨＦ酸を、使用することが可能である（図１Ｏ）。
また、第１のブロック１１０ａ上のハードマスク１１３の除去を達成する。ハードマスク層１１３がＡｌ２Ｏ３またはＨｆＯ２に基づいている場合、ハードマスクを除去するのにＢＣｌ３−Ｃｌを用いうる。ハードマスク層１１３がＳｉＯ２に基づいて形成されている場合、この除去は、例えば酸化シリコン層１２１の除去と同時に行いうる。
トランジスタの活性領域のドーピングは、例えば注入で、それから、隣接するゲートブロック１１０ａ、１３０ａのどちらの側にもスペーサ１５１、１５２を作成することで実行されうる。
そこで、活性領域への注入のための他の段階を行う。
ゲートのコンタクトポイントおよび活性領域のための領域１６１、１６２、１６３を形成するために、ゲートおよび活性領域のシリサイド化が行われうる（図１Ｐ）。
次に、トランジスタの１つまたは複数の相互接続レベルを達成しうる。
図２Ａおよび図２Ｂに、図１Ｊに関連する前述の段階の後、マスク１３３のタイプのいくつかのレジンマスク２３３ａ、２３３ｂを形成する代替の実施形態を示す。
マスク２３３ａ、２３３ｂは、ポリマー１１７のブロック１１６の限界寸法ｌ１およびポリマー１１５の他のブロック１１４の限界寸法ｌ２の和に等しい距離だけ隔てうる。マスク２３３ａは、ゲート材料１０９に基づいて形成されたゲートブロック２１０ａ上、および第１のゲート材料１０９に基づく他のブロック上にあり、除去されることが意図されている。マスク２３３ｂは、第１のゲート材料１０９に基づいて形成されたゲートブロック２１０ｂ上、および第１のゲート材料１０９に基づく他のブロック上にあり、除去されることが意図されている。
次いで、これらのマスク２３３ａ、２３３ｂを介して連続エッチングを行い、マスクの外の、ゲート材料１２９、層１２１−１２２−１２３のスタック、およびゲート材料１０９を除去する。
前述の方法の他の代替方法を図３Ａおよび図３Ｂ中に提示する。この代替方法のために、第１のマスク３３３ａを材料２０９の第１のブロック２１０ａ上、およびゲート材料２２９の第２のブロック２３０ａの上方に形成する。また、マスク３３３ａは、ゲート材料２０９の犠牲ブロック２１１の一部の上にある。第２のマスク３３３ｂを材料２０９のブロック２１０ｂ上、およびゲート材料２２９のブロック２３０ｂの上方に形成する。また、マスク３３３ｂは、犠牲ブロック２１１の一部の上にある。なお、犠牲ブロック２１１は、ゲート材料２２９に基づくブロック２３０ａと２３０ｂとを隔てている。
その後、これらのマスク３３３ａ、３３３ｂを介して連続エッチングを行い、マスクの外の、ゲート材料１２９、層１２１−１２２−１２３のスタック、およびゲート材料１０９を除去する。
このようにして、隣接するゲート３１０ａおよび３３０ａを有する１対のトランジスタＴ１１およびＴ１２を作りうる。それらのトランジスタは、隣接するゲート３１０ｂおよび３３０ｂを有する他の対のトランジスタＴ２１およびＴ２２と共通電極を共有することになる。トランジスタの各対は、アクセストランジスタＴ１１もしくはＴ２２およびメモリ記憶トランジスタＴ１２もしくはＴ２１を備え、メモリ記憶トランジスタ同士が、隣接し、共通コンタクト３５０およびこのコンタクト３５０が接続される共通ソース領域を共有するように形成されている。
図（図５Ａ〜図５Ｄ）に関連して説明される作成方法の代替方法によれば、ゲートブロック１１０ａおよび１３０ａを作る順序は、逆にされてもよい。
したがって、第一に、窪み１０３内に３層スタック１２１、１２２、１２３を作り、それからゲート材料１２９の堆積を行う（図５Ａ）。
次いで、ハードマスク１１３を形成し、それからポリマー１１５のブロック１１４およびポリマー１１７のブロック１１６の交代配置を有するジブロック共重合体層を形成する（図５Ｂ）。
規則的に分布したゲートブロック１３０は、ポリマーパターン１１５を介してゲート材料１２９および３層１２１−１２２−１２３をエッチングして作られる。
その後、これらのポリマーパターン１１５を除去する（図５Ｃ）。
規則的に分布したブロック１３０の間に誘電体１０７およびゲート材料１０９で形成されたゲートスタックを作る（図５Ｄ）。
次にブロック１３０ａに隣接してゲートブロック１１０ａを作るため、および犠牲ゲートブロックを除去するために、レジンマスクを介してエッチングを行う（図５Ｅ）。
１００ 支持体
１０１ 半導体領域
１０２ 絶縁層
１０３ 窪み
１０７ 誘電体ゲート層、ゲート誘電体（層）
１０９、２０９ 第１のゲート材料
１１０、２１０ａ、２１０ｂ ゲートブロック
１１３ ハードマスク層
１１４、１１６、１３０、２１６、２３０ａ、２３０ｂ ブロック
１１５ 第１のポリマー
１１７ 他のポリマー
１１９ 空いたスペース
１２１ 第１の誘電材料層
１２２ 電荷蓄積層
１２３ 第２の誘電材料層
１２９、２２９ 第２のゲート材料
１３３、２３３ａ、２３３ｂ、３３３ａ、３３３ｂ マスク、レジンマスク
２１１ 犠牲ブロック
３１０ａ、３１０ｂ、３３０ａ、３３０ｂ ゲート
３５０ 共通コンタクト
Ｔ１１、Ｔ２２ アクセストランジスタ
Ｔ１２、Ｔ２１ メモリ記憶トランジスタ
１０１ 半導体領域
１０２ 絶縁層
１０３ 窪み
１０７ 誘電体ゲート層、ゲート誘電体（層）
１０９、２０９ 第１のゲート材料
１１０、２１０ａ、２１０ｂ ゲートブロック
１１３ ハードマスク層
１１４、１１６、１３０、２１６、２３０ａ、２３０ｂ ブロック
１１５ 第１のポリマー
１１７ 他のポリマー
１１９ 空いたスペース
１２１ 第１の誘電材料層
１２２ 電荷蓄積層
１２３ 第２の誘電材料層
１２９、２２９ 第２のゲート材料
１３３、２３３ａ、２３３ｂ、３３３ａ、３３３ｂ マスク、レジンマスク
２１１ 犠牲ブロック
３１０ａ、３１０ｂ、３３０ａ、３３０ｂ ゲート
３５０ 共通コンタクト
Ｔ１１、Ｔ２２ アクセストランジスタ
Ｔ１２、Ｔ２１ メモリ記憶トランジスタ
Claims (12)
- 並置されたゲートを有するトランジスタを備えるマイクロエレクトロニクス不揮発性メモリデバイスを作る方法であって、
−第１のゲート材料に基づく層の上にジブロック共重合体層を形成する段階と、
−前記ジブロック共重合体層から前記共重合体のポリマーに基づくブロックを選択的に除去して、前記共重合体の他のポリマーに基づく、少なくとも１つの所与のパターンおよび前記所与のパターンから所与の距離だけ隔たった少なくとも１つの他の所与のパターンを保持する段階と、を含み、
ａ）前記所与のパターンおよび前記他の所与のパターンを介して前記第１のゲート材料をエッチングすることにより、少なくとも１つの第１のトランジスタゲートブロックおよび少なくとも１つの犠牲ブロックを形成する段階であって、前記第１のブロックおよび前記犠牲ブロックが、所与のスペースだけ隔てられる段階と、
ｂ）前記所与のスペース内に少なくとも１つの絶縁層および第２のゲート材料を形成する段階であって、前記スペース内の前記第２のゲート材料が、前記絶縁層により前記第１のブロックから隔てられた他のゲートブロックを形成する段階と、
ｃ）前記犠牲ブロックを除去する段階と、をさらに含む方法。 - 段階ｂ）と段階ｃ）との間に、
−前記第１のゲートブロックおよび前記他のゲートブロックを覆う少なくとも１つのマスクを形成する段階であって、前記マスクは、前記第１のゲートブロックの一方の側の前記犠牲ブロックの一部を覆い、且つ前記第１のゲートブロックの他方の側を越えて延在している段階と、
−前記マスクを介して、前記第２のゲート材料および前記絶縁層を連続エッチングする段階と、をさらに含み、段階ｃ）で前記マスクを介してエッチングすることにより前記犠牲ブロックを除去する、請求項１に記載の方法。 - 前記第１のゲート材料に基づいた層を、支持体上に形成されたゲート誘電体層上に形成してもよく、前記ジブロック共重合体層を、前記第１のゲート材料層上に形成されたハードマスク層上に形成し、段階ａ）での前記エッチングを、前記ハードマスクを介して実現し、
段階ａ）と段階ｂ）との間に、前記ハードマスクを介してエッチングすることによる、前記第１のブロックと前記犠牲ブロックとの間の前記ゲート誘電体層の除去をさらに含む、請求項１または２に記載の方法。 - 前記所与のパターンおよび前記他の所与のパターンが平行六面体である、請求項１から３のいずれかに記載の方法。
- 前記ジブロック共重合体は次の材料、ＰＳ−ｂ−ＰＭＭＡ、ＰＳ−ｂ−ＰＩのうち１つから選択される、請求項１から４のいずれかに記載の方法。
- 前記絶縁層は、
−少なくとも１つの第１の誘電材料層と、
−前記第１の誘電材料層上に形成された、電荷を蓄積するための少なくとも１つの層と、
−前記電荷蓄積層上に形成された少なくとも１つの第２の誘電材料層と、を含むスタックで形成されている、請求項１から５のいずれかに記載の方法。 - 段階ｂ）は、
−前記第１のゲート材料の前記ブロック上への前記絶縁層のコンフォーマブルな堆積と、
−前記所与のスペースを埋めるような前記第２のゲート材料の堆積と、のための段階を含む、請求項６に記載の方法。 - 段階ｃ）の後に、
−前記マスクを除去する段階と、
−前記絶縁層を部分的に除去する段階であって、前記絶縁層は前記第１のゲートブロックと前記他のゲートブロックとの間および前記他のゲートブロックの下に残されている段階と、をさらに含む、請求項２に記載の方法。 - 前記支持体が、前記トランジスタのチャネルが設けられる半導体領域を含み、前記半導体領域はゲート誘電体領域で覆われ、次いで前記第１のゲート材料の前記層で覆われる、請求項１から８のいずれかに記載の方法。
- 前記誘電体ゲート領域および前記第１のゲート材料の前記層を、前記支持体上にある絶縁層内に作られた空洞内に形成する、請求項９に記載の方法。
- 段階ａ）は、前記支持体上にある前記第１のゲート材料に基づく前記層内に、少なくとも１つの第２のトランジスタゲートブロックの形成を含み、前記第２のブロックと前記犠牲ブロックとが他の所与のスペースにより隔てられ、前記犠牲ブロックが前記第１のブロックと前記第２のゲートブロックとの間に位置し、
段階ｂ）は、前記他の所与のスペース内に、前記絶縁層および前記第２のゲート材料を含む前記スタックの形成を含み、前記他のスペース内に位置する前記ゲート材料が、前記第２のブロックに隣接し前記第２のブロックから前記絶縁層だけ隔たれたゲートブロックを形成する、請求項１から１０のいずれかに記載の方法。 - 前記第１のゲートブロックに隣接する前記他のゲートブロックが第１のメモリ記憶トランジスタのゲートブロックであり、前記第２のゲートブロックに隣接する前記ゲートブロックが第２のメモリ記憶トランジスタのゲートブロックであって、前記他のゲートブロックと並置されており、前記第１のメモリ記憶トランジスタと前記第２のメモリ記憶トランジスタとの間への共通コンタクト領域の形成をさらに含む、請求項１から１１のいずれかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1053076A FR2959349B1 (fr) | 2010-04-22 | 2010-04-22 | Fabrication d'une memoire a deux grilles independantes auto-alignees |
| FR1053076 | 2010-04-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011228713A true JP2011228713A (ja) | 2011-11-10 |
Family
ID=43085656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011094901A Withdrawn JP2011228713A (ja) | 2010-04-22 | 2011-04-21 | ２つの自己整合型独立ゲートを有するメモリの製作 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8252702B2 (ja) |
| EP (1) | EP2381471B1 (ja) |
| JP (1) | JP2011228713A (ja) |
| FR (1) | FR2959349B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012166302A (ja) * | 2011-02-14 | 2012-09-06 | Tokyo Electron Ltd | パターン形成方法及びパターン形成装置 |
| JP2013207089A (ja) * | 2012-03-28 | 2013-10-07 | Tokyo Electron Ltd | 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置 |
| KR20140043694A (ko) * | 2012-10-02 | 2014-04-10 | 아이엠이씨 브이제트더블유 | 블록-공중합체의 식각 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2968453B1 (fr) | 2010-12-02 | 2013-01-11 | Commissariat Energie Atomique | Cellule memoire electronique a double grille et dispositif a cellules memoires electroniques a double grille |
| FR2971618B1 (fr) | 2011-02-11 | 2015-07-31 | Commissariat Energie Atomique | Procede d'obtention d'un reseau de plots nanometriques |
| BR112013031812B1 (pt) | 2011-06-10 | 2020-09-15 | Magma Global Limited | Sistema de coluna de ascensão, método para formar um sistema de coluna de ascensão, e , junta do sistema de coluna de ascensão |
| FR2985592B1 (fr) | 2012-01-09 | 2014-02-21 | Commissariat Energie Atomique | Procede de fabrication d'une cellule memoire non volatile a double grille |
| FR2985593B1 (fr) | 2012-01-09 | 2014-02-21 | Commissariat Energie Atomique | Procede de fabrication d'une cellule memoire non volatile a double grille |
| KR20150014009A (ko) * | 2013-07-25 | 2015-02-06 | 에스케이하이닉스 주식회사 | 미세 패턴 형성 방법 |
| US9281203B2 (en) * | 2013-08-23 | 2016-03-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Silicon dot formation by direct self-assembly method for flash memory |
| KR101932799B1 (ko) * | 2015-02-17 | 2018-12-26 | 주식회사 엘지화학 | 블록 공중합체 자기 조립 패턴의 습식 식각 방법 |
| US9472645B1 (en) * | 2015-06-08 | 2016-10-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual control gate spacer structure for embedded flash memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US5948470A (en) * | 1997-04-28 | 1999-09-07 | Harrison; Christopher | Method of nanoscale patterning and products made thereby |
| KR100223807B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 반도체 소자의 제조방법 |
| TW546840B (en) | 2001-07-27 | 2003-08-11 | Hitachi Ltd | Non-volatile semiconductor memory device |
| JP4601287B2 (ja) | 2002-12-26 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP2004319034A (ja) | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | データプロセッサ |
| US7045851B2 (en) | 2003-06-20 | 2006-05-16 | International Business Machines Corporation | Nonvolatile memory device using semiconductor nanocrystals and method of forming same |
| US7745344B2 (en) * | 2007-10-29 | 2010-06-29 | Freescale Semiconductor, Inc. | Method for integrating NVM circuitry with logic circuitry |
| US7838363B2 (en) * | 2007-10-31 | 2010-11-23 | Freescale Semiconductor, Inc. | Method of forming a split gate non-volatile memory cell |
| FR2927467B1 (fr) * | 2008-02-08 | 2011-09-23 | Commissariat Energie Atomique | Procede de realisation d'une grille flottante ayant une alternance de lignes en premier et second materiaux |
-
2010
- 2010-04-22 FR FR1053076A patent/FR2959349B1/fr active Active
-
2011
- 2011-04-20 EP EP11163259.2A patent/EP2381471B1/fr not_active Not-in-force
- 2011-04-21 US US13/091,502 patent/US8252702B2/en active Active
- 2011-04-21 JP JP2011094901A patent/JP2011228713A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012166302A (ja) * | 2011-02-14 | 2012-09-06 | Tokyo Electron Ltd | パターン形成方法及びパターン形成装置 |
| JP2013207089A (ja) * | 2012-03-28 | 2013-10-07 | Tokyo Electron Ltd | 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置 |
| KR20140043694A (ko) * | 2012-10-02 | 2014-04-10 | 아이엠이씨 브이제트더블유 | 블록-공중합체의 식각 |
| JP2014075578A (ja) * | 2012-10-02 | 2014-04-24 | Imec | ブロック共重合体のエッチング |
| KR102071725B1 (ko) * | 2012-10-02 | 2020-03-02 | 아이엠이씨 브이제트더블유 | 블록-공중합체의 식각 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2381471B1 (fr) | 2016-10-05 |
| US20110300699A1 (en) | 2011-12-08 |
| FR2959349B1 (fr) | 2012-09-21 |
| EP2381471A1 (fr) | 2011-10-26 |
| FR2959349A1 (fr) | 2011-10-28 |
| US8252702B2 (en) | 2012-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011228713A (ja) | ２つの自己整合型独立ゲートを有するメモリの製作 | |
| US8835268B2 (en) | Method for manufacturing semiconductor device | |
| JP6473233B2 (ja) | 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ | |
| US8928060B2 (en) | Architecture to improve cell size for compact array of split gate flash cell | |
| US8823075B2 (en) | Select gate formation for nanodot flat cell | |
| JP5603834B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR20080033100A (ko) | 수직 채널 메모리, 이의 제조 방법 및 이를 이용하는 구동방법 | |
| JP2008004915A (ja) | 柱構造を有するｎａｎｄフラッシュメモリアレイ及びその製造方法 | |
| US20160293720A1 (en) | Memory First Process Flow and Device | |
| JP2009004510A (ja) | 不揮発性半導体記憶装置 | |
| TW201637201A (zh) | 非揮發性記憶體元件及其製作方法 | |
| US11121141B2 (en) | Semiconductor structure and method for forming the same | |
| JP2018533208A (ja) | 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法 | |
| US20070284650A1 (en) | Memory device and a method of forming a memory device | |
| CN112074958A (zh) | 具有不同绝缘栅极氧化物的分裂栅闪存存储器单元及其形成方法 | |
| JP2009016784A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US7642158B2 (en) | Semiconductor memory device and method of production | |
| US20080032492A1 (en) | Method of manufacturing flash memory device | |
| TW202145533A (zh) | 記憶體裝置及其製造方法 | |
| KR101093147B1 (ko) | 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법 | |
| KR100862634B1 (ko) | 나노 부유게이트형 비휘발성 메모리소자 | |
| JP4599421B2 (ja) | 半導体装置及びその製造方法 | |
| TWI304252B (en) | Method for fabricating non-volatile memory | |
| JP5363004B2 (ja) | 半導体装置の製造方法 | |
| KR20100117905A (ko) | 비휘발성 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |