JP2012178428A - パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法 - Google Patents

パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法 Download PDF

Info

Publication number
JP2012178428A
JP2012178428A JP2011040090A JP2011040090A JP2012178428A JP 2012178428 A JP2012178428 A JP 2012178428A JP 2011040090 A JP2011040090 A JP 2011040090A JP 2011040090 A JP2011040090 A JP 2011040090A JP 2012178428 A JP2012178428 A JP 2012178428A
Authority
JP
Japan
Prior art keywords
self
pattern
organization
pattern data
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011040090A
Other languages
English (en)
Other versions
JP5292423B2 (ja
Inventor
Tsukasa Azuma
司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011040090A priority Critical patent/JP5292423B2/ja
Priority to US13/368,196 priority patent/US8826194B2/en
Publication of JP2012178428A publication Critical patent/JP2012178428A/ja
Application granted granted Critical
Publication of JP5292423B2 publication Critical patent/JP5292423B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract


【課題】自己組織化材料を用いて様々な微細パターンを低コストに形成する。
【解決手段】本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。
【選択図】図１

Description

本発明の実施形態は、パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法に関する。
近年、半導体デバイスの微細化に伴い、微細パターン形成のためのリソグラフィ工程にＥＵＶ露光装置やＡｒＦ液浸露光装置が使用され、コストがかかっていた。微細パターンを低コストに形成する技術として、ブロック共重合体の自己組織化材料を用いるものが知られている。半導体デバイスにはサイズや形状の異なる様々なパターンが含まれており、これらのパターンを、自己組織化材料を用いて形成することが求められている。
国際公開第２００６／０３５８５９号
本発明は、自己組織化材料を用いて様々な微細パターンを低コストに形成するためのパターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法を提供することを目的とする。
本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。
本発明の実施形態に係るパターンデータ生成装置のハードウェア構成図である。 テーブルに規定されているＤＳＡ情報の一例を示す図である。 ＤＳＡ材料の分子量及び比率と形成される構造との関係を示す図である。 パターンデータ生成プログラムの実行により実現される機能ブロック図である。 同実施形態に係るパターンデータ生成方法を説明するフローチャートである。 分割レイアウトの一例を示す図である。 同実施形態に係るパターン形成方法を説明するフローチャートである。 同実施形態に係るパターン形成方法の工程図である。 図８に続く工程図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図１に本発明の実施形態に係るパターンデータ生成装置のハードウェア構成を示す。パターンデータ生成装置１００は、ＣＰＵ（中央演算処理装置）１１０、ディスク装置１２０、メインメモリ１３０、及び入出力部１４０を備える。パターンデータ生成装置１００の各部はバス１５０を介して接続されている。
ディスク装置１２０は、ＣＰＵ１１０により実行されるパターンデータ生成プログラム１２１を格納する。また、ディスク装置１２０は、図２に示すような、自己組織化（Direct Self Assembly、以下ＤＳＡ）材料、分子量、膜厚、プロセス条件、及び自己組織単分子膜（Self Assembled Monolayer、以下ＳＡＭ）を組み合わせたＤＳＡ情報を、パターン寸法別に規定したテーブル１２２を格納している。
例えば、図３に示すように、ＤＳＡ材料を構成するポリマーＡ及びポリマーＢの分子量を変えると、ＤＳＡ材料で形成されるパターンのサイズが変わる。また、ＤＳＡ材料を構成するポリマーＡ及びポリマーＢの比率を変えると、ＤＳＡ材料で形成されるパターンの構造が変わる。
また、ＤＳＡ材料で形成されるパターンのサイズは、塗布するＤＳＡ材料の膜厚や、自己組織化させる際のＤＳＡ材料に対するプロセス条件によっても変わる。また、ＤＳＡ材料の種類によって、下地として好適なＳＡＭは異なる。
つまり、テーブル１２２は、所望の寸法のパターンを形成するために必要なＤＳＡ材料（材料名や分子量）、ＤＳＡ材料の膜厚、ＤＳＡ材料に対するプロセス条件、及びＤＳＡ材料の下地となるＳＡＭを組み合わせたＤＳＡ情報を規定したものになっている。
例えば、図２に示すテーブル１２２から、ハーフピッチ１５ｎｍのラインアンドスペースパターンを形成する場合は、下地のＳＡＭをｐ−クロロフェニルトリメトキシシランとし、ＰＳ（ポリスチレン）−ＰＭＭＡ（ポリメチルメタクリレート）（分子量２００００−２００００）を４０ｎｍ塗布し、２３０℃で５分アニールすればよいことがわかる。
ディスク装置１２０は、さらに、予め設計された半導体デバイスの（ＧＤＳフォーマットの）レイアウトデータ１２３を格納している。半導体デバイスは複数の層で構成され、レイアウトデータ１２３は各層に対応したレイアウトデータを含んでいる。
ディスク装置１２０は、例えばハードディスクである。なお、パターンデータ生成プログラム１２１は、ディスク装置１２０でなく、ＲＯＭや磁気テープ（共に図示せず）に格納されていてもよい。
ＣＰＵ１１０は、ディスク装置１２０内のパターンデータ生成プログラム１２１をメインメモリ１３０にロードして、パターンデータ生成プログラム１２１を実行する。このとき、ディスク装置１２０内のテーブル１２２をメインメモリ１３０にロードするようにしてもよい。パターンデータ生成プログラム１２１の実行に伴い、メインメモリ１３０上には、レイアウトデータをパターン寸法毎に分割した分割レイアウトを格納する領域が確保される。
図４に、ＣＰＵ１１０がパターンデータ生成プログラム１２１を実行することで実現される機能ブロック図を示す。パターンデータ生成プログラム１２１の実行により、分割部１１１、抽出部１１２、及び生成部１１３が実現される。
分割部１１１、抽出部１１２、及び生成部１１３において実行される処理を、図５に示すフローチャートと共に説明する。
（ステップＳ１０１）レイアウトデータが読み込まれる。レイアウトデータ１２３は複数の層に対応したレイアウトデータで構成されており、ここではいずれか１層に対応するレイアウトデータが読み込まれる。
（ステップＳ１０２）分割部１１１が、パターン寸法に基づいてレイアウトデータを分割する。分割されたレイアウトデータは、分割レイアウトとしてメインメモリ１３０に格納される。
例えば、図６に示すように、１チップのレイアウトデータに、ハーフピッチ１５ｎｍのラインアンドスペースパターンからなる領域ｎ１、ハーフピッチ２５ｎｍのラインアンドスペースパターンからなる領域ｎ２、及びハーフピッチ３５ｎｍのラインアンドスペースパターンからなる領域ｎ３が含まれている場合、分割部１１１は、領域ｎ１、ｎ２、ｎ３をそれぞれ分割レイアウトｎ１、ｎ２、ｎ３として分割する。
（ステップＳ１０３）抽出部１１２が、ステップＳ１０２で分割された分割レイアウトのパターン寸法に対応するＤＳＡ情報をテーブル１２２から抽出する。
例えば、ステップＳ１０２において図６に示すような分割レイアウトｎ１、ｎ２、ｎ３が生成された場合、抽出部１１２は、図２に示すテーブル１２２から、分割レイアウトｎ１、ｎ２、ｎ３におけるパターン寸法に基づいて、ＤＳＡ情報ｄ１、ｄ２、ｄ３を抽出する。
（ステップＳ１０４）生成部１１３が、ステップＳ１０２において分割部１１１により分割された分割レイアウトと、ステップＳ１０３において抽出部１１２によりテーブル１２２から抽出されたＤＳＡ情報とを組み合わせて、パターンデータを生成する。
例えば、生成部１１３は、分割レイアウトｎ１とＤＳＡ情報ｄ１、分割レイアウトｎ２とＤＳＡ情報ｄ２、分割レイアウトｎ３とＤＳＡ情報ｄ３をそれぞれ組み合わせてパターンデータを生成する。
生成部１１３により生成されたパターンデータはディスク装置１２０に格納され、入出力部１４０を介して外部装置へ出力される。
次に、このようなパターンデータを用いて基板上にパターンを形成する方法を図７に示すフローチャートを用いて説明する。
（ステップＳ２０１）パターンデータが、パターン形成に用いられる装置、例えばＤＳＡ材料を塗布する装置やベーカ等に読み込まれる。
（ステップＳ２０２）分割レイアウトを１つ選択する。上述したように、レイアウトデータはパターン寸法に基づいて複数の分割レイアウトに分割されており、本ステップでは複数の分割レイアウトのうちの１つを選択する。
以下のステップＳ２０３〜Ｓ２０５では、本ステップで選択した分割レイアウトに組み合わせられているＤＳＡ情報が用いられる。
（ステップＳ２０３）ＤＳＡ情報に基づいて、被加工膜上にＳＡＭを形成する。ＳＡＭ形成後、露光による表面改質処理を行ってもよい。例えば、ＳＡＭの形成後、表面を露光して、露光部分を疎水性から親水性に改質し、ＤＳＡ材料を形成しやすくする。
（ステップＳ２０４）ＤＳＡ情報に基づいて、ＤＳＡ材料を塗布する。
（ステップＳ２０５）ＤＳＡ情報に基づいて、ベーク等によりＤＳＡ材料にエネルギーを与えて自己組織化させる（分子を自発的に集合させる）。これにより、ＤＳＡ材料は構造が変化して、図３に示すような薄板状になったり、円筒形状になったりする。
（ステップＳ２０６）構造変化したＤＳＡ材料をマスクにして、被加工膜をエッチングする。
（ステップＳ２０７）未選択の分割レイアウトがある場合はステップＳ２０２に戻る。
例えば、分割レイアウトｎ１とＤＳＡ情報ｄ１、分割レイアウトｎ２とＤＳＡ情報ｄ２、分割レイアウトｎ３とＤＳＡ情報ｄ３をそれぞれ組み合わせたパターンデータを用いてパターンを形成する場合、まず、分割レイアウトｎ１を選択し、ＤＳＡ情報ｄ１を用いて処理を行う。
図８（ａ）に示すように、ウェーハＷ上には複数のチップＣが設けられており、各チップＣの分割レイアウトｎ１に対応する領域８０１に、ＤＳＡ情報ｄ１で規定されているＳＡＭ８０２を形成する。次に、図８（ｂ）に示すように、ＳＡＭ８０２上にＤＳＡ情報ｄ１で規定されているＤＳＡ材料８０３を塗布する。
続いて、ＤＳＡ情報ｄ１で規定されているプロセス条件に基づいてベーク等を行い、ＤＳＡ材料８０３を自己組織化させる。そして、ＤＳＡ材料８０３をマスクにして被加工膜をエッチングし、被加工膜を所望のパターンに加工する。
次に、図９（ａ）に示すように、分割レイアウトｎ２に対応する領域９０１において、ＤＳＡ情報ｄ２に基づくＤＳＡ材料の塗布、ベーク等を行い、ＤＳＡ材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。
続いて、図９（ｂ）に示すように、分割レイアウトｎ３に対応する領域９０２において、ＤＳＡ情報ｄ３に基づくＤＳＡ材料の塗布、ベーク等を行い、ＤＳＡ材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。このような処理により、ＤＳＡ材料を用いて、ウェーハ上に寸法の異なる複数種類のパターンを形成することができる。
このように、本実施形態では、所望の寸法のパターンを形成するために必要なＤＳＡ材料、ＤＳＡ材料の膜厚、プロセス条件、及びＤＳＡ材料の下地となるＳＡＭを組み合わせたＤＳＡ情報を予め準備しておき、設計された半導体デバイスのレイアウトパターンに対して、パターン寸法に応じたＤＳＡ情報を割り当てる。そして、割り当てたＤＳＡ情報に基づいて、ＤＳＡ材料を用いてパターンを形成する。そのため、ＤＳＡ材料（自己組織化材料）を用いて様々な微細パターンを低コストに形成することができる。
上記実施形態では、テーブル１２２は、ラインアンドスペースパターンについてのＤＳＡ情報を規定していたが、ホール等の形状の異なるパターンについてのＤＳＡ情報を規定してもよい。
上記実施形態において、ＤＳＡ情報は、ＤＳＡ材料の下地となるＳＡＭについての情報を含んでいなくてもよい。
また、半導体デバイスのレイアウトデータ１２３のうち、所定寸法以下の微細パターンについてのみ分割し、ＤＳＡ情報を割り当ててパターンデータを生成してもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００ パターンデータ生成装置
１１０ ＣＰＵ
１１１ 分割部
１１２ 抽出部
１１３ 生成部
１２０ ディスク装置
１３０ メインメモリ
１４０ 入出力部

Claims (4)

  1. パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部と、
    デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、
    前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、
    前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、
    を備えるパターンデータ生成装置。
  2. 前記自己組織化情報は、前記自己組織化材料の下地となる自己組織単分子膜も組み合わされていることを特徴とする請求項１に記載のパターンデータ生成装置。
  3. デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する工程と、
    パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルから、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を抽出する工程と、
    前記分割レイアウトに、抽出した前記自己組織化情報を割り当ててパターンデータを生成する工程と、
    を備えるパターンデータ生成方法。
  4. 請求項３に記載のパターンデータ生成方法により生成された前記パターンデータから、１つの分割レイアウトを選択する工程と、
    選択した分割レイアウトに対応するウェーハ上の領域において、この分割レイアウトに割り当てられた前記自己組織化情報に基づいて、前記自己組織化材料を被加工膜上に塗布し、前記プロセス条件に応じた処理を行って前記自己組織化材料の構造を変化させる工程と、
    構造変化した前記自己組織化材料をマスクとして、前記被加工膜をパターニングする工程と、
    を備えるパターン形成方法。
JP2011040090A 2011-02-25 2011-02-25 パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法 Expired - Fee Related JP5292423B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011040090A JP5292423B2 (ja) 2011-02-25 2011-02-25 パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法
US13/368,196 US8826194B2 (en) 2011-02-25 2012-02-07 Pattern data generating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011040090A JP5292423B2 (ja) 2011-02-25 2011-02-25 パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法

Publications (2)

Publication Number Publication Date
JP2012178428A true JP2012178428A (ja) 2012-09-13
JP5292423B2 JP5292423B2 (ja) 2013-09-18

Family

ID=46719285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011040090A Expired - Fee Related JP5292423B2 (ja) 2011-02-25 2011-02-25 パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法

Country Status (2)

Country Link
US (1) US8826194B2 (ja)
JP (1) JP5292423B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043694A (ko) * 2012-10-02 2014-04-10 아이엠이씨 브이제트더블유 블록-공중합체의 식각
JP2014120526A (ja) * 2012-12-13 2014-06-30 Toshiba Corp パターン形成方法及びインプリント用テンプレートの製造方法
US9129909B2 (en) 2013-11-08 2015-09-08 Kabushiki Kaisha Toshiba Method of patterning
JP2016513368A (ja) * 2013-02-14 2016-05-12 エーエスエムエル ネザーランズ ビー．ブイ． ブロック共重合体の自己組織化により基板上に間隔をあけて配置されるリソグラフィフィーチャを提供する方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5875963B2 (ja) * 2012-09-28 2016-03-02 株式会社東芝 マスクデータの作成方法及び集積回路装置の製造方法
US9136140B2 (en) 2013-09-12 2015-09-15 United Microelectronics Corp. Patterning method
US9385026B2 (en) 2014-05-08 2016-07-05 GlobalFoundries, Inc. Sublithographic Kelvin structure patterned with DSA

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004237431A (ja) * 2002-03-15 2004-08-26 Canon Inc 多孔質体及びその製造方法
JP2005061997A (ja) * 2003-08-12 2005-03-10 Canon Inc 分離用素子及び分離用素子の製造方法
JP2007266392A (ja) * 2006-03-29 2007-10-11 Toshiba Corp ３次元形状を有する半導体部材を加工する方法およびこの方法を用いて形成されたトランジスタ
JP2008060092A (ja) * 2005-01-31 2008-03-13 Sharp Corp 光機能性膜およびその製造方法
JP2008202022A (ja) * 2007-01-23 2008-09-04 Fujifilm Corp 光ナノインプリントリソグラフィ用硬化性組成物およびそれを用いたパターン形成方法
JP2009147331A (ja) * 2007-12-14 2009-07-02 Samsung Electronics Co Ltd 微細パターン形成方法
JP2010144120A (ja) * 2008-12-22 2010-07-01 Kyoto Univ 高分子薄膜及びパターン媒体並びにこれらの製造方法
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2011035233A (ja) * 2009-08-04 2011-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080050659A1 (en) 2004-09-30 2008-02-28 Japan Science And Technology Agency Method of Patterning Self-Organizing Material, Patterned Substrate of Self-Organizing Material and Method of Producing the Same, and Photomask Using Patterned Substrate of Self-Organizing Material
JP4673266B2 (ja) 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
JP4398989B2 (ja) 2007-03-26 2010-01-13 株式会社東芝 三次元集積回路設計方法及び三次元集積回路設計装置
US8336003B2 (en) * 2010-02-19 2012-12-18 International Business Machines Corporation Method for designing optical lithography masks for directed self-assembly

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004237431A (ja) * 2002-03-15 2004-08-26 Canon Inc 多孔質体及びその製造方法
JP2005061997A (ja) * 2003-08-12 2005-03-10 Canon Inc 分離用素子及び分離用素子の製造方法
JP2008060092A (ja) * 2005-01-31 2008-03-13 Sharp Corp 光機能性膜およびその製造方法
JP2007266392A (ja) * 2006-03-29 2007-10-11 Toshiba Corp ３次元形状を有する半導体部材を加工する方法およびこの方法を用いて形成されたトランジスタ
JP2008202022A (ja) * 2007-01-23 2008-09-04 Fujifilm Corp 光ナノインプリントリソグラフィ用硬化性組成物およびそれを用いたパターン形成方法
JP2009147331A (ja) * 2007-12-14 2009-07-02 Samsung Electronics Co Ltd 微細パターン形成方法
JP2010144120A (ja) * 2008-12-22 2010-07-01 Kyoto Univ 高分子薄膜及びパターン媒体並びにこれらの製造方法
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2011035233A (ja) * 2009-08-04 2011-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043694A (ko) * 2012-10-02 2014-04-10 아이엠이씨 브이제트더블유 블록-공중합체의 식각
JP2014075578A (ja) * 2012-10-02 2014-04-24 Imec ブロック共重合体のエッチング
KR102071725B1 (ko) * 2012-10-02 2020-03-02 아이엠이씨 브이제트더블유 블록-공중합체의 식각
JP2014120526A (ja) * 2012-12-13 2014-06-30 Toshiba Corp パターン形成方法及びインプリント用テンプレートの製造方法
JP2016513368A (ja) * 2013-02-14 2016-05-12 エーエスエムエル ネザーランズ ビー．ブイ． ブロック共重合体の自己組織化により基板上に間隔をあけて配置されるリソグラフィフィーチャを提供する方法
US9129909B2 (en) 2013-11-08 2015-09-08 Kabushiki Kaisha Toshiba Method of patterning

Also Published As

Publication number Publication date
US8826194B2 (en) 2014-09-02
US20120220136A1 (en) 2012-08-30
JP5292423B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5292423B2 (ja) パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法
US9176389B2 (en) Grid refinement method
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
Chen et al. Technological merits, process complexity, and cost analysis of self-aligned multiple patterning
US9836556B2 (en) Optical proximity correction for directed-self-assembly guiding patterns
CN106328585B (zh) 集成电路制造的方法
US9330228B2 (en) Generating guiding patterns for directed self-assembly
Liu et al. Progress towards the integration of optical proximity correction and directed self-assembly of block copolymers with graphoepitaxy
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
US10418245B2 (en) Method for integrated circuit manufacturing with directed self-assembly (DSA)
JP5813607B2 (ja) パターン形成方法及びリソグラフィ原版の製造方法
JP2009031460A (ja) マスクパターンの作成方法、作成装置及び露光用マスク
Karageorgos et al. Design strategy for integrating DSA via patterning in sub-7 nm interconnects
JP5107619B2 (ja) 描画データの作成装置及び描画データの作成方法
Muramatsu et al. Pattern fidelity improvement of chemo-epitaxy DSA process for high-volume manufacturing
TW201518856A (zh) 用於產生定向自組裝之引導模板之方法
Neisser The 2017 IRDS lithography roadmap
JP2012156441A (ja) フレア値算出方法、フレア補正方法、フレア値算出プログラムおよび半導体装置の製造方法
JP2008235462A (ja) 半導体集積回路の製造方法及び設計装置
US10001698B2 (en) Layout hierachical structure defined in polar coordinate
JP2008235553A (ja) パターン作成方法、パターン検証方法およびプログラム
Yaegashi et al. Sustainable scaling technique on Double-patterning process
Chen et al. Analysis of process characteristics of self-aligned multiple patterning
US10282487B2 (en) Mask data generation method
Liu et al. Model-based proximity effect correction for electron-beam direct-write lithography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R151 Written notification of patent or utility model registration

Ref document number: 5292423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees