JP2011035233A - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011035233A
JP2011035233A JP2009181332A JP2009181332A JP2011035233A JP 2011035233 A JP2011035233 A JP 2011035233A JP 2009181332 A JP2009181332 A JP 2009181332A JP 2009181332 A JP2009181332 A JP 2009181332A JP 2011035233 A JP2011035233 A JP 2011035233A
Authority
JP
Japan
Prior art keywords
block copolymer
pattern
phase
region
polymer chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009181332A
Other languages
English (en)
Other versions
JP5484817B2 (ja
Inventor
Kentaro Matsunaga
健太郎 松永
Tomoya Ori
知哉 大理
Hideshi Shiobara
英志 塩原
Sachiko Sato
幸子 佐藤
Yoshihisa Kawamura
嘉久 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009181332A priority Critical patent/JP5484817B2/ja
Priority to US12/849,599 priority patent/US8747682B2/en
Publication of JP2011035233A publication Critical patent/JP2011035233A/ja
Application granted granted Critical
Publication of JP5484817B2 publication Critical patent/JP5484817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Abstract

【課題】異なるサイズの複数の微細パターンを同時に形成可能なパターン形成方法及び半導体装置の製造方法を提供する。
【解決手段】本発明のパターン形成方法は、下地上にパターンサイズの違いに応じた複数の領域１、２を形成する工程と、複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する各領域１、２に偏在させる工程と、各領域１、２のブロック共重合体を相分離させる工程と、相分離した各ブロック共重合体における特定の相を選択的に除去し、各領域１、２ごとにパターンサイズの異なるブロック共重合体のパターンを形成する工程と、を備える。
【選択図】図１

Description

本発明は、パターン形成方法及び半導体装置の製造方法に関する。
微細パターンの形成方法として、材料が自己組織的に相分離して特定の規則配列パターンを形成する現象を利用する方法が注目を集めている。例えば、特許文献１には、自己組織化材料としてブロック共重合体（block copolymer）を溶媒に溶解させ、その溶液を基板表面にスピンコート法、ディップコート法等により塗布することが開示されている。
特許文献１では、ある１種類のブロック共重合体膜のみが基板に形成される。この場合、ブロック共重合体の相分離によって得られるパターンサイズは１種類だけである。しかしながら、半導体デバイスの回路パターンの形成においては、基板上に形成する回路幅が１種類だけという単調なパターンであることは少なく、複数の線幅のパターンを同一基板上に同時に形成することが求められる。
特開２００７−１２５６９９号公報
本発明は、異なるサイズの複数の微細パターンを同時に形成可能なパターン形成方法及び半導体装置の製造方法を提供する。
本発明の一態様によれば、下地上にパターンサイズの違いに応じた複数の領域を形成する工程と、複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する前記各領域に偏在させる工程と、前記各領域の前記ブロック共重合体を相分離させる工程と、前記相分離した各ブロック共重合体における特定の相を選択的に除去し、前記各領域ごとにパターンサイズの異なる前記ブロック共重合体のパターンを形成する工程と、を備えたことを特徴とするパターン形成方法が提供される。
また、本発明の他の一態様によれば、下地上にパターンサイズの違いに応じた複数の領域を形成する工程と、複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する前記各領域に偏在させる工程と、前記各領域の前記ブロック共重合体を相分離させる工程と、前記相分離した各ブロック共重合体における特定の相を選択的に除去し、前記各領域ごとにパターンサイズの異なる前記ブロック共重合体のパターンを形成する工程と、前記ブロック共重合体における前記下地上に残された相をマスクにして、前記下地を加工する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、異なるサイズの複数の微細パターンを同時に形成可能なパターン形成方法及び半導体装置の製造方法が提供される。
本発明の実施形態に係るパターン形成方法の概念を示す模式図。 本発明の実施形態に係る半導体装置の製造方法を示す模式図。 図２に続く工程を示す模式図。 ブロック共重合体溶液の供給部分の模式図。
本実施形態に係るパターン形成方法は、同じ基板の同じ主面上にパターンサイズの違いに応じた複数の領域を形成する工程と、各領域にブロック共重合体（block copolymer）を供給する工程とを有する。
図１（ａ）は第１の領域１を、図１（ｂ）は第２の領域２を示す。第１の領域１及び第２の領域２には下地膜１４が形成され、第１の領域１の下地膜１４には凹部１５が形成され、第２の領域２の下地膜１４には凹部１６が形成される。
凹部１５には、分子量（数平均分子量）Ｘの第１のブロック共重合体を所望の溶媒に溶解させた第１の溶液２０がノズル２１から供給される。凹部１６には、凹部１５に供給される第１のブロック共重合体とは異なる分子量（数平均分子量）Ｙの第２のブロック共重合体を所望の溶媒に溶解させた第２の溶液３０がノズル３１から供給される。
ブロック共重合体は、複数種のポリマー鎖が結合した構造を有する。各ポリマー鎖は、１種類のモノマーの連鎖構造を有する。このブロック共重合体を適切な濃度で適切な溶媒中に溶解させると、同じ種類のポリマー鎖どうしが凝集し同種のポリマー鎖からなるブロック（相）を形成する。このとき、異種の相は互いに十分混ざり合うことなく、異種の相が周期的に交互に繰り返された相分離構造を発現する。
図１（ａ）に示す第１の領域１においては、Ａポリマー鎖２２ａが凝集したＡ相２２と、Ｂポリマー鎖２３ａが凝集したＢ相２３との相分離構造が得られる。図１（ｂ）に示す第２の領域２においては、Ａポリマー鎖３２ａが凝集したＡ相３２と、Ｂポリマー鎖３３ａが凝集したＢ相３３との相分離構造が得られる。
なお、ブロック共重合体は、２種類のポリマー鎖が結合した構造に限らず、３種類以上のポリマー鎖が結合した構造であってもよい。
次に、図２、３を参照して、本実施形態に係るパターン形成方法を利用した半導体装置の製造方法について説明する。
図２（ａ）は下地の構成を示す。パターン形成対象物は半導体ウェーハ１１である。その半導体ウェーハ１１上にアモルファスカーボン膜１２が形成され、アモルファスカーボン膜１２上にＳｉＯＮ膜１３が形成され、ＳｉＯＮ膜１３上に下地膜１４が形成される。
半導体ウェーハ１１は、例えばシリコン基板上に、半導体層、絶縁層、導電層などが形成された構造を有する。例えば、アモルファスカーボン膜１２の膜厚は２００ｎｍ、ＳｉＯＮ膜１３の膜厚は３０ｎｍ、下地膜１４の膜厚は５０ｎｍである。
下地膜１４は、例えば熱硬化もしくは光硬化型の樹脂系インプリント材であり、テンプレートを用いたインプリント法により、下地膜１４に図２（ｂ）に示すように凹凸が形成される。第１の領域１には凹部１５が形成され、第２の領域２には凹部１６が形成される。凹部１５と凹部１６との間には溝１７ａが形成される。
次に、例えばインクジェット法により、凹部１５、１６のそれぞれにブロック共重合体を供給する。図２（ｃ）に示すように、凹部１５には、第１のブロック共重合体を所望の溶媒に溶解させた第１の溶液２０がノズル２１から供給される。凹部１６には、第２のブロック共重合体を所望の溶媒に溶解させた第２の溶液３０がノズル３１から供給される。
溶液２０、３０をそれぞれ凹部１５、１６に供給後、溶媒を揮発させることで、凹部１５には第１のブロック共重合体膜が形成され、凹部１６には第２のブロック共重合体膜が形成される。これら膜の膜厚は、下地膜１４の膜厚もしくは凹部１５、１６の深さとほぼ同じとされる。
第１のブロック共重合体は、ポリマー鎖として、例えばポリスチレン（polystyrene）とポリメチルメタクリル酸（polymethylmethacrylate）を含む。例えば、第１のブロック共重合体におけるポリスチレンの数平均分子量は１００００であり、ポリメチルメタクリル酸の数平均分子量は３３０００である。
第２のブロック共重合体は、ポリマー鎖として、例えばポリスチレンとポリメチルメタクリル酸を含む。例えば、第２のブロック共重合体におけるポリスチレンの数平均分子量は１７００００であり、ポリメチルメタクリル酸の数平均分子量は４００００である。
すなわち、第１のブロック共重合体と第２のブロック共重合体は、含まれるポリマー鎖は同じであるが、その分子量が異なる。したがって、分子量の異なる第１のブロック共重合体と第２のブロック共重合体とが、それぞれ、同じ下地上の領域１、２に偏在することになる。
各ブロック共重合体に含まれるポリマー鎖としては、ポリスチレンとポリメチルメタクリル酸との組み合わせに限らず、自己組織的な相分離により異なる相の規則的な配列構造を形成可能なものであればよい。例えば、ポリスチレンとポリブタジエンとの組み合わせ、ポリスチレンとポリイソプレンとの組み合わせなどであってもよい。また、各ブロック共重合体は３種類以上のポリマー鎖を含んでいてもよい。
ブロック共重合体は通常そのままの状態では相分離が十分に進行せず、規則性の低い相分離構造である場合が多い。そのため、相分離を十分に進行させ規則性のより高い構造にするため、本実施形態では例えば熱処理を行う。
例えば、酸化を防止するため水素還元雰囲気中にて、各ポリマー鎖のガラス転移温度以上の２１０℃で３０時間熱処理する。これにより、図２（ｄ）に示すように、各領域１、２のブロック共重合体は、含まれるポリマー鎖の分子量に応じたサイズのブロック単位で相分離する。
凹部１５では、第１のブロック重合体は、Ａポリマー鎖のブロックからなるＡ相２２と、Ｂポリマー鎖のブロックからなるＢ相２３とに相分離する。凹部１６では、第２のブロック重合体は、Ａポリマー鎖のブロックからなるＡ相３２と、Ｂポリマー鎖のブロックからなるＢ相３３とに相分離する。前述の例では、ポリスチレンとポリメチルメタクリル酸のうち一方がＡポリマー鎖であり、他方がＢポリマー鎖である。
第１のブロック共重合体に含まれるＡポリマー鎖の分子量と、第２のブロック共重合体に含まれるＡポリマー鎖の分子量とは異なる。例えば、第２のブロック共重合体に含まれるＡポリマー鎖の方が第１のブロック共重合体に含まれるＡポリマー鎖よりも分子量が大きい。このため、相分離すると、第１のブロック共重合体におけるＡ相２２よりも、第２のブロック共重合体におけるＡ相３２の方が幅（周期配列方向の幅）が長くなる。また、第１のブロック共重合体に含まれるＢポリマー鎖の分子量と、第２のブロック共重合体に含まれるＢポリマー鎖の分子量とは異なる。例えば、第２のブロック共重合体に含まれるＢポリマー鎖の方が第１のブロック共重合体に含まれるＢポリマー鎖よりも分子量が大きい。このため、相分離すると、第１のブロック共重合体におけるＢ相２３よりも、第２のブロック共重合体におけるＢ相３３の方が幅（周期配列方向の幅）が長くなる。
次に、相分離した各ブロック共重合体における特定の相を選択的に除去する。例えば、Ａ相２２、３２がポリスチレン、Ｂ相２３、３３がポリメチルメタクリル酸である場合、ポリスチレンの方がポリメチルメタクリル酸よりも酸素やＣＦ４ガスをエッチャントとして用いるＲＩＥ（Reactive Ion Etching）に対するエッチング耐性が高いことによる両相間でのエッチングレートの差を利用できる。
例えば、処理室内に流量３００ｓｃｃｍで酸素を導入し、処理室内全圧を２００ミリＴｏｒｒに維持し、３００Ｗの高周波電力を投入して、２０秒間、ＲＩＥを行うことで、Ｂ相２３、３３であるポリメチルメタクリル酸を選択的に除去することができる。
相分離した構造における特定の相を選択的に除去するにあたっては、ＲＩＥに限らず、２つの相間でのエッチング液に対する溶解性の差、エネルギー線に対する分解性の差、熱分解性の差なども利用できる。
例えば、ポリスチレンとポリブタジエンを含むブロック共重合体の場合、オゾン処理により、ポリブタジエンの相を選択的に除去して、ポリスチレンの相のみを残すことが可能である。
また、ポリスチレンとポリメチルメタクリル酸とを含むブロック共重合体に電子線を照射すると、ポリメチルメタクリル酸の主鎖が切断され、ポリメチルメタクリル酸の相のみを、メチルイソブチルケトン、乳酸エチル、アセトンなどのエッチング液に溶解させることができる。
また、加熱によって主鎖が切断される熱分解性ポリマー鎖と、ガラス転移温度が熱分解性ポリマー鎖の熱分解温度以上である耐熱性ポリマー鎖とを含むブロック共重合体を用いて、熱分解性ポリマー鎖のみを選択的に除去してもよい。
相分離した構造における特定の相の選択的除去により、図３（ａ）に示すように、各領域１、２ごとにパターンサイズの異なるブロック共重合体のパターンが形成される。第１の領域１においてＡ相２２は例えばライン状に残され、Ｂ相２３が除去されたことで隣り合うＡ相２２間には溝（凹部）が形成される。すなわち、第１の領域１には第１のブロック共重合体によるラインアンドスペースパターンが形成される。第２の領域２においてＡ相３２は例えばライン状に残され、Ｂ相３３が除去されたことで隣り合うＡ相３２間には溝（凹部）が形成される。すなわち、第２の領域２には第２のブロック共重合体によるラインアンドスペースパターンが形成される。
ここで、第１のブロック共重合体と第２のブロック共重合体との間でＡポリマー鎖どうしの分子量が異なり、Ｂポリマー鎖どうしの分子量も異なる。さらに、第１のブロック共重合体全体の分子量（Ａポリマー鎖の分子量とＢポリマー鎖の分子量との和）と、第２のブロック共重合体全体の分子量（Ａポリマー鎖の分子量とＢポリマー鎖の分子量との和）も異なる。
したがって、第１の領域１に形成された第１のブロック共重合体パターンのライン幅と、第２の領域２に形成された第２のブロック共重合体パターンのライン幅とが異なる。また、第１のブロック共重合体パターンの溝幅と、第２のブロック共重合体パターンの溝幅とが異なる。さらに、第１のブロック共重合体パターンの周期と、第２のブロック共重合体パターンの周期も異なる。図３（ａ）に示す例では、第１の領域１には、第２の領域２よりも微細なライン幅、溝幅および周期のパターンが形成される。
本発明者等が、図３（ａ）までの工程によって得られた構造の表面を原子間力顕微鏡により観察したところ、第１の領域１では、幅２０ｎｍ、深さ５０ｎｍ、周期４０ｎｍの溝（凹部）が等間隔で並んでいることが確認され、第２の領域２では、幅３０ｎｍ、深さ５０ｎｍ、周期６０ｎｍの溝（凹部）が等間隔で並んでいることが確認された。
次に、ブロック共重合体のパターンをマスクにして下地を加工する。ここで、目的とする加工対象物は半導体ウェーハ１１である。しかし、本実施形態では、半導体ウェーハ１１とブロック共重合体膜との間に、アモルファスカーボン膜１２とＳｉＯＮ膜１３を介在させている。半導体ウェーハ１１上に形成されるアモルファスカーボン膜１２は、例えばシリコン、シリコン酸化膜、シリコン窒化膜に対して高いエッチング選択比を有する。アモルファスカーボン膜１２上に形成されるＳｉＯＮ膜１３は、アモルファスカーボン膜１２に対して高いエッチング選択比を有する。ＳｉＯＮ膜１３は、下地膜１４及びその凹部に残されたブロック共重合体のＡ相２２、３２に対して高いエッチング選択比を有する。
一般にブロック共重合体の相分離構造における膜厚方向のサイズは、２次元方向に形成される相分離構造の周期と同じ程度かそれ以下しかないため、マスクとして残される部分のエッチング耐性を十分に確保することが難しい。したがって、そのようなブロック共重合体の相分離構造をそのままエッチングマスクとして利用して加工対象物をエッチングする場合、アスペクト比の高い凹部を得ることが困難である。
そこで、本実施形態では、ブロック共重合体膜と加工対象物との間に設けたＳｉＯＮ膜１３、アモルファスカーボン膜１２などのパターン転写膜にブロック共重合体のパターンを一旦転写し、そのパターニングされたパターン転写膜をマスクとしてさらに下の比較的厚い構造体をエッチングする。これにより、加工対象物に高アスペクト比のパターンを形成することができる。
まず、下地上に残されたブロック共重合体のＡ相２２、３２及び下地膜１４をマスクにしたＲＩＥを行う。これにより、図３（ｂ）に示すように、ＳｉＯＮ膜１３がパターニングされる。また、第１の領域１と第２の領域２との間に形成された下地膜１４の溝１７ａに対応する部分には溝１７ｂが形成される。
次に、パターニングされたＳｉＯＮ膜１３をマスクにしたＲＩＥを行う。これにより、図３（ｃ）に示すように、アモルファスカーボン膜１２がパターニングされる。また、ＳｉＯＮ膜１３に形成された溝１７ｂに対応する部分には溝１７ｃが形成される。
次に、パターニングされたアモルファスカーボン膜１２をマスクにしたＲＩＥを行う。これにより、図３（ｄ）に示すように、半導体ウェーハ１１の表層部がパターニングされる。すなわち、半導体ウェーハ１１における第１の領域１及び第２の領域２に、それぞれラインアンドスペースパターンが形成される。また、アモルファスカーボン膜１２に形成された溝１７ｃに対応する部分には溝１７ｄが形成される。溝１７ｄ内には絶縁物が充填され、この溝１７ｄにより第１の領域１と第２の領域２とが絶縁分離される。
第１の領域１に形成されたラインアンドスペースパターンと、第２の領域２に形成されたラインアンドスペースパターンとでは、それぞれの領域１、２に供給されるブロック共重合体の分子量の違い、および含まれる同種のポリマー鎖どうしの分子量の違いによって、パターンサイズ（ライン幅、溝幅、ピッチ）が異なる。すなわち、本実施形態では、パターンサイズの異なる複数の微細パターンを、ブロック共重合体の相分離を利用して、同じ半導体ウェーハ１１に同時に形成することができる。ブロック共重合の相分離を利用することで、リソグラフィの解像限界以下の微細パターンの形成を、安価で高いスループットで実現できる。
第１のブロック共重合体と第２のブロック共重合体間で、Ａポリマー鎖どうしの分子量が異なれば、第１の領域１に形成されるＡ相の幅と第２の領域２に形成されるＡ相の幅が異なる。第１のブロック共重合体と第２のブロック共重合体間で、Ｂポリマー鎖どうしの分子量が異なれば第１の領域１に形成されるＢ相の幅と第２の領域２に形成されるＢ相の幅が異なる。したがって、第１のブロック共重合体と第２のブロック共重合体間で、含まれる同種ポリマー鎖の分子量を異ならせることで、異なるパターンサイズのパターンを半導体ウェーハ１１上に形成することができる。
パターン種はラインアンドスペースパターンに限らず、ホールパターン、島状パターンであってもよい。ホールパターンの場合、ホール径、ホール間隔に応じた複数の異なる分子量のブロック共重合体を用意し、各ブロック共重合体を半導体ウェーハ上の対応する各領域に供給して相分離させることで、同じ半導体ウェーハに複数の異なるサイズのホールパターンを同時に形成することができる。島状パターンの場合も同様に、島の大きさ、間隔に応じた複数の異なる分子量のブロック共重合体を用意し、各ブロック共重合体を半導体ウェーハ上の対応する各領域に供給して相分離させることで、同じ半導体ウェーハに複数の異なるサイズの島状パターンを同時に形成することができる。
また、ラインアンドスペースパターン、ホールパターン、島状パターンが同一半導体ウェーハに混在している場合でも、各パターンのサイズに応じた複数の異なる分子量のブロック共重合体を用意し、各ブロック共重合体を半導体ウェーハ上の対応する各領域に供給して相分離させることで、同じ半導体ウェーハに種類の異なる複数のパターンを同時に形成することができる。
ブロック共重合体は熱や溶媒蒸気によって流動性を与えると、Ａポリマー鎖とＢポリマー鎖間の斥力的相互作用によって自己組織的にミクロスコピックな相分離を起こし、シングルナノメートルから数十ナノメートルの周期をもった相分離構造を熱力学的な安定相として形成する。その形状は、Ａポリマー鎖とＢポリマー鎖の体積分率によって球（sphere）、柱（cylinder）、層（lamella）状と変化する。Ａポリマー鎖とＢポリマー鎖間で体積分率を近くすると、層状の相分離構造を形成することができ、この場合ラインアンドスペースパターンを形成することが可能である。Ａポリマー鎖とＢポリマー鎖間で体積分率を大きく異ならせると、球や柱状の相分離構造を形成することができ、この場合ホールパターンや島状パターンの形成が可能となる。
前述した実施形態では、インプリント法によりインプリント材に、ブロック共重合体の供給部である凹部１５、１６を含む凹凸を形成したが、フォトリソグラフィ、電子線による直描などで、レジストにパターン潜像を転写した後、レジストの選択的エッチングを行い、凹部１５、１６を形成するようにしてもよい。
また、各領域１、２にブロック共重合体を供給する方法としては、所望の位置に位置精度良く局所的に供給でき、且つ供給量の制御性にも優れる方法が望ましい。このような方法として、前述したノズルを用いてブロック共重合体溶液を滴下するインクジェット法、微細管を通してブロック共重合体溶液を滴下する方法、微小針先に液滴をつけて滴下する方法などを挙げることができる。
また、凹部１５、１６が非常に微小な領域であり、凹部１５、１６内のみに局所的に溶液を供給することが困難な場合は、図４に示すように、凹部１５、１６よりも広い溶液供給領域１８、１９を設けることが有効である。溶液供給領域１８は凹部１５とつながっており、溶液供給領域１９は凹部１６とつながっている。溶液供給領域１８に滴下された溶液は凹部１５に流動して凹部１５に充填され、溶液供給領域１９に滴下された溶液は凹部１６に流動して凹部１６に充填される。
各溶液供給領域１８、１９は、凹部１５、１６と同様、周囲が下地膜１４の側壁で囲まれた凹状に形成されているため、各ブロック共重合体が混ざり合うことなく、所望の領域のみに所望の分子量に調整されたポリマー鎖を含むブロック共重合体を供給することが可能となる。その後、溶液供給領域１８、１９を除去すれば、その領域に他のパターンを形成することも可能になる、あるいは、溶液供給領域１８、１９に絶縁物を埋め込むことで、その絶縁物上に他のパターンを形成することができる。
前述した実施形態では、各領域１、２ごとに凹部１５、１６を形成し、その凹部１５、１６にブロック共重合体を供給するため、凹部１５、１６の側壁によってブロック共重合体が凹部１５、１６内に拘束される。このため、所望の回路形成領域に、所望のブロック共重合体を、他のブロック共重合体から確実に分離させて偏在させることができる。したがって、各領域ごとに目的とするサイズのパターンのみを形成することができる。
なお、凹部を形成することに限らず、例えば特定の分子だけが凝集しやすいように、ブロック共重合体の相分離構造を形成する部分に選択的なエネルギー線照射または各領域間でエネルギー線の照射量に差をつける、あるいは物質の選択的な蒸着などの表面処理を行うことで、各領域に所望のブロック共重合体を他のブロック共重合体と分離した状態で偏在させることも可能である。
また、ブロック共重合体の相分離を促進させるにあたっては、熱処理に限らず、エネルギー線を照射してもよい。あるいは、薬剤を添加してもよい。また、第１の領域１に供給する第１のブロック共重合体と、第２の領域２に供給する第２のブロック共重合体とは同じ材料に限らず、異なる材料であってもよい。各領域に形成するパターンサイズに応じた周期の相分離構造が得られるよう、各ブロック共重合体に含まれるポリマー鎖の分子量が調整されることが重要である。
本発明のパターン形成方法は、半導体デバイスのパターン形成に限らず、磁気記録媒体、光記録媒体などにおける微細凹凸パターンの形成にも適用可能である。
１…第１の領域、２…第２の領域、１５，１６…凹部、２０…第１の溶液、３０…第２の溶液、２２，３２…Ａ相、２３，３３…Ｂ相、２２ａ，３２ａ…Ａポリマー鎖、２３ａ，３３ａ…Ｂポリマー鎖

Claims (5)

  1. 下地上にパターンサイズの違いに応じた複数の領域を形成する工程と、
    複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する前記各領域に偏在させる工程と、
    前記各領域の前記ブロック共重合体を相分離させる工程と、
    前記相分離した各ブロック共重合体における特定の相を選択的に除去し、前記各領域ごとにパターンサイズの異なる前記ブロック共重合体のパターンを形成する工程と、
    を備えたことを特徴とするパターン形成方法。
  2. 各々の前記ブロック共重合体はポリマー鎖を含み、前記複数のブロック共重合体間で前記ポリマー鎖の分子量が異なることを特徴とする請求項１記載のパターン形成方法。
  3. 前記各領域は凹部を有し、前記凹部に前記ブロック共重合体を供給することを特徴とする請求項１または２に記載のパターン形成方法。
  4. 熱処理を行って前記ブロック共重合体を相分離させることを特徴とする請求項１〜３のいずれか１つに記載のパターン形成方法。
  5. 下地上にパターンサイズの違いに応じた複数の領域を形成する工程と、
    複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する前記各領域に偏在させる工程と、
    前記各領域の前記ブロック共重合体を相分離させる工程と、
    前記相分離した各ブロック共重合体における特定の相を選択的に除去し、前記各領域ごとにパターンサイズの異なる前記ブロック共重合体のパターンを形成する工程と、
    前記ブロック共重合体における前記下地上に残された相をマスクにして、前記下地を加工する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2009181332A 2009-08-04 2009-08-04 パターン形成方法及び半導体装置の製造方法 Expired - Fee Related JP5484817B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009181332A JP5484817B2 (ja) 2009-08-04 2009-08-04 パターン形成方法及び半導体装置の製造方法
US12/849,599 US8747682B2 (en) 2009-08-04 2010-08-03 Pattern formation method and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181332A JP5484817B2 (ja) 2009-08-04 2009-08-04 パターン形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011035233A true JP2011035233A (ja) 2011-02-17
JP5484817B2 JP5484817B2 (ja) 2014-05-07

Family

ID=43535133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181332A Expired - Fee Related JP5484817B2 (ja) 2009-08-04 2009-08-04 パターン形成方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8747682B2 (ja)
JP (1) JP5484817B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178428A (ja) * 2011-02-25 2012-09-13 Toshiba Corp パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法
KR20130086177A (ko) * 2012-01-23 2013-07-31 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
WO2013161454A1 (ja) * 2012-04-26 2013-10-31 Ｊｘ日鉱日石エネルギー株式会社 微細パターン転写用のモールドの製造方法及びそれを用いた凹凸構造を有する基板の製造方法、並びに該凹凸構造を有する基板を有する有機ｅｌ素子の製造方法
JP2014053494A (ja) * 2012-09-07 2014-03-20 Toshiba Corp パターン形成方法
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法
JP2014522567A (ja) * 2011-05-27 2014-09-04 コミッサリア ア レネルジ アトミック エ オ エネルジ アルテルナティヴ ブロック共重合体を用いて基板の表面にパターンを作製する方法
JP2014167992A (ja) * 2013-02-28 2014-09-11 Toshiba Corp パターン形成方法
JP2015004745A (ja) * 2013-06-19 2015-01-08 株式会社東芝 パターン形成方法
JP2015005662A (ja) * 2013-06-21 2015-01-08 株式会社東芝 パターン形成方法
JP2016051792A (ja) * 2014-08-29 2016-04-11 株式会社東芝 パターン形成方法
JP2017157590A (ja) * 2016-02-29 2017-09-07 株式会社東芝 パターン形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101945513B1 (ko) * 2012-02-10 2019-02-07 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 나노리소그래피용 폴리락티드/실리콘 함유 블록 공중합체
JP5764102B2 (ja) 2012-09-05 2015-08-12 株式会社東芝 パターン形成方法
US8956808B2 (en) * 2012-12-04 2015-02-17 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directed self-assembly materials
US8790522B1 (en) 2013-02-11 2014-07-29 Globalfoundries Inc. Chemical and physical templates for forming patterns using directed self-assembly materials
US9738765B2 (en) 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001151834A (ja) * 1999-06-07 2001-06-05 Toshiba Corp パターン形成材料、多孔質構造体の製造方法、パターン形成方法、電気化学セル、中空糸フィルター、多孔質カーボン構造体の製造方法、キャパシタの製造方法、および燃料電池の触媒層の製造方法
JP2005041931A (ja) * 2003-07-23 2005-02-17 Jsr Corp 重合体組成物及びナノオーダーパターン形成方法
JP2007125699A (ja) * 2005-11-01 2007-05-24 Hitachi Ltd パターン基板，パターン基板の製造方法、微細金型および磁気記録用パターン媒体
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法
JP2008043873A (ja) * 2006-08-15 2008-02-28 Toshiba Corp パターン形成方法
JP2009138014A (ja) * 2007-12-03 2009-06-25 Toyota Central R&D Labs Inc ナノ構造材料の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218175B1 (en) * 1998-10-30 2001-04-17 International Business Machines Corporation Nano-devices using block-copolymers
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
JP3861197B2 (ja) * 2001-03-22 2006-12-20 株式会社東芝 記録媒体の製造方法
JP2006324501A (ja) * 2005-05-19 2006-11-30 Toshiba Corp 相変化メモリおよびその製造方法
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US20070289943A1 (en) * 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
JP2008208358A (ja) * 2007-02-01 2008-09-11 Sumitomo Chemical Co Ltd ブロック共重合体および高分子発光素子
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8404124B2 (en) * 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
JP2010284921A (ja) 2009-06-12 2010-12-24 Toshiba Corp パターン形成方法及びテンプレート
JP5254381B2 (ja) * 2011-02-23 2013-08-07 株式会社東芝 パターン形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001151834A (ja) * 1999-06-07 2001-06-05 Toshiba Corp パターン形成材料、多孔質構造体の製造方法、パターン形成方法、電気化学セル、中空糸フィルター、多孔質カーボン構造体の製造方法、キャパシタの製造方法、および燃料電池の触媒層の製造方法
JP2005041931A (ja) * 2003-07-23 2005-02-17 Jsr Corp 重合体組成物及びナノオーダーパターン形成方法
JP2007125699A (ja) * 2005-11-01 2007-05-24 Hitachi Ltd パターン基板，パターン基板の製造方法、微細金型および磁気記録用パターン媒体
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法
JP2008043873A (ja) * 2006-08-15 2008-02-28 Toshiba Corp パターン形成方法
JP2009138014A (ja) * 2007-12-03 2009-06-25 Toyota Central R&D Labs Inc ナノ構造材料の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178428A (ja) * 2011-02-25 2012-09-13 Toshiba Corp パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法
JP2014522567A (ja) * 2011-05-27 2014-09-04 コミッサリア ア レネルジ アトミック エ オ エネルジ アルテルナティヴ ブロック共重合体を用いて基板の表面にパターンを作製する方法
KR102015875B1 (ko) 2012-01-23 2019-08-29 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP2013149915A (ja) * 2012-01-23 2013-08-01 Tokyo Electron Ltd エッチング方法及びエッチング装置
KR20130086177A (ko) * 2012-01-23 2013-07-31 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US9691643B2 (en) 2012-01-23 2017-06-27 Tokyo Electron Limited Etching apparatus
WO2013161454A1 (ja) * 2012-04-26 2013-10-31 Ｊｘ日鉱日石エネルギー株式会社 微細パターン転写用のモールドの製造方法及びそれを用いた凹凸構造を有する基板の製造方法、並びに該凹凸構造を有する基板を有する有機ｅｌ素子の製造方法
TWI574812B (zh) * 2012-04-26 2017-03-21 Jx Nippon Oil & Energy Corp A method for manufacturing a fine pattern transfer die, a method for manufacturing a substrate having a concavo-convex structure using the same, and a method of manufacturing an organic electroluminescent device including a substrate having the same and a concavo-convex structure
JP5695799B2 (ja) * 2012-04-26 2015-04-08 Ｊｘ日鉱日石エネルギー株式会社 微細パターン転写用のモールドの製造方法及びそれを用いた凹凸構造を有する基板の製造方法、並びに該凹凸構造を有する基板を有する有機ｅｌ素子の製造方法
AU2013253941B2 (en) * 2012-04-26 2015-09-17 Jx Nippon Oil & Energy Corporation Method for producing mold for transferring fine pattern, method for producing substrate having uneven structure using same, and method for producing organic el element having said substrate having uneven structure
JP2014053494A (ja) * 2012-09-07 2014-03-20 Toshiba Corp パターン形成方法
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法
JP2014167992A (ja) * 2013-02-28 2014-09-11 Toshiba Corp パターン形成方法
JP2015004745A (ja) * 2013-06-19 2015-01-08 株式会社東芝 パターン形成方法
US9153456B2 (en) 2013-06-19 2015-10-06 Kabushiki Kaisha Toshiba Pattern forming method using block copolymers
JP2015005662A (ja) * 2013-06-21 2015-01-08 株式会社東芝 パターン形成方法
JP2016051792A (ja) * 2014-08-29 2016-04-11 株式会社東芝 パターン形成方法
JP2017157590A (ja) * 2016-02-29 2017-09-07 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
JP5484817B2 (ja) 2014-05-07
US8747682B2 (en) 2014-06-10
US20110034029A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
JP5484817B2 (ja) パターン形成方法及び半導体装置の製造方法
KR100904330B1 (ko) 패턴 형성 방법
JP3967114B2 (ja) 加工方法
US8828871B2 (en) Method for forming pattern and mask pattern, and method for manufacturing semiconductor device
CN102540702B (zh) 压印引导的嵌段共聚物图案化的系统和方法
Wang et al. Nanometer scale patterning and pattern transfer on amorphous Si, crystalline Si, and SiO2 surfaces using self-assembled monolayers
TWI479537B (zh) 圖案形成方法
JP5405574B2 (ja) テンプレート、およびリソグラフィ用高アスペクト比テンプレートを製造する方法、ならびにナノスケールで基板を穿孔するためのテンプレートの使用
JP2009234114A (ja) パターン形成方法、基板の加工方法、偏光板及び磁気記録媒体
JP5990539B2 (ja) 個別領域を有するテンプレートの形成
JP6496320B2 (ja) サブ２０ｎｍの図案の均一なインプリントパターン転写方法
JP2009182075A (ja) インプリントによる構造体の製造方法
KR101772038B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 리소그래피 피처들을 제공하는 방법들
JP2014188656A (ja) 中空構造体の製造方法
JP2008231233A (ja) 高分子薄膜、パターン基板、磁気記録用パターン媒体及びこれらの製造方法
US10583677B2 (en) Nanoporous stamp printing of nanoparticulate inks
JP2011165855A (ja) パターン形成方法
KR20100035130A (ko) 임프린트 방법
TWI451962B (zh) 壓印微影術模板
JP2008053666A (ja) パターン形成方法およびパターン形成体
JP4899638B2 (ja) モールドの製造方法
US10553443B2 (en) Pattern formation method
KR101009340B1 (ko) 나노입자 박막 제조방법 및 이를 이용하는 나노 임프린트용 스탬프 제작방법
KR20190042905A (ko) 블록 공중합체 템플릿을 이용한 단일 양자 입자 해상도를 갖는 양자 나노입자 배열 자기 조립 및 제작된 배열의 나노-전사 프린팅 방법
Arias-Zapata et al. High throughput sub-10 nm metallic particles organization on templates made by block copolymer self-assembly and nanoimprint

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

LAPS Cancellation because of no payment of annual fees