JP2015004745A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2015004745A
JP2015004745A JP2013128902A JP2013128902A JP2015004745A JP 2015004745 A JP2015004745 A JP 2015004745A JP 2013128902 A JP2013128902 A JP 2013128902A JP 2013128902 A JP2013128902 A JP 2013128902A JP 2015004745 A JP2015004745 A JP 2015004745A
Authority
JP
Japan
Prior art keywords
pattern
hole
polymer chain
solution
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013128902A
Other languages
English (en)
Other versions
JP5981392B2 (ja
Inventor
由美 中嶋
Yumi Nakajima
由美 中嶋
健太郎 松永
Kentaro Matsunaga
健太郎 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013128902A priority Critical patent/JP5981392B2/ja
Priority to US14/100,549 priority patent/US9153456B2/en
Publication of JP2015004745A publication Critical patent/JP2015004745A/ja
Application granted granted Critical
Publication of JP5981392B2 publication Critical patent/JP5981392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】自己組織化材料を用いて、径の大きさの異なるコンタクトホールを形成することができるパターン形成方法を提供する。【解決手段】実施形態によれば、まず、加工対象上に第１の孔径の第１ホール形成用パターン１３１と第２の孔径の第２ホール形成用パターン１３２を含む親水性のガイドパターン１３を形成する。ついで、ガイドパターン上に、複数の第１ホール形成用パターン１３１の形成領域に第１開口領域１４１を有し、複数の第２ホール形成用パターン１３２の形成領域に第２開口領域１４２を有する枠パターン１４を形成する。その後、親水性のポリマー鎖と疎水性のポリマー鎖とを有する第１ブロックコポリマーを含む第１溶液２１を第１開口領域１４１に供給し、第１ブロックコポリマーを凝集させる。ついで、親水性のポリマー鎖を除去して第１ホール形成用パターン１３１ａの径を第１の孔径よりも小さい第３の孔径とする。【選択図】図２

Description

本発明の実施形態は、パターン形成方法に関する。
近年では、材料が自己組織的に相分離して特定の規則配列パターンを形成する現象を利用することによって、半導体装置における微細パターンを形成する方法が提案されている。たとえば、第１領域に第１の幅の第１凹部を形成し、第２領域に第１の幅よりも太い第２の幅の第２凹部を形成し、第１凹部と第２凹部に数平均分子量の異なるブロックコポリマーを供給して、複数の相がライン状に配置されるように相分離させる。そして、相分離したうちの特定の相を選択的に除去し、残った相をマスクとして加工対象をエッチングすることによって、第１領域と第２領域とで幅の異なる２種類のラインアンドスペースパターンを形成する方法が知られている。
第１凹部と第２凹部にブロックコポリマーを供給する際には、ブロックコポリマーは、所定の溶媒に溶解された溶液の形で供給される。そのため、第１凹部と第２凹部内に供給された溶液は、そのまま第１凹部と第２凹部全体に広がる。
ところで、半導体装置では、上記のようにして形成されたラインアンドスペースパターン形状の配線には、コンタクトホール（ビアホール）が接続されるのが一般的である。しかし、太さの異なる複数種類のラインアンドスペースパターンに対応して、径の大きさの異なるコンタクトホールを形成する技術については、従来提案されていなかった。
特開２０１１−３５２３３号公報
本発明の一つの実施形態は、自己組織化材料を用いて、径の大きさの異なるコンタクトホールを形成することができるパターン形成方法を提供することを目的とする。
本発明の一つの実施形態によれば、まず、加工対象上に第１の孔径を有する第１ホールパターンと前記第１の孔径よりも大きい第２の孔径を有する第２ホールパターンを含む親水性のガイドパターンを形成する。ついで、前記ガイドパターン上に、隣接して配置される複数の前記第１ホールパターンの形成領域に第１開口パターンを有し、隣接して配置される複数の前記第２ホールパターンの形成領域に第２開口パターンを有する枠パターンを形成する。その後、親水性のポリマー鎖と疎水性のポリマー鎖とを有する第１ブロックコポリマーを含む第１溶液を前記第１開口パターンに供給する。ついで、前記第１溶液中で前記疎水性のポリマー鎖が前記ガイドパターンに接触し、前記親水性のポリマー鎖が前記第１ホールパターンの中心付近で凝集するように前記第１ブロックコポリマーを凝集させる。その後、前記第１ホールパターンの中心付近で凝集した前記親水性のポリマー鎖を除去して前記第１ホールパターンの径を前記第１の孔径よりも小さい第３の孔径とする。そして、前記疎水性のポリマー鎖が付着した前記ガイドパターンをマスクとしてエッチングによって前記加工対象を加工する。
図１−１は、第１の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である（その１）。 図１−２は、第１の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である（その２）。 図２は、第１の実施形態によるパターン形成方法の手順の一例を模式的に示す上面図である。 図３−１は、第２の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である（その１）。 図３−２は、第２の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である（その２）。 図４−１は、第３の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である（その１）。 図４−２は、第３の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である（その２）。 図５は、第４の実施形態によるパターン形成方法の手順の一例を模式的に示す上面図である。 図６は、図５のＡ−Ａ断面図である。
以下に添付図面を参照して、実施形態にかかるパターン形成方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
（第１の実施形態）
図１−１〜図１−２は、第１の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図であり、図２は、第１の実施形態によるパターン形成方法の手順の一例を模式的に示す上面図である。
まず、図示しない基板などの加工対象、たとえばコンタクトホールを形成する絶縁膜の上に、ハードマスク層１１とハードマスク層１２とを順に形成する。加工対象として、基板上に、たとえばＮＡＮＤ型フラッシュメモリまたはＲｅＲＡＭ（Resistive Random Access Memory）などのメモリセル、またはこのメモリセルを駆動する電界効果型トランジスタなどの周辺回路素子などが形成され、その上に層間絶縁膜が形成されているものを例示することができる。ハードマスク層１１，１２として、シリコン酸化膜またはシリコン窒化膜などを用いることができる。ついで、ハードマスク層１２上にガイド膜を形成する。ガイド膜として、塗布型カーボン膜などの熱架橋させた有機膜を用いることができる。そして、このガイド膜を加工してガイドパターン１３を形成する。
具体的には、ガイド膜上に図示しないＳＯＧ（Spin On Glass）膜とレジスト膜を順に形成する。ついで、レジスト膜に対してＡｒＦ液浸露光装置でパターン露光を行い、ホール（コンタクトホール）を形成するためのレジストパターンを形成する。このレジストパターンは、たとえばメモリセル部ではメモリセルに接続されるラインアンドスペース状の配線（ワード線またはビット線）に接続されるホールのパターンを有し、周辺回路部では、メモリセル部の配線よりもラインとスペースの幅が広い配線に接続されるホールのパターンを有する。その後、ドライエッチング装置を用いて、レジストパターンをマスクにＳＯＧ膜にパターン転写した後、ＳＯＧ膜に形成されたパターンをマスクとしてガイド膜に転写し、ガイドパターン１３を形成する（図１−１（ａ）、図２（ａ））。
ガイドパターン１３のメモリセル部に対応する領域には、ホール形成用パターン１３１が形成され、周辺回路に対応する領域には、ホール形成用パターン１３２が形成される。ホール形成用パターン１３１は、ホール形成用パターン１３２よりもサイズが小さい。また、ホール形成用パターン１３１，１３２は、最終的に形成しようとするホールのサイズに比して所定のサイズだけ大きく形成されている。ホール形成用パターン１３１の直径は、たとえば６０ｎｍであり、ホール形成用パターン１３２の直径は、たとえば２００ｎｍである。
ついで、ガイドパターン１３が形成されたハードマスク層１２上にレジストを塗布し、ベークによってレジスト膜を形成する。その後、ＡｒＦ液浸露光装置でパターン露光を行い、枠パターンを構成するためのレジストパターンを形成する。このレジストパターンは、メモリセル部と周辺回路部とを区画するように形成される。露光後、ベークを行い、現像処理を行うことによって、ガイドパターン１３上に枠パターン１４が形成される（図１−１（ｂ）、図２（ｂ））。枠パターン１４は、メモリセル部のホール形成用パターン１３１の形成領域に設けられる開口領域１４１と、周辺回路部のホール形成用パターン１３２の形成領域に設けられる開口領域１４２と、を有する。また、この枠パターン１４は、図２（ｂ）に示されるように、メモリセル部を区画する開口領域１４１同士を接続する接続領域１４３と、周辺回路部を区画する開口領域１４２同士を接続する接続領域１４４と、を有していてもよい。
その後、インクジェット法などの方法で、開口領域１４１に第１ブロックコポリマーを溶解させた第１溶液２１を滴下し、開口領域１４２に第２ブロックコポリマーを溶解させた第２溶液３１を滴下する（図１−１（ｃ）〜（ｄ）、図２（ｃ）〜（ｄ））。このとき、枠パターン１４は、滴下された第１溶液２１をホール形成用パターン１３１が形成された領域（開口領域１４１）内に収め、滴下された第２溶液３１をホール形成用パターン１３２が形成された領域（開口領域１４２）内に収める役割を有する。また、図２（ｂ）に示されるように、複数の開口領域１４１間が接続領域１４３で接続されている場合には、１つの開口領域１４１に第１溶液２１を滴下することで、接続領域１４３を介して他の開口領域１４１にも第１溶液２１が供給される。第２溶液３１についても同様である。
ここで、ブロックコポリマーは、複数種のポリマー鎖が結合した構造を有する。各ポリマー鎖は、１種類のモノマーの連鎖構造を有する。第１の実施形態で用いられる第１ブロックコポリマーと第２ブロックコポリマーは、ガイドパターン１３と親和性の高い（親水性の）ポリマー鎖と、ガイドパターン１３と親和性の低い（疎水性の）ポリマー鎖と、が結合した構造を有する。第１ブロックコポリマーと第２ブロックコポリマーとして、分子量の異なるpolystyrene（ポリスチレン）−polymethylmethacrylate（ポリメチルメタクリレート）（以下、Ｐｓ−ｂ−ＰＭＭＡという）を用いることができる。第１ブロックコポリマーと第２ブロックコポリマーは、ガイドパターン１３に形成されるホール形成用パターン１３１，１３２の直径（孔の大きさ）と、最終的に加工対象に形成したいホールの直径（孔の大きさ）と、から使用されるブロックコポリマーの分子量と組成とが決定される。たとえば、第１ブロックコポリマーとして、分子量１８，０００のＰｓ−ｂ−ＰＭＭＡを用い、第２ブロックコポリマーとして、分子量５０，０００のＰｓ−ｂ−ＰＭＭＡを用いることができる。この場合、第１ブロックコポリマーと第２ブロックコポリマーとで、ポリスチレン（Ｐｓ）とポリメチルメタクリレート（ＰＭＭＡ）の組成比を違えている。
ついで、加工対象を窒素雰囲気のホットプレートで、たとえば２４０℃で６０秒間焼成する。これによって、溶液中のブロックコポリマーは、同じ種類のポリマー鎖同士が凝集し、同種のポリマー鎖からなるブロック（相）を形成する。この例では、ガイドパターン１３が物理ガイドとして機能し、ガイドパターン１３側に疎水性のポリマー鎖２１１，３１１が凝集する。すなわち、ガイドパターン１３のホール形成用パターン１３１，１３２の側壁側に疎水性のポリマー鎖（Ｐｓ）２１１，３１１が凝集し、ホール形成用パターン１３１，１３２の中央付近に親水性のポリマー鎖（ＰＭＭＡ）２１２，３１２が凝集し、自己配列することになる（図１−２（ａ）、図２（ｅ））。
引き続き、凝集したポリマー鎖のうち、ホール形成用パターン１３１，１３２の中央付近に凝集した親水性のポリマー鎖２１２，３１２を選択的に除去する（図１−２（ｂ）、図２（ｆ））。たとえば、Ｘｅ2エキシマランプを用いて１７２ｎｍの光を基板に照射することによって、親水性のポリマー鎖（ＰＭＭＡ）２１２，３１２の部分を分解する。続いて、現像液またはアルコールなどの有機溶媒を基板に吐出し、液盛り状態を加工対象に形成する。その後、有機溶媒を振り切り除去して親水性のポリマー鎖（ＰＭＭＡ）の分解物を除去する。これによって、ガイドパターン１３に形成されるホール形成用パターン１３１，１３２の側壁に疎水性のポリマー鎖が付着し、径が縮小したホール形成用パターン１３１ａ，１３２ａが形成される。第１ブロックコポリマーと第２ブロックコポリマーとして上記した材料を用いた場合には、メモリセル部でのホール形成用パターン１３１ａの直径は２０ｎｍとなり、周辺回路部でのホール形成用パターン１３２ａの直径は１９０ｎｍとなる。
その後、疎水性のポリマー鎖２１１，３１１で覆われたガイドパターン１３をマスクとして、たとえばドライエッチングによって、ハードマスク層１２をエッチングする。これによって、ハードマスク層１２のメモリセル部には、ホール形成用パターン１２１が形成され、周辺回路部には、ホール形成用パターン１２２が形成される（図１−２（ｃ）、図２（ｇ））。
さらに、図示しないが、たとえばドライエッチングによって、ホール形成用パターン１２１，１２２が形成されたハードマスク層１２をマスクとして、ハードマスク層１１をパターニングする。そして、パターニングしたハードマスク層１１をマスクとして、たとえばドライエッチングによって、図示しない加工対象をエッチングする。たとえば、ラインアンドスペースパターン状の配線上に形成された絶縁膜に、配線に到達するホール（ビアホール）をエッチングによって形成する。以上によって、パターン形成方法が終了する。
第１の実施形態では、ガイドパターン１３に径の異なる複数種類のホール形成用パターン１３１，１３２を形成し、ガイドパターン１３上にホール形成用パターン１３１，１３２の種類ごとに区画する枠パターン１４を形成し、枠パターン１４内の各領域に異なる分子量または組成のブロックコポリマーを溶解した溶液を供給し、ブロックコポリマーを凝集させてガイドパターン１３に形成されたホール形成用パターン１３１ａ，１３２ａの径を小さくした。これによって、このガイドパターン１３を用いて、加工対象に所望の大きさのホールまたはビアホールを一度に形成することができる。
つまり、メモリセル部、周辺回路部などホールパターンの径を変えたい領域を区切るように枠パターン１４を設けたので、それぞれの領域に異なる種類のブロックコポリマーを供給することができる。これによって、それぞれの領域ごとにホールのパターニングを行う必要がなく、一度にホールのパターニングを行うことができる。その結果、領域ごとにパターニングを行う場合に比して、工程数を削減することができ、半導体装置の製造コストを低減することができるという効果を有する。
また、フォトリソグラフィ技術で形成することができるホール径よりも小さな径のホールを形成することができるという効果も有する。
（第２の実施形態）
図３−１〜図３−２は、第２の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である。
まず、図示しない基板などの加工対象、たとえばホールを形成する絶縁膜の上に、ハードマスク層１１とハードマスク層１２とを順に形成する。ハードマスク層１１，１２として、シリコン酸化膜またはシリコン窒化膜などを用いることができる。ハードマスク層１２上に図示しない反射防止膜を塗布し、その上にレジスト膜を形成する。ついで、レジスト膜に対してＡｒＦ液浸露光装置でパターン露光を行い、ガイドパターン１３を形成する（図３−１（ａ））。
ガイドパターン１３のメモリセル部に対応する領域には、ホール形成用パターン１３１が形成され、周辺回路に対応する領域には、ホール形成用パターン１３２が形成される。ホール形成用パターン１３１は、ホール形成用パターン１３２よりもサイズが小さい。また、ホール形成用パターン１３１は、最終的に形成しようとするホールのサイズに比して所定のサイズだけ大きく形成されている。ホール形成用パターン１３１の直径は、たとえば６０ｎｍであり、ホール形成用パターン１３２の直径は、たとえば２００ｎｍである。
ついで、ガイドパターン１３が形成されたハードマスク層１２上にレジストを塗布し、ベークによってレジスト膜を形成する。その後、ＡｒＦ液浸露光装置でパターン露光を行い、枠パターンを構成するためのレジストパターンを形成する。このレジストパターンは、メモリセル部と周辺回路部とを区画するように形成される。露光後、ベークを行い、現像処理を行うことによって、ガイドパターン１３上に枠パターン１４が形成される（図３−１（ｂ））。枠パターン１４は、メモリセル部に形成されるホール形成用パターン１３１の形成領域に設けられる開口領域１４１と、周辺回路部に形成されるホール形成用パターン１３２の形成領域に設けられる開口領域１４２と、を有する。また、この枠パターン１４は、第１の実施形態の図２（ｂ）と同様に、メモリセル部を区画する開口領域１４１同士を接続する接続領域１４３と、周辺回路部を区画する開口領域１４２同士を接続する接続領域１４４と、を有していてもよい。
その後、インクジェット法などの方法で、開口領域１４１に第１ブロックコポリマーを溶解させた第１溶液２１を滴下し、開口領域１４２にＰＭＭＡ樹脂を溶解させた第２溶液３２を滴下する（図３−１（ｃ）〜（ｄ））。このとき、枠パターン１４は、滴下された第１溶液２１をホール形成用パターン１３１が形成された領域（開口領域１４１）内に収め、滴下された第２溶液３２をホール形成用パターン１３２が形成された領域（開口領域１４２）内に収める役割を有する。また、図２（ｂ）に示されるように、複数の開口領域１４１間が接続領域１４３で接続されている場合には、１つの開口領域１４１に第１溶液２１を滴下することで、接続領域１４３を介して他の開口領域１４１にも第１溶液２１が供給される。第２溶液３２についても同様である。
第１ブロックコポリマーは、ガイドパターン１３と親和性の高い（親水性の）ポリマー鎖と、ガイドパターン１３と親和性の低い（疎水性の）ポリマー鎖と、が結合した構造を有する。第１ブロックコポリマーは、ガイドパターン１３に形成されるホール形成用パターン１３１の直径（孔の大きさ）と、最終的に加工対象に形成したいホールの直径（孔の大きさ）と、から使用されるブロックコポリマーの分子量と組成とが決定される。たとえば、第１ブロックコポリマーとして、分子量１８，０００のＰｓ−ｂ−ＰＭＭＡを用いることができる。
ついで、加工対象を窒素雰囲気のホットプレートで、たとえば２４０℃で６０秒間焼成する。これによって、溶液中のブロックコポリマーは、同じ種類のポリマー鎖同士が凝集し、同種のポリマー鎖からなるブロック（相）を形成する。この例では、ガイドパターン１３が物理ガイドとして機能し、ガイドパターン１３側に疎水性のポリマー鎖２１１が凝集する。すなわち、ガイドパターン１３のホール形成用パターン１３１の側壁側に疎水性のポリマー鎖（Ｐｓ）２１１が凝集し、ホール形成用パターン１３１の中央付近に親水性のポリマー鎖（ＰＭＭＡ）２１２が凝集し、自己配列することになる（図３−２（ａ））。なお、ホール形成用パターン１３２では、第２溶液３２にはブロックコポリマーは溶解されていないため、自己配列は行われない。この例では、ＰＭＭＡ樹脂が固化する。
引き続き、凝集したポリマー鎖のうち、ホール形成用パターン１３１の中央付近に凝集した親水性のポリマー鎖２１２を選択的に除去し、またホール形成用パターン１３２内で固化したＰＭＭＡ樹脂を除去する（図３−２（ｂ））。たとえば、Ｘｅ2エキシマランプを用いて１７２ｎｍの光を基板に照射することによって、親水性のポリマー鎖（ＰＭＭＡ）２１２の部分と固化したＰＭＭＡ樹脂とを分解する。続いて、現像液またはアルコールなどの有機溶媒を基板に吐出し、液盛り状態を加工対象に形成する。その後、有機溶媒を振り切り除去して親水性のポリマー鎖（ＰＭＭＡ）とＰＭＭＡ樹脂の分解物を除去する。これによって、ガイドパターン１３に形成されるホール形成用パターン１３１の径が縮小したホール形成用パターン１３１ａが形成される。なお、ホール形成用パターン１３２には、疎水性のポリマー鎖は付着しないので、径に変化はない。第１ブロックコポリマーとして上記した材料を用いた場合には、メモリセル部でのホール形成用パターン１３１ａの直径は２０ｎｍとなり、周辺回路部でのホール形成用パターン１３２の直径は２００ｎｍとなる。
その後、疎水性のポリマー鎖２１１で覆われたガイドパターン１３をマスクとして、たとえばドライエッチングによって、ハードマスク層１２をエッチングする。これによって、ハードマスク層１２のメモリセル部には、ホール形成用パターン１２１が形成され、周辺回路部には、ホール形成用パターン１２２が形成される（図３−２（ｃ））。
さらに、図示しないが、たとえばドライエッチングによって、ホール形成用パターン１２１，１２２が形成されたハードマスク層１２をマスクとして、ハードマスク層１１をパターニングする。そして、パターニングしたハードマスク層１１をマスクとして、ドライエッチングによって、加工対象をエッチングする。たとえば、ラインアンドスペースパターン状の配線上に形成された絶縁膜に、配線に到達するホール（ビアホール）をエッチングによって形成する。以上によって、パターン形成方法が終了する。
第２の実施形態では、ガイドパターン１３のホール形成用パターン１３１にブロックコポリマーを溶解させた溶液を滴下し、ホール形成用パターン１３２に親水性のポリマーを溶解させた溶液を滴下させた。これによって、目的とする領域のホールのみ孔径を小さくすることができるという効果を、第１の実施形態の効果に加えて得ることができる。
（第３の実施形態）
第２の実施形態では、ホール形成用パターン１３２にＰＭＭＡ樹脂を溶解させた第２溶液３２を供給する場合を示した。しかし、第２溶液３２を固化させた後、ホール形成用パターン１３２内のＰＭＭＡ樹脂は除去される。そこで、第３の実施形態では、ホール形成用パターン１３２内には第２溶液３２を供給しない場合について説明する。
図４−１〜図４−２は、第３の実施形態によるパターン形成方法の手順の一例を模式的に示す断面図である。第１および第２の実施形態の場合と同様に、図示しない加工対象上に、ハードマスク層１１，１２を順に形成した後、ハードマスク層１２上のメモリセル部にホール形成用パターン１３１を有し、周辺回路部にホール形成用パターン１３２を有するガイドパターン１３を形成する（図４−１（ａ））。さらに、ガイドパターン１３上に、メモリセル部のホール形成用パターン１３１の形成領域に設けられる開口領域１４１と、周辺回路部のホール形成用パターン１３２の形成領域に設けられる開口領域１４２と、を有する枠パターン１４を形成する（図４−１（ｂ））。
その後、インクジェット法などの方法で、開口領域１４１に第１ブロックコポリマーを溶解させた第１溶液２１を滴下し、開口領域１４２には何も滴下しない（図４−１（ｃ）〜（ｄ））。このとき、枠パターン１４は、滴下された第１溶液２１をホール形成用パターン１３１が形成された領域（開口領域１４１）内に収める役割を有する。また、図２（ｂ）に示されるように、複数の開口領域１４１間が接続領域１４３で接続されている場合には、１つの開口領域１４１に第１溶液２１を滴下することで、接続領域１４３を介して他の開口領域１４１にも第１溶液２１が供給される。ここで用いられる第１ブロックコポリマーは、第１および第２の実施形態で説明したものと同様である。
ついで、加工対象を窒素雰囲気のホットプレートで、たとえば２４０℃で６０秒間焼成する。これによって、溶液中のブロックコポリマーは、同じ種類のポリマー鎖同士が凝集し、同種のポリマー鎖からなるブロック（相）を形成する。この例では、ガイドパターン１３が物理ガイドとして機能し、ガイドパターン１３側に疎水性のポリマー鎖２１１が凝集する。すなわち、ガイドパターン１３のホール形成用パターン１３１の側壁側に疎水性のポリマー鎖（Ｐｓ）２１１が凝集し、ホール形成用パターン１３１の中央付近に親水性のポリマー鎖（ＰＭＭＡ）２１２が凝集し、自己配列することになる（図４−２（ａ））。
引き続き、凝集したポリマー鎖のうち、ホール形成用パターン１３１の中央付近に凝集した親水性のポリマー鎖２１２を選択的に除去する（図４−２（ｂ））。たとえば、Ｘｅ2エキシマランプを用いて１７２ｎｍの光を基板に照射することによって、親水性のポリマー鎖（ＰＭＭＡ）２１２の部分を分解する。続いて、現像液またはアルコールなどの有機溶媒を加工対象に吐出し、液盛り状態を加工対象に形成する。その後、有機溶媒を振り切り除去して親水性のポリマー鎖（ＰＭＭＡ）２１２の分解物を除去する。これによって、ガイドパターン１３に形成されるホール形成用パターン１３１の径が縮小したホール形成用パターン１３１ａが形成される。なお、ホール形成用パターン１３２には、何も処理を施さないので、そのままの状態である。第１ブロックコポリマーとして上記した材料を用いた場合には、メモリセル部でのホール形成用パターン１３１ａの直径は２０ｎｍとなり、周辺回路部でのホール形成用パターン１３２の直径は２００ｎｍとなる。
その後、疎水性のポリマー鎖２１１で覆われたガイドパターン１３をマスクとして、たとえばドライエッチングによって、ハードマスク層１２をエッチングする。これによって、ハードマスク層１２のメモリセル部には、ホール形成用パターン１２１が形成され、周辺回路部には、ホール形成用パターン１２２が形成される（図４−２（ｃ））。また、このハードマスク層１２を用いて、ハードマスク層１１と図示しない加工対象とを加工することによって、加工対象に所望のホール（ビアホール）を形成することができる。以上によって、パターン形成方法が終了する。
第３の実施形態では、ホールの孔径を変化させない領域には、ブロックコポリマーまたは親水性のポリマーを溶解させた溶液を供給しないようにした。これによって、第２の実施形態に比して、ホールの形成に使用する材料を減らすことができるという効果を、第２の実施形態の効果に加えて得ることができる。
（第４の実施形態）
図５は、第４の実施形態によるパターン形成方法の手順の一例を模式的に示す上面図であり、図６は、図５のＡ−Ａ断面図である。なお、図５において、図の左右方向をＸ方向とし、紙面内のＸ方向に垂直な方向をＹ方向とする。
まず、加工対象５１を用意する（図５（ａ）、図６（ａ））。加工対象５１は、絶縁膜などのホール形成の対象となるものである。この加工対象５１上に、ネガレジスト５２を塗布する。ついで、フォトリソグラフィ技術によって、Ｙ方向に延在するラインアンドスペース状の溝パターン５２１を形成する（図５（ｂ）、図６（ｂ））。この溝パターンのＸ方向の幅は、最終的にメモリセル部に形成するホールの径の寸法よりも大きければよい。
その後、溝パターン５２１が形成されたネガレジスト５２上に、ポジレジスト５３を塗布する。ついで、フォトリソグラフィ技術によって、溝パターン５２１に交差するＸ方向に延在する幅の異なる複数種類の溝パターン５３１，５３３とこの溝パターン５３１，５３３に接続される溶液滴下領域５３２，５３４とを形成する（図５（ｃ）、図６（ｃ））。溝パターン５３１は、溝パターン５２１とほぼ同じ幅を有し、最終的にメモリセル部に形成するホールの径の寸法よりも大きければよい。また、溝パターン５３３は、溝パターン５２１に比して太い幅を有し、最終的に周辺回路部に形成するホールの径の寸法よりも大きければよい。
溝パターン５２１と溝パターン５３１との交差位置が、メモリセル部におけるホールの形成位置となり、ここには略正方形状のホール形成用パターン５４１が形成される。ホール形成用パターン５４１は、Ｙ方向に延在するネガレジスト５２によって構成される側壁と、Ｘ方向に延在するポジレジスト５３によって構成される側壁とによって構成される。また、溶液滴下領域５３２は、溝パターン５３１に接続されるように設けられる。
溝パターン５２１と溝パターン５３３との交差位置が、周辺回路部におけるホールの形成位置となり、ここにはＹ方向を長手方向とする矩形状のホール形成用パターン５４２が形成される。ホール形成用パターン５４２は、Ｙ方向に延在するネガレジスト５２によって構成される側壁と、Ｘ方向に延在するポジレジスト５３によって構成される側壁とによって構成される。また、溶液滴下領域５３４は、溝パターン５３３に接続されるように設けられる。
ここで、ネガレジスト５２によって形成される溝パターン５２１と、ポジレジスト５３によって形成されるネガレジスト５２と同じ高さに形成される溝パターン５３１，５３３の一部と、がブロックコポリマーの凝集位置を規定するガイドパターン（物理ガイド）を構成する。また、ネガレジスト５２よりも上の領域でポジレジスト５３によって形成される溝パターン５３１，５３３と溶液滴下領域５３２，５３４とが、枠パターンを構成する。
その後、インクジェット法などの方法で、溶液滴下領域５３２に第１ブロックコポリマーを溶解させた第１溶液６１を滴下し、溶液滴下領域５３４に第２ブロックコポリマーを溶解させた第２溶液７１を滴下する（図５（ｄ）、図６（ｄ））。溶液滴下領域５３２に滴下された第１溶液６１は、毛細管現象によって各溝パターン５３１へと供給される。同様に、溶液滴下領域５３４に滴下された第２溶液７１は、毛細管現象によって各溝パターン５３３へと供給される。ここで、溶液滴下領域５３２，５３４は、インクジェットヘッドの吐出口と同等かそれ以上の大きさとなる。
第１の実施形態と同様に、第１ブロックコポリマーと第２ブロックコポリマーは、ネガレジスト５２およびポジレジスト５３と親和性の高い（親水性の）ポリマー鎖と、ネガレジスト５２およびポジレジスト５３と親和性の低い（疎水性の）ポリマー鎖と、が結合した構造を有する。第１ブロックコポリマーと第２ブロックコポリマーとして、分子量の異なるＰｓ−ｂ−ＰＭＭＡを用いることができる。第１ブロックコポリマーと第２ブロックコポリマーは、ホール形成用パターン５４１，５４２の孔の大きさと、最終的に加工対象５１に形成したいホールの直径（孔の大きさ）と、から使用されるブロックコポリマーの分子量と組成とが決定される。たとえば、第１ブロックコポリマーとして、分子量１８，０００のＰｓ−ｂ−ＰＭＭＡを用い、第２ブロックコポリマーとして、分子量５０，０００のＰｓ−ｂ−ＰＭＭＡを用いることができる。
ついで、適切な熱処理または溶媒雰囲気で処理することによって、溶液中のブロックコポリマーは、同じ種類のポリマー鎖同士が凝集し、同種のポリマー鎖からなるブロック（相）を形成する。この例では、ネガレジスト５２およびポジレジスト５３とが物理ガイドとして機能し、ネガレジスト５２およびポジレジスト５３側に疎水性のポリマー鎖６１１，７１１が凝集する。すなわち、ホール形成用パターン５４１，５４２の側壁側に疎水性のポリマー鎖６１１，７１１が凝集し、ホール形成用パターン５４１，５４２の中央付近に親水性のポリマー鎖６１２，７１２が凝集し、自己配列することになる（図５（ｅ）、図６（ｅ））。
引き続き、凝集したポリマー鎖のうち、ホール形成用パターン５４１，５４２の中央付近に凝集した親水性のポリマー鎖６１２，７１２を選択的に除去する。たとえば、Ｘｅ2エキシマランプを用いて１７２ｎｍの光を基板に照射することによって、親水性のポリマー鎖６１２，７１２の部分を分解する。続いて、現像液またはアルコールなどの有機溶媒を基板に吐出し、液盛り状態を加工対象５１に形成する。その後、有機溶媒を振り切り除去して親水性のポリマー鎖６１２，７１２の分解物を除去する。これによって、ホール形成用パターン５４１，５４２の側壁に疎水性のポリマー鎖６１１，７１１が付着し、径が縮小したホール形成用パターンが形成される。また、このとき、異なるブロックコポリマーは異なるサイズと形状のホールパターンを形成する。
ついで、形成されたホールパターンをマスク材として、ドライエッチングなどによって加工対象５１を加工する。その後、灰化処理（Ashing）などのレジスト剥離処理でネガレジスト５２、ポジレジスト５３、ブロックコポリマーを除去することで、加工対象５１に加工された異なる所望サイズのホールパターン５１１，５１２が得られる（図５（ｆ）、図６（ｆ））。
なお、上述した説明では、ネガレジストとポジレジストとを用いているが、溝パターン５２１，５３１，５３３と溶液滴下領域５３２，５３４を形成することができるのであれば、ネガレジストとポジレジストを適宜選択することができる。
第４の実施形態では、ラインアンドスペース状の溝パターン５２１を第１レジスト層に形成し、第１レジスト層上に、溝パターン５２１と交差する方向に複数種類のライン状の溝パターン５３１，５３３と溶液滴下領域５３２，５３４とを有する第２レジスト層を形成し、溶液滴下領域５３２，５３４にブロックコポリマーを溶解した溶液を滴下し、ブロックコポリマーを凝集させることで溝パターン５２１と溝パターン５３１，５３３とで形成したホールよりも径の小さなホールパターン５１１，５１２を形成した。これによって、複数サイズの微細ホールを同一層内で形成することができる。
また、第１〜第３の実施形態とは異なり、ホールパターン５１１，５１２をガイドパターンに最初から形成するのではなく、互いに交差するライン状の溝パターン５２１，５３１，５３３を用いて、その交差位置にホールパターン５１１，５１２を形成した。一般的に、フォトリソグラフィにおいては、ホールパターンよりもラインパターンの方がサイズを小さくすることができるので、第１〜第３の実施形態の場合に比してさらに小さな径のホールパターン５１１，５１２を形成することができるという効果も有する。
上述した実施形態では、ブロックコポリマーとして、Ｐｓ−ｂ−ＰＭＭＡを用いる場合を例に挙げたが、これに限定されるものではない。たとえば、Polystyrene−Poly(methyl methacrylate)、Polystyrene−Poly(ethylene glycol)、Polystyrene−Poly(acrylic acid)、Poly(ethylene glycol)−Polylactide methyl ether、Poly(L-lactide)−Poly(ethylene glycol)methyl ether、Poly(ethylene glycol) methyl ether−Poly(lactide-co-glycolide)、Poly(ethylene glycol)−Poly(ε-caprolactone) methyl ether、Poly(ethylene oxide)−Polycaprolactone、Polystyrene−Poly(ethylene glycol)、Poly(ethylene glycol) methyl ether−Poly(D,L lactide)、Polypyrrole−Poly(caprolactone)などのブロックコポリマーを用いてもよい。また、これらのブロックコポリマーを使用する場合には、Ｐｓ−ｂ−ＰＭＭＡを用いる場合と同様に、分子量を変えたり、各ポリマー鎖の組成比を変えたりすればよい。さらに、第１溶液と第２溶液とで、同種のブロックコポリマーを溶解させる必要はなく、異種のブロックコポリマーを溶解させるようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１，１２…ハードマスク層、１３…ガイドパターン、１４…枠パターン、２１，６１…第１溶液、３１，３２，７１…第２溶液、５１…加工対象、５２…ネガレジスト、５３…ポジレジスト、１２１，１２２，１３１，１３２，１３１ａ，１３２ａ、５４１，５４２…ホール形成用パターン、１４１，１４２…開口領域、１４３，１４４…接続領域、２１１，３１１，６１１，７１１…疎水性のポリマー鎖、２１２，３１２，６１２，７１２…親水性のポリマー鎖、５１１，５１２…ホールパターン、５２１，５３１，５３３…溝パターン、５３２，５３４…溶液滴下領域。

Claims (5)

  1. 加工対象上に第１の孔径を有する第１ホールパターンと前記第１の孔径よりも大きい第２の孔径を有する第２ホールパターンを含む親水性のガイドパターンを形成し、
    前記ガイドパターン上に、隣接して配置される複数の前記第１ホールパターンの形成領域に第１開口パターンを有し、隣接して配置される複数の前記第２ホールパターンの形成領域に第２開口パターンを有し、離隔した位置に形成される複数の前記第１開口パターン同士または離隔した位置に形成される複数の前記第２開口パターン同士を結ぶ接続パターンを有する枠パターンを形成し、
    親水性のポリマー鎖と疎水性のポリマー鎖とを有する第１ブロックコポリマーを含む第１溶液を前記第１開口パターンに供給し、
    前記親水性のポリマー鎖と前記疎水性のポリマー鎖とを有する第２ブロックコポリマーを含む第２溶液を前記第２開口パターンに供給し、
    前記第１溶液中で前記疎水性のポリマー鎖が前記ガイドパターンに接触し、前記親水性のポリマー鎖が前記第１ホールパターンの中心付近で凝集するように前記第１ブロックコポリマーを凝集させるとともに、前記第２溶液中で前記疎水性のポリマー鎖が前記ガイドパターンに接触し、前記親水性のポリマー鎖が前記第２ホールパターンの中心付近で凝集するように前記第２ブロックコポリマーを凝集させ、
    前記第１ホールパターンおよび前記第２ホールパターンの中心付近で凝集した前記親水性のポリマー鎖を除去して前記第１ホールパターンの径を前記第１の孔径よりも小さい第３の孔径とし、前記第２ホールパターンの径を前記第２の孔径よりも小さい第４の孔径とし、
    前記疎水性のポリマー鎖が付着した前記ガイドパターンをマスクとしてエッチングによって前記加工対象を加工し、
    前記第１ブロックコポリマーと前記第２ブロックコポリマーとは、分子量、または前記親水性のポリマー鎖と前記疎水性のポリマー鎖の組成比が異なることを特徴とするパターン形成方法。
  2. 加工対象上に第１の孔径を有する第１ホールパターンと前記第１の孔径よりも大きい第２の孔径を有する第２ホールパターンを含む親水性のガイドパターンを形成し、
    前記ガイドパターン上に、隣接して配置される複数の前記第１ホールパターンの形成領域に第１開口パターンを有し、隣接して配置される複数の前記第２ホールパターンの形成領域に第２開口パターンを有する枠パターンを形成し、
    親水性のポリマー鎖と疎水性のポリマー鎖とを有する第１ブロックコポリマーを含む第１溶液を前記第１開口パターンに供給し、
    前記第１溶液中で前記疎水性のポリマー鎖が前記ガイドパターンに接触し、前記親水性のポリマー鎖が前記第１ホールパターンの中心付近で凝集するように前記第１ブロックコポリマーを凝集させ、
    前記第１ホールパターンの中心付近で凝集した前記親水性のポリマー鎖を除去して前記第１ホールパターンの径を前記第１の孔径よりも小さい第３の孔径とし、
    前記疎水性のポリマー鎖が付着した前記ガイドパターンをマスクとしてエッチングによって前記加工対象を加工することを特徴とするパターン形成方法。
  3. 前記ガイドパターンは、第１方向に延在する第１の幅の第１溝パターンが前記第１の幅で前記第１方向に交差する第２方向に配置されたパターンであり、
    前記第１開口パターンは、前記第２方向に延在する第２の幅の第２溝パターンであり、
    前記第２開口パターンは、前記第２方向に延在する前記第２の幅よりも広い第３の幅の第３溝パターンであり、
    前記ガイドパターンに形成される第１ホールパターンは、前記第１溝パターンと前記第２溝パターンの交差位置に形成され、前記第２ホールパターンは、前記第１溝パターンと前記第３溝パターンの交差位置に形成されることを特徴とする請求項２に記載のパターン形成方法。
  4. 前記第１溶液の供給とともに、前記親水性のポリマー鎖と前記疎水性のポリマー鎖とを有する第２ブロックコポリマーを含む第２溶液を前記第２開口パターンに供給し、
    前記第１ブロックコポリマーの凝集とともに、前記第２溶液中で前記疎水性のポリマー鎖が前記ガイドパターンに接触し、前記親水性のポリマー鎖が前記第２ホールパターンの中心付近で凝集するように前記第２ブロックコポリマーを凝集させ、
    前記親水性ポリマー鎖の除去では、前記第２ホールパターンの中心付近で凝集した前記親水性のポリマー鎖も除去し、前記第２ホールパターンの径を前記第２の孔径よりも小さい第４の孔径とすることを特徴とする請求項３に記載のパターン形成方法。
  5. 前記枠パターンの形成では、離隔した位置に形成される複数の前記第１溝パターン同士を結ぶ第１接続パターンと、離隔した位置に形成される複数の前記第２溝パターン同士を結ぶ第２接続パターンとを前記枠パターンにさらに形成し、
    前記第１溶液の供給では、前記第１溶液を前記第１接続パターンに供給し、
    前記第２溶液の供給では、前記第２溶液を前記第２接続パターンに供給することを特徴とする請求項３に記載のパターン形成方法。
JP2013128902A 2013-06-19 2013-06-19 パターン形成方法 Active JP5981392B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013128902A JP5981392B2 (ja) 2013-06-19 2013-06-19 パターン形成方法
US14/100,549 US9153456B2 (en) 2013-06-19 2013-12-09 Pattern forming method using block copolymers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013128902A JP5981392B2 (ja) 2013-06-19 2013-06-19 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2015004745A true JP2015004745A (ja) 2015-01-08
JP5981392B2 JP5981392B2 (ja) 2016-08-31

Family

ID=52111267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013128902A Active JP5981392B2 (ja) 2013-06-19 2013-06-19 パターン形成方法

Country Status (2)

Country Link
US (1) US9153456B2 (ja)
JP (1) JP5981392B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349585B2 (en) 2014-08-29 2016-05-24 Kabushiki Kaisha Toshiba Pattern formation method
WO2016149257A1 (en) * 2015-03-17 2016-09-22 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
JP2017054921A (ja) * 2015-09-09 2017-03-16 株式会社東芝 パターン形成方法
JP2017055021A (ja) * 2015-09-11 2017-03-16 株式会社東芝 パターン形成方法
TWI617900B (zh) * 2015-06-03 2018-03-11 羅門哈斯電子材料有限公司 圖案處理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190675B1 (ko) * 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
WO2015075833A1 (ja) * 2013-11-25 2015-05-28 東京エレクトロン株式会社 パターン形成方法及び加熱装置
KR102317785B1 (ko) * 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102346515B1 (ko) 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215052A (ja) * 2005-02-01 2006-08-17 Hitachi Maxell Ltd 細溝形成方法及びそれによって得られた細溝基板
JP2008034021A (ja) * 2006-07-28 2008-02-14 Hitachi Maxell Ltd 溝形成方法
US20080311347A1 (en) * 2007-06-12 2008-12-18 Millward Dan B Alternating Self-Assembling Morphologies of Diblock Copolymers Controlled by Variations in Surfaces
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー， インク． サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2011035233A (ja) * 2009-08-04 2011-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
US20110147985A1 (en) * 2009-12-18 2011-06-23 Joy Cheng Methods of directed self-assembly and layered structures formed therefrom
JP2012527752A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
JP2013165151A (ja) * 2012-02-10 2013-08-22 Toshiba Corp パターン形成方法
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法
JP2014167992A (ja) * 2013-02-28 2014-09-11 Toshiba Corp パターン形成方法
JP2014192400A (ja) * 2013-03-27 2014-10-06 Nikon Corp マーク形成方法、マーク検出方法、及びデバイス製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070289943A1 (en) 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
JP2010115832A (ja) 2008-11-12 2010-05-27 Panasonic Corp ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2012004434A (ja) 2010-06-18 2012-01-05 Toshiba Corp パターン形成方法およびパターン形成装置
JP5300799B2 (ja) 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
JP5259661B2 (ja) 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法
JP5171909B2 (ja) 2010-09-16 2013-03-27 株式会社東芝 微細パターンの形成方法
JP5112500B2 (ja) 2010-11-18 2013-01-09 株式会社東芝 パターン形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215052A (ja) * 2005-02-01 2006-08-17 Hitachi Maxell Ltd 細溝形成方法及びそれによって得られた細溝基板
JP2008034021A (ja) * 2006-07-28 2008-02-14 Hitachi Maxell Ltd 溝形成方法
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー， インク． サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
US20080311347A1 (en) * 2007-06-12 2008-12-18 Millward Dan B Alternating Self-Assembling Morphologies of Diblock Copolymers Controlled by Variations in Surfaces
JP2012527752A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2011035233A (ja) * 2009-08-04 2011-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
US20110147985A1 (en) * 2009-12-18 2011-06-23 Joy Cheng Methods of directed self-assembly and layered structures formed therefrom
JP2013165151A (ja) * 2012-02-10 2013-08-22 Toshiba Corp パターン形成方法
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法
JP2014167992A (ja) * 2013-02-28 2014-09-11 Toshiba Corp パターン形成方法
JP2014192400A (ja) * 2013-03-27 2014-10-06 Nikon Corp マーク形成方法、マーク検出方法、及びデバイス製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349585B2 (en) 2014-08-29 2016-05-24 Kabushiki Kaisha Toshiba Pattern formation method
WO2016149257A1 (en) * 2015-03-17 2016-09-22 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
US9733566B2 (en) 2015-03-17 2017-08-15 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
TWI633580B (zh) * 2015-03-17 2018-08-21 東京威力科創股份有限公司 具有可調的中性之定向自組裝用旋塗式層
TWI617900B (zh) * 2015-06-03 2018-03-11 羅門哈斯電子材料有限公司 圖案處理方法
JP2017054921A (ja) * 2015-09-09 2017-03-16 株式会社東芝 パターン形成方法
US10409157B2 (en) 2015-09-09 2019-09-10 Toshiba Memory Corporation Pattern forming method
JP2017055021A (ja) * 2015-09-11 2017-03-16 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
US20140377956A1 (en) 2014-12-25
JP5981392B2 (ja) 2016-08-31
US9153456B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
JP5981392B2 (ja) パターン形成方法
US8263323B2 (en) Method of forming fine pattern using block copolymer
JP6194371B2 (ja) ブロック共重合体の自己組織化により基板上に間隔をあけて配置されるリソグラフィフィーチャを提供する方法
CN110060972B (zh) 用于后段(beol)互连的自对准过孔及插塞图案化
US9523917B2 (en) Methods of forming patterns
US20140021166A1 (en) Pattern forming method
US8999862B1 (en) Methods of fabricating nano-scale structures and nano-scale structures fabricated thereby
JP5764102B2 (ja) パターン形成方法
US9840059B2 (en) Fine pattern structures having block co-polymer materials
US9721795B2 (en) Methods of forming patterns having different shapes
JP5758363B2 (ja) パターン形成方法
KR102156409B1 (ko) 패턴 형성 방법
KR102176758B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
JP5752655B2 (ja) パターン形成方法
US9244343B2 (en) Pattern forming method and mask pattern data
KR20150101875A (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
US20120028476A1 (en) Method of forming semiconductor structures with contact holes
US20160141492A1 (en) Memristor and methods for making the same
US20130210226A1 (en) Pattern formation method
US10409157B2 (en) Pattern forming method
US10157744B2 (en) Method for forming patterns of semiconductor device
US20160068429A1 (en) Pattern forming method, photomask, and template for nanoimprint
US9816004B2 (en) Lithography pattern forming method using self-organizing block copolymer
US20140374379A1 (en) Pattern forming method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160728

R151 Written notification of patent or utility model registration

Ref document number: 5981392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350