JP2017054921A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2017054921A JP2017054921A JP2015177714A JP2015177714A JP2017054921A JP 2017054921 A JP2017054921 A JP 2017054921A JP 2015177714 A JP2015177714 A JP 2015177714A JP 2015177714 A JP2015177714 A JP 2015177714A JP 2017054921 A JP2017054921 A JP 2017054921A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- opening
- forming
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005191 phase separation Methods 0.000 claims abstract description 14
- 229920001400 block copolymer Polymers 0.000 claims description 17
- 229920000642 polymer Polymers 0.000 claims description 16
- 230000007261 regionalization Effects 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 108
- 229920006254 polymer film Polymers 0.000 description 28
- 238000005530 etching Methods 0.000 description 13
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 11
- 239000004926 polymethyl methacrylate Substances 0.000 description 11
- 238000001459 lithography Methods 0.000 description 8
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical group FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【課題】寸法の異なる複数のパターンを効率的に形成することが可能なパターン形成方法を提案する。
【解決手段】一の実施形態によれば、パターン形成方法は、基板上に被加工層、第１膜、および第２膜を形成し、前記第２膜に第１および第２凹部を形成することを含む。前記方法はさらに、前記第１および第２凹部内に第３膜と第４膜とを形成し、前記第４膜の相分離により、前記第４膜内に第１および第２パターンを形成することを含む。前記方法はさらに、前記第２パターンを使用して、前記第１凹部内の前記第３膜を加工し、その下の前記第１膜を加工することを含む。前記方法はさらに、前記第１、第２、および第３膜上に、前記第１凹部を塞ぎ、前記第２凹部を塞がない第５膜を形成し、前記第５膜を使用して、前記第２凹部内の前記第３膜とその下の前記第１膜とを加工し、前記第１、第２、または第３膜を使用して、前記被加工層を加工することを含む。
【選択図】図５
【解決手段】一の実施形態によれば、パターン形成方法は、基板上に被加工層、第１膜、および第２膜を形成し、前記第２膜に第１および第２凹部を形成することを含む。前記方法はさらに、前記第１および第２凹部内に第３膜と第４膜とを形成し、前記第４膜の相分離により、前記第４膜内に第１および第２パターンを形成することを含む。前記方法はさらに、前記第２パターンを使用して、前記第１凹部内の前記第３膜を加工し、その下の前記第１膜を加工することを含む。前記方法はさらに、前記第１、第２、および第３膜上に、前記第１凹部を塞ぎ、前記第２凹部を塞がない第５膜を形成し、前記第５膜を使用して、前記第２凹部内の前記第３膜とその下の前記第１膜とを加工し、前記第１、第２、または第３膜を使用して、前記被加工層を加工することを含む。
【選択図】図５
Description
本発明の実施形態は、パターン形成方法に関する。
ブロックコポリマー（ＢＣＰ）は、複数種類のポリマーブロックを含むコポリマー（共重合体）である。近年、ＢＣＰの自己組織化（ＤＳＡ）を用いた微細パターンの形成方法が注目されている。例えば、レジスト層の開口パターン内にＢＣＰ膜を形成し、ＢＣＰの相分離によりＢＣＰ膜にホールパターンを形成し、ホールパターンを被加工層に転写することで、開口パターンよりも小さい微細パターンを形成することができる。この場合、微細パターンの寸法は、ポリマーブロックの比率や分子量により決定される。
一方、半導体装置は、１つのレイヤーに寸法の異なる複数のパターンを有することが多い。しかしながら、これらのパターンをＢＣＰにより形成する場合には、ＢＣＰの材料により決定される寸法のパターンしか形成することができない。そのため、１つのレイヤーに寸法の異なる複数のパターンを形成する場合には、これらのパターンのリソグラフィを別々に行う必要がある。これにより、半導体装置を製造するための工程数が増加し、半導体装置の製造コストが上昇してしまう。
寸法の異なる複数のパターンを効率的に形成することが可能なパターン形成方法を提案する。
一の実施形態によれば、パターン形成方法は、基板上に被加工層を形成し、前記被加工層上に第１膜を形成し、前記第１膜上に第２膜を形成し、前記第２膜に、第１幅を有する第１凹部と、前記第１幅よりも長い第２幅を有する第２凹部とを形成することを含む。前記方法はさらに、前記第１および第２凹部内に第３膜を形成し、前記第１および第２凹部内の前記第３膜上に、第１部分と第２部分とを有するポリマーを含む第４膜を形成し、前記第１部分と前記第２部分との相分離により、前記第４膜内に、前記第１部分を含む第１パターンと、前記第２部分を含む第２パターンとを形成することを含む。前記方法はさらに、前記第１パターンを除去し、前記第２パターンをマスクとして使用して、前記第１凹部内の前記第３膜を加工し、前記第２パターンと前記第３膜の少なくともいずれかをマスクとして使用して、前記第１凹部下の前記第１膜を加工することを含む。前記方法はさらに、前記第１、第２、および第３膜上に、前記第１凹部を塞ぎ、前記第２凹部を塞がない第５膜を形成し、前記第５膜をマスクとして使用して、前記第２凹部内の前記第３膜と、前記第２凹部下の前記第１膜とを加工し、前記第１、第２、および第３膜の少なくともいずれかをマスクとして使用して、前記被加工層を加工することを含む。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１〜図７は、第１実施形態のパターン形成方法を示す断面図である。本実施形態のパターン形成方法は、例えばＮＡＮＤフラッシュメモリを製造するために使用される。
図１〜図７は、第１実施形態のパターン形成方法を示す断面図である。本実施形態のパターン形成方法は、例えばＮＡＮＤフラッシュメモリを製造するために使用される。
まず、基板１上に下地層２、被加工層３、第１マスク層４、およびレジスト層５を順々に形成する（図１(ａ)）。第１マスク層４は、第１膜の例である。レジスト層５は、第２膜の例である。
基板１の例は、シリコン基板などの半導体基板である。図１(ａ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向を示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
下地層２と被加工層３の例は、種々の導電層、半導体層、絶縁層などである。被加工層３は、図１(ａ)のように基板１上に下地層２を介して形成されてもよいし、基板１上に直接形成されてもよい。本実施形態の被加工層３は、ＴＥＯＳ（Tetraethyl Orthosilicate）膜であり、プラズマＣＶＤ（Chemical Vapor Deposition）により形成される。本実施形態の被加工層３の膜厚は、１００ｎｍである。
第１マスク層４の例は、ＢＡＲＣ（Bottom Anti Reflective Coating）膜であり、レジスト層５を露光する際の反射防止膜として機能する。本実施形態の第１マスク層４は、有機膜であり、スピン塗布により形成される。本実施形態の第１マスク層４の膜厚は、６０ｎｍである。
次に、リソグラフィにより、レジスト層５に第１開口部Ｈ１、第２開口部Ｈ２、および第３開口部Ｈ３を形成する（図１(ｂ)）。このリソグラフィは例えば、ＡｒＦ液浸露光機を用いて行われる。第１開口部Ｈ１は、第１凹部の例であり、第２および第３開口部Ｈ２、Ｈ３は、第２凹部の例である。また、第１、第２、および第３開口部Ｈ１、Ｈ２、Ｈ３はそれぞれ、第１、第２、第３凹部の例でもある。
図１(ｂ)は、第１開口部Ｈ１のＸ方向の幅Ｗ１と、第２開口部Ｈ２のＸ方向の幅Ｗ２と、第３開口部Ｈ３のＸ方向の幅Ｗ３を示している。幅Ｗ１は、例えば１１０ｎｍである。幅Ｗ２は、例えば１７０ｎｍであり、幅Ｗ１より長く設定されている。幅Ｗ３は、例えば１μｍであり、幅Ｗ２より長く設定されている。幅Ｗ１は第１幅の例であり、幅Ｗ２、Ｗ３は第２幅の例である。また、幅Ｗ１、Ｗ２、Ｗ３はそれぞれ、第１、第２、第３幅の例でもある。
本実施形態の第１開口部Ｈ１は、メモリセル部内のホールパターンである。よって、幅Ｗ１は、第１開口部Ｈ１の直径を表す。本実施形態の第２開口部Ｈ２は、周辺回路部内のホールパターンである。よって、幅Ｗ２は、第２開口部Ｈ２の直径を表す。本実施形態の第３開口部Ｈ３は、Ｙ方向に延びるアライメントマーク用の溝パターンである。よって、幅Ｗ３は、第３開口部Ｈ３の線幅を表す。
次に、基板１の全面に第２マスク層６を形成する（図２(ａ)）。その結果、第１、第２、および第３開口部Ｈ１、Ｈ２、Ｈ３内に第２マスク層６が形成される。第２マスク層６は、第３膜の例である。
本実施形態の第２マスク層６は、シリコン酸化膜などの無機膜であり、ＡＬＤ（Atomic Layer Deposition）により形成される。本実施形態の第２マスク層６の膜厚は、２０ｎｍである。本実施形態の第２マスク層６は、基板１の全面にコンフォーマルに形成される。その結果、第１、第２、および第３開口部Ｈ１、Ｈ２、Ｈ３の側面および底面に第２マスク層６が形成される。
次に、ポリマーを含む液体のスピン塗布により、第１、第２、および第３開口部Ｈ１、Ｈ２、Ｈ３内の第２マスク層６上にポリマー膜７を形成する（図２(ｂ)）。本実施形態のポリマーは、ＰＳ−ｂ−ＰＭＭＡ（ポリスチレン−ｂ−ポリメチルメタクリレート）などのＢＣＰであり、従って、本実施形態のポリマー膜７はＢＣＰ膜である。ポリマー膜７は、第４膜の例である。
図２(ｂ)は、第１開口部Ｈ１内のポリマー膜７の最小膜厚Ｔ１と、第２開口部Ｈ２内のポリマー膜７の最小膜厚Ｔ２と、第３開口部Ｈ３内のポリマー膜７の最小膜厚Ｔ３を示している。最小膜厚Ｔ１は、第１最小膜厚の例であり、最小膜厚Ｔ２、Ｔ３は、第２最小膜厚の例である。また、最小膜厚Ｔ１、Ｔ２、Ｔ３はそれぞれ、第１、第２、第３最小膜厚の例でもある。
第１開口部Ｈ１内のポリマー膜７の表面は、おおむね凹形状である。よって、最小膜厚Ｔ１は、第１開口部Ｈ１内のポリマー膜７の中央部分における膜厚に相当する。これは、最小膜厚Ｔ２、Ｔ３についても同様である。本実施形態では、幅Ｗ２が幅Ｗ１より長く、幅Ｗ３が幅Ｗ２より長いため、最小膜厚Ｔ２が最小膜厚Ｔ１より薄くなっており、最小膜厚Ｔ３が最小膜厚Ｔ２より薄くなっている。
図８は、第１実施形態のＢＣＰの分子構造を示す概略図である。
本実施形態のＢＣＰは、複数のＰＭＭＡモノマーＭ１を含むＰＭＭＡブロックＢ１と、複数のＰＳモノマーＭ２を含むＰＳブロックＢ２からなる。ＰＭＭＡブロックＢ１は、第１部分の例であり、かつ第１ポリマーブロックの例である。ＰＳブロックＢ２は、第２部分の例であり、かつ第２ポリマーブロックの例である。
本実施形態のＰＭＭＡブロックＢ１とＰＳブロックＢ２の比率や分子量は、ＢＣＰ膜内に所定のシリンダー相が形成されるように設定されている。具体的には、第１開口部Ｈ１のＢＣＰ膜内に、ＰＭＭＡブロックＢ１による直径２０ｎｍのシリンダー相が形成されるように、比率や分子量が設定されている。
以下、図３(ａ)〜図７(ｂ)を参照し、本実施形態のパターン形成方法の説明を続ける。
次に、基板１のアニールを行い、ＰＭＭＡブロックＢ１とＰＳブロックＢ２とを相分離により分離させる（図３(ａ)）。その結果、ポリマー膜７内に、ＰＭＭＡブロックＢ１を含む第１パターン７ａと、ＰＳブロックＢ２を含む第２パターン７ｂが形成される。上記のアニールは例えば、窒素（Ｎ２）雰囲気にて２５０℃で１分間行われる。本実施形態では、第１パターン７ａとして、シリンダー相と呼ばれる柱状のパターンが形成される。この際、第１開口部Ｈ１等は、第１パターン７ａの位置や形状を調整するためのガイドとして機能する。
本実施形態では、第１開口部Ｈ１内でポリマー膜７の相分離が発生し、第１開口部Ｈ１のポリマー膜７内に、第１パターン７ａが１つだけ形成される。理由は、第１開口部Ｈ１内で相分離が発生し、第１開口部Ｈ１内に第１パターン７ａが１つだけ形成されるように、第１開口部Ｈ１の幅Ｗ１が設定されているからである。第１開口部Ｈ１内の第１パターン７ａは、第１開口部Ｈ１の中央部分に形成される。
また、本実施形態では、第２開口部Ｈ２内でポリマー膜７の相分離が発生せず、第２開口部Ｈ２のポリマー膜７内には、第１パターン７ａは形成されない。理由は、第２開口部Ｈ２の幅Ｗ２が、相分離が発生する幅である第１開口部Ｈ１の幅Ｗ１からずれているからである。
また、本実施形態では、第３開口部Ｈ３内でポリマー膜７の相分離が発生し、第３開口部Ｈ３のポリマー膜７内に、複数の第１パターン７ａが形成される。理由は、第３開口部Ｈ３の幅Ｗ３が大きいため、ＰＭＭＡブロックＢ１とＰＳブロックＢ２がポリマー膜７内で自由に動きやすいからである。第３開口部Ｈ３内の第１パターン７ａは、第３開口部Ｈ３の外周部分にランダムに形成される。
なお、本実施形態では、第２開口部Ｈ２内に１つまたは複数の第１パターン７ａが形成されてもよい。また、本実施形態では、第３開口部Ｈ３内に第１パターン７ａが１つだけ形成されてもよいし、第３開口部Ｈ３内に第１パターン７ａが形成されなくてもよい。
図９は、第１実施形態の第３開口部Ｈ３内の第１パターン７ａの例を示す斜視図である。
図９(ａ)は、第３開口部Ｈ３内の第１パターン７ａの第１の例を示している。第１の例では、第１パターン７ａがＺ方向に平行に延びている。
図９(ｂ)は、第３開口部Ｈ３内の第１パターン７ａの第２の例を示している。第２の例では、第１パターン７ａがＺ方向に垂直に延びている。
なお、第１開口部Ｈ１内の第１パターン７ａは、第１の例と同様に、Ｚ方向に平行に延びるように形成される。
以下、図３(ｂ)〜図７(ｂ)を参照し、本実施形態のパターン形成方法の説明を続ける。
次に、ポリマー膜７を現像することで、第１パターン７ａを選択的に除去し、第２パターン７ｂを残存させる（図３(ｂ)）。その結果、第１開口部Ｈ１のポリマー膜７に１つの開口部Ｐ１が形成され、第３開口部Ｈ３のポリマー膜７に複数の開口部Ｐ３が形成される。本実施形態の開口部Ｐ１は、直径２０ｎｍのホールパターンである。上記の現像は例えば、ポリマー膜７にＶＵＶ光（真空紫外光）を照射してＰＭＭＡブロックＢ１の結合を切断し、ＰＭＭＡをＩＰＡ（イソプロピルアルコール）に溶かすことで行われる。
次に、ＲＩＥ（Reactive Ion Etching）により、開口部Ｐ１、Ｐ３の底部のポリマー膜７を除去する（図４(ａ)）。その結果、開口部Ｐ１、Ｐ３内に第２マスク層６が露出する。この際、第３開口部Ｈ３のポリマー膜７の膜厚が中央部分で薄いため、第３開口部Ｈ３のポリマー膜７の中央部分にも開口部Ｐ３が形成される。
次に、ポリマー膜７（第２パターン７ｂ）をマスクとして使用して、開口部Ｐ１、Ｐ３の底部の第２マスク層６をエッチングにより除去する（図４(ｂ)）。その結果、開口部Ｐ１、Ｐ３が第２マスク層６に転写され、開口部Ｐ１、Ｐ３内に第１マスク層４が露出する。
次に、ポリマー膜７と第２マスク層６の少なくともいずれかをマスクとして使用して、開口部Ｐ１、Ｐ３の底部の第１マスク層４をエッチングにより除去する（図５(ａ)）。その結果、開口部Ｐ１、Ｐ３が第１マスク層４に転写され、開口部Ｐ１、Ｐ３内に被加工層３が露出する。なお、第１マスク層４とポリマー膜７は共に有機膜であるため、第１マスク層４のエッチング中にポリマー膜７も除去される。
このようにして、開口部Ｐ１が、第１開口部Ｈ１内の第２マスク層６と、第１開口部Ｈ１下の第１マスク層４とを貫通する。同様に、複数の開口部Ｐ３が、第１開口部Ｈ１内の第２マスク層６と、第１開口部Ｈ１下の第１マスク層４とを貫通する。一方、第２開口部Ｈ２内の第２マスク層６や、第２開口部Ｈ２下の第１マスク層４には、このような開口部は形成されない。
次に、メタン（ＣＨ４）ガスとテトラフルオロメタン（ＣＦ４）ガスとの混合ガスを使用して、有機膜８を形成する（図５(ｂ)）。本実施形態の有機膜８は、炭素とフッ素を含有するフルオロカーボン膜であり、上記の混合ガスを用いて低バイアスでプラズマを発生させることで形成される。有機膜８はさらに、水素を含有していてもよい。有機膜８は、図４(ｂ)や図５(ａ)のエッチングを行ったエッチングチャンバ内で行われる。有機膜８は、第５膜の例である。
本実施形態の有機膜８は、被加工層３、第１マスク層４、レジスト層５、および第２マスク層６上に、第１開口部Ｈ１を塞ぎ、第２および第３開口部Ｈ２、Ｈ３を塞がないように形成される。矢印Ａ１は、有機膜８の端部同士が第１開口部Ｈ１の上方で接触し、第１開口部Ｈ１の開口端（上端）が有機膜８により塞がれた様子を示している。矢印Ａ２、Ａ３は、第２および第３開口部Ｈ２、Ｈ３の開口端（上端）が有機膜８により塞がれていない様子を示している。有機膜８は、第１マスク層４、レジスト層５、または第２マスク層６の表面に形成された部分８ａと、被加工層３の表面に形成された部分８ｂとを含んでいる。
本実施形態では、第１開口部Ｈ１の幅Ｗ１が、第２開口部Ｈ２の幅Ｗ２や、第３開口部Ｈ３の幅Ｗ３よりも短く設定されている。そのため、第１開口部Ｈ１は、第２および第３開口部Ｈ２、Ｈ３が塞がれるより前に塞がれる。よって、本実施形態では、第１開口部Ｈ１が塞がれるまで有機膜８の堆積を継続し、第２および第３開口部Ｈ２、Ｈ３が塞がれる前に有機膜８の堆積を終了する。
なお、有機膜８は、メタン（ＣＨ４）ガスのみを使用して形成してもよい。この場合、有機膜８は、炭素を含有し、フッ素を含有しないカーボン膜となる。この有機膜８はさらに、水素を含有していてもよい。
次に、酸素（Ｏ２）ガスを使用して、有機膜８を等方的にエッチングする（図６(ａ)）。その結果、第２開口部Ｈ２内の有機膜８が除去され、第２開口部Ｈ２内の第２マスク層６が露出する。
第１開口部Ｈ１は塞がれているため、第１開口部Ｈ１内の有機膜８まで酸素イオンや酸素ラジカルは届きにくい。一方、第２開口部Ｈ２は塞がれていないため、第２開口部Ｈ２内の有機膜８まで酸素イオンや酸素ラジカルが届きやすい。よって、第１開口部Ｈ１が有機膜８で塞がれた状態で、第２開口部Ｈ２内の第２マスク層６を露出させることができる。この際、第３開口部Ｈ３内の有機膜８の部分８ｂは残っていてもよいし、残っていなくてもよい。
なお、本実施形態の第２マスク層６は、無機膜である。そのため、第２開口部Ｈ２内の第２マスク層６は、第２開口部Ｈ２内の有機膜８をエッチングする際にエッチングストッパとして機能する。よって、本実施形態では、第２開口部Ｈ２の横方向の寸法を、第２マスク層６により高精度に制御することができる。
次に、有機膜８をマスクとして使用して、第２開口部Ｈ２の底面の第２マスク層６をＲＩＥにより除去する（図６(ｂ)）。その結果、第２開口部Ｈ２の底面に第１マスク層４が露出する。この際、第３開口部Ｈ３の底面に残っていた第２マスク層６も除去される。
次に、有機膜８をマスクとして使用して、第２開口部Ｈ２下の第１マスク層４をＲＩＥにより除去する（図７(ａ)）。その結果、第２開口部Ｈ２下に被加工層３が露出する。この際、第３開口部Ｈ３の底面に残っていた第１マスク層４も除去される。
なお、第１マスク層４と有機膜８は共に有機膜であるため、第１マスク層４のエッチング中に有機膜８もエッチングされる。よって、図７(ａ)のエッチングにおいて、基板１上のある場所で有機膜８が除去された場合には、その後、その場所のレジスト層５や第２マスク層６がマスクとして機能する。
図７(ａ)では、第１開口部Ｈ１や第３開口部Ｈ３の有機膜８が完全に除去されるまでオーバーエッチングを行う。この際、第１開口部Ｈ１の底面には第２マスク層６が残っているため、開口部Ｐ１が拡大することは防止される。
このようにして、第２開口部Ｈ２内の第２マスク層６と、第２開口部Ｈ２下の第１マスク層４が除去され、第２開口部Ｈ２下に被加工層３が露出する。図７(ａ)は、第２開口部Ｈ２内の第２マスク層６と、第２開口部Ｈ２下の第１マスク層４とを貫通する開口部Ｐ２を示している。同様に、第３開口部Ｈ３内に残っていた第２マスク層６と、第３開口部Ｈ３下に残っていた第１マスク層４が除去され、第３開口部Ｈ３下に被加工層３がより広く露出する。一方、第１開口部Ｈ１下では、開口部Ｐ１内に被加工層３がすでに露出している。
次に、第１マスク層４、レジスト層５、および第２マスク層６の少なくともいずれかをマスクとして使用して、被加工層３をＲＩＥにより加工する（図７(ｂ)）。その結果、第１、第２、および第３開口部Ｈ１、Ｈ２、Ｈ３下の被加工層３にそれぞれ、第１、第２、および第３開口部Ｒ１、Ｒ２、Ｒ３が形成される。第２マスク層６は、このＲＩＥの際に除去される。その後、第１マスク層４とレジスト層５とをアッシングにより除去する。
図７(ｂ)は、第１開口部Ｒ１のＸ方向の幅Ｌ１と、第２開口部Ｒ２のＸ方向の幅Ｌ２と、第３開口部Ｒ３のＸ方向の幅Ｌ３を示している。本実施形態の第１開口部Ｒ１は、メモリセル部内のホールパターンであり、幅（直径）Ｌ１は２０ｎｍである。本実施形態の第２開口部Ｒ２は、周辺回路部内のホールパターンであり、幅（直径）Ｌ２は１００ｎｍである。幅Ｌ２は、幅Ｌ１より長くなっている。本実施形態の第３開口部Ｒ３は、Ｙ方向に延びるアライメントマーク用の溝パターンであり、幅（線幅）Ｌ３は１μｍである。幅Ｌ３は、幅Ｌ２より長くなっている。
その後、第１、第２、および第３開口部Ｒ１、Ｒ２、Ｒ３内に金属材料が埋め込まれる。これにより、第１および第２開口部Ｒ１、Ｒ２内にコンタクトプラグが形成され、第３開口部Ｒ３内にアライメントマークが形成される。
以上のように、本実施形態においては、ポリマー膜７をマスクとして使用して、第１開口部Ｈ１下の第１マスク層４を加工し、有機膜８をマスクとして使用して、第２および第３開口部Ｈ２、Ｈ３下の第１マスク層４を加工する。よって、本実施形態によれば、リソグラフィを第１〜第３開口部Ｈ１〜Ｈ３を形成する際に１回実行するだけで（図１(ｂ)参照）、被加工層３に所望の寸法の第１〜第３開口部Ｒ１〜Ｒ３を形成することができる。
本実施形態では、有機膜８をマスクとして使用することで、リソグラフィを２回以上実行することを回避することができる。例えば、エッチングの後にリソグラフィを実行する場合、基板１をエッチングチャンバから露光機に移動させる必要がある。一方、本実施形態の有機膜８は、図５(ｂ)で説明したように、エッチングチャンバ内で形成することができる。よって、本実施形態によれば、リソグラフィを２回以上実行する場合に比べて、半導体装置の製造工程を簡略化することが可能となる。
本実施形態では、ポリマー膜７をマスクとして使用することで、第１開口部Ｈ１の幅Ｗ１よりも短い幅Ｌ１を有する第１開口部Ｒ１を形成することができ、微細パターンを形成することができる。本実施形態によれば、このような微細パターンをその他のパターンと共に１回のリソグラフィで形成することが可能となる。
以上のように、本実施形態によれば、寸法の異なる複数のパターンを効率的に形成することが可能となる。
なお、第１および第２開口部Ｒ１、Ｒ２は、コンタクトホール以外の凹部でもよい。このような凹部の例は、Ｌ／Ｓ（Line and Space）パターンのスペース部である。同様に、第３開口部Ｒ３は、アライメントマーク用の溝以外の凹部でもよい。
また、ポリマー膜７のポリマーは、ＰＳ−ｂ−ＰＭＭＡ以外のＢＣＰでもよい。また、第２マスク層６は、シリコン酸化膜以外の無機膜でもよい。また、レジスト層５は、レジスト層以外のマスク層に置き換えてもよい。例えば、レジスト層５は、ＳＯＣ（Spin on Carbon）膜や、ＳＯＣ膜とシリコン酸化膜とを含む積層膜に置き換えてもよい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法は、その他の様々な形態で実施することができる。また、本明細書で説明した方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：下地層、３：被加工層、４：第１マスク層、
５：レジスト層、６：第２マスク層、７：ポリマー膜、
７ａ：第１パターン、７ｂ：第２パターン、８：有機膜
５：レジスト層、６：第２マスク層、７：ポリマー膜、
７ａ：第１パターン、７ｂ：第２パターン、８：有機膜
Claims (9)
- 基板上に被加工層を形成し、
前記被加工層上に第１膜を形成し、
前記第１膜上に第２膜を形成し、
前記第２膜に、第１幅を有する第１凹部と、前記第１幅よりも長い第２幅を有する第２凹部とを形成し、
前記第１および第２凹部内に第３膜を形成し、
前記第１および第２凹部内の前記第３膜上に、第１部分と第２部分とを有するポリマーを含む第４膜を形成し、
前記第１部分と前記第２部分との相分離により、前記第４膜内に、前記第１部分を含む第１パターンと、前記第２部分を含む第２パターンとを形成し、
前記第１パターンを除去し、
前記第２パターンをマスクとして使用して、前記第１凹部内の前記第３膜を加工し、
前記第２パターンと前記第３膜の少なくともいずれかをマスクとして使用して、前記第１凹部下の前記第１膜を加工し、
前記第１、第２、および第３膜上に、前記第１凹部を塞ぎ、前記第２凹部を塞がない第５膜を形成し、
前記第５膜をマスクとして使用して、前記第２凹部内の前記第３膜と、前記第２凹部下の前記第１膜とを加工し、
前記第１、第２、および第３膜の少なくともいずれかをマスクとして使用して、前記被加工層を加工する、
ことを含むパターン形成方法。 - 前記相分離は、前記第１凹部内で発生し、前記第２凹部内では発生しない、請求項１に記載のパターン形成方法。
- 前記相分離は、前記第１および第２凹部内で発生する、請求項１に記載のパターン形成方法。
- 前記第３膜は、前記第１凹部内で第１最小膜厚を有し、前記第２凹部内で前記第１最小膜厚よりも薄い第２最小膜厚を有するように形成される、請求項１から３のいずれか１項に記載のパターン形成方法。
- 前記ポリマーは、前記第１部分として第１ポリマーブロックを有し、前記第２部分として第２ポリマーブロックを有するブロックコポリマーである、請求項１から４のいずれか１項に記載のパターン形成方法。
- 前記第５膜は、炭素を含有する、請求項１から５のいずれか１項に記載のパターン形成方法。
- 基板上に被加工層を形成し、
前記被加工層上に第１膜を形成し、
前記第１膜上に第２膜を形成し、
前記第２膜に、第１幅を有する第１凹部と、前記第１幅よりも長い第２幅を有する第２凹部と、前記第２幅よりも長い第３幅を有する第３凹部とを形成し、
前記第１、第２、および第３凹部内に第３膜を形成し、
前記第１、第２、および第３凹部内の前記第３膜上に、第１部分と第２部分とを有するポリマーを含む第４膜を形成し、
前記第１部分と前記第２部分との相分離により、前記第４膜内に、前記第１部分を含む第１パターンと、前記第２部分を含む第２パターンとを形成し、
前記第１パターンを除去し、
前記第２パターンをマスクとして使用して、前記第１凹部内の前記第３膜を加工し、
前記第２パターンと前記第３膜の少なくともいずれかをマスクとして使用して、前記第１凹部下の前記第１膜を加工し、
前記第１、第２、および第３膜上に、前記第１凹部を塞ぎ、前記第２および第３凹部を塞がない第５膜を形成し、
前記第５膜をマスクとして使用して、前記第２および第３凹部内の前記第３膜と、前記第２および第３凹部下の前記第１膜とを加工し、
前記第１、第２、および第３膜の少なくともいずれかをマスクとして使用して、前記被加工層を加工する、
ことを含むパターン形成方法。 - 前記相分離は、前記第１および第３凹部内で発生し、前記第２凹部内では発生しない、請求項７に記載のパターン形成方法。
- 前記第３膜は、前記第１凹部内で第１最小膜厚を有し、前記第２凹部内で前記第１最小膜厚よりも薄い第２最小膜厚を有し、前記第３凹部内で前記第２最小膜厚よりも薄い第３最小膜厚を有するように形成される、請求項７または８に記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015177714A JP6483577B2 (ja) | 2015-09-09 | 2015-09-09 | パターン形成方法 |
| US15/233,905 US10409157B2 (en) | 2015-09-09 | 2016-08-10 | Pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015177714A JP6483577B2 (ja) | 2015-09-09 | 2015-09-09 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017054921A true JP2017054921A (ja) | 2017-03-16 |
| JP6483577B2 JP6483577B2 (ja) | 2019-03-13 |
Family
ID=58190033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015177714A Active JP6483577B2 (ja) | 2015-09-09 | 2015-09-09 | パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10409157B2 (ja) |
| JP (1) | JP6483577B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019245013A1 (ja) * | 2018-06-22 | 2019-12-26 | 関東電化工業株式会社 | 硫黄原子を含むガス分子を用いたプラズマエッチング方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112016007030T5 (de) * | 2016-07-01 | 2019-03-21 | Intel Corporation | Ausgekleidete Photobucket-Strucktur zur Bildung von BEOL-Zwischenverbindungen |
| CN109456072B (zh) * | 2018-11-23 | 2021-01-29 | 安徽瑞泰新材料科技有限公司 | 一种水泥窑用抗结皮浇注料及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193098A (ja) * | 2007-02-06 | 2008-08-21 | Samsung Electronics Co Ltd | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 |
| US20140094015A1 (en) * | 2012-09-28 | 2014-04-03 | Kabushiki Kaisha Toshiba | Alignment measurement system, overlay measurement system, and method for manufacturing semiconductor device |
| US20140097152A1 (en) * | 2012-10-09 | 2014-04-10 | Kabushiki Kaisha Toshiba | Self-assembled pattern forming method |
| JP2014192400A (ja) * | 2013-03-27 | 2014-10-06 | Nikon Corp | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| US20140377956A1 (en) * | 2013-06-19 | 2014-12-25 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JP2015050322A (ja) * | 2013-09-02 | 2015-03-16 | 日本電信電話株式会社 | パターン形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129874A (ja) | 2009-11-19 | 2011-06-30 | Toshiba Corp | パターン形成方法及びパターン形成装置 |
| JP5112500B2 (ja) | 2010-11-18 | 2013-01-09 | 株式会社東芝 | パターン形成方法 |
| JP5813607B2 (ja) | 2012-09-27 | 2015-11-17 | 株式会社東芝 | パターン形成方法及びリソグラフィ原版の製造方法 |
-
2015
- 2015-09-09 JP JP2015177714A patent/JP6483577B2/ja active Active
-
2016
- 2016-08-10 US US15/233,905 patent/US10409157B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193098A (ja) * | 2007-02-06 | 2008-08-21 | Samsung Electronics Co Ltd | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 |
| US20140094015A1 (en) * | 2012-09-28 | 2014-04-03 | Kabushiki Kaisha Toshiba | Alignment measurement system, overlay measurement system, and method for manufacturing semiconductor device |
| JP2014072313A (ja) * | 2012-09-28 | 2014-04-21 | Toshiba Corp | アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法 |
| US20140097152A1 (en) * | 2012-10-09 | 2014-04-10 | Kabushiki Kaisha Toshiba | Self-assembled pattern forming method |
| JP2014078540A (ja) * | 2012-10-09 | 2014-05-01 | Toshiba Corp | 自己組織化パターンの形成方法 |
| JP2014192400A (ja) * | 2013-03-27 | 2014-10-06 | Nikon Corp | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| US20140377956A1 (en) * | 2013-06-19 | 2014-12-25 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JP2015004745A (ja) * | 2013-06-19 | 2015-01-08 | 株式会社東芝 | パターン形成方法 |
| JP2015050322A (ja) * | 2013-09-02 | 2015-03-16 | 日本電信電話株式会社 | パターン形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019245013A1 (ja) * | 2018-06-22 | 2019-12-26 | 関東電化工業株式会社 | 硫黄原子を含むガス分子を用いたプラズマエッチング方法 |
| JPWO2019245013A1 (ja) * | 2018-06-22 | 2021-06-24 | 関東電化工業株式会社 | 硫黄原子を含むガス分子を用いたプラズマエッチング方法 |
| US11315797B2 (en) | 2018-06-22 | 2022-04-26 | Kanto Denka Kogyo Co., Ltd. | Plasma etching method using gas molecule containing sulfur atom |
| JP7181931B2 (ja) | 2018-06-22 | 2022-12-01 | 関東電化工業株式会社 | 硫黄原子を含むガス分子を用いたプラズマエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10409157B2 (en) | 2019-09-10 |
| JP6483577B2 (ja) | 2019-03-13 |
| US20170068162A1 (en) | 2017-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102489215B1 (ko) | 유사 원자층 에칭 방법 | |
| KR102436100B1 (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
| TWI567488B (zh) | 使用嵌段共聚物的定向自組裝之自對準圖案化 | |
| KR102637883B1 (ko) | 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용 | |
| KR101184956B1 (ko) | 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법 | |
| US11289332B2 (en) | Directional processing to remove a layer or a material formed over a substrate | |
| JP7025600B2 (ja) | ホウ素ドープアモルファスカーボンハードマスク及び方法 | |
| KR20160061984A (ko) | Beol 상호접속들에 대한 이전 층 자체-정렬형 비아 및 플러그 패터닝 | |
| KR20160008499A (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| US8603921B2 (en) | Maintaining mask integrity to form openings in wafers | |
| US9520298B2 (en) | Plasma method for reducing post-lithography line width roughness | |
| US9640410B2 (en) | Pattern formation method | |
| US9029266B2 (en) | Semiconductor device manufacturing method | |
| JP6483577B2 (ja) | パターン形成方法 | |
| CN105097442A (zh) | 半导体制作工艺 | |
| US9082718B2 (en) | Fine pattern structures having block co-polymer materials | |
| US9543160B2 (en) | Reducing defects in patterning processes | |
| CN108573865B (zh) | 半导体器件及其形成方法 | |
| US9696628B2 (en) | Pattern forming method | |
| KR101614410B1 (ko) | 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법 | |
| KR100634258B1 (ko) | 반도체 장치의 제조방법 | |
| US20150255303A1 (en) | Hard mask removal scheme | |
| KR20240044389A (ko) | 경사 퇴적 및 에칭 프로세스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170530 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180803 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6483577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |