KR102174452B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102174452B1
KR102174452B1 KR1020167001495A KR20167001495A KR102174452B1 KR 102174452 B1 KR102174452 B1 KR 102174452B1 KR 1020167001495 A KR1020167001495 A KR 1020167001495A KR 20167001495 A KR20167001495 A KR 20167001495A KR 102174452 B1 KR102174452 B1 KR 102174452B1
Authority
KR
South Korea
Prior art keywords
etching
polymer
gas
frequency power
high frequency
Prior art date
Application number
KR1020167001495A
Other languages
English (en)
Other versions
KR20160047457A (ko
Inventor
료이치 요시다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160047457A publication Critical patent/KR20160047457A/ko
Application granted granted Critical
Publication of KR102174452B1 publication Critical patent/KR102174452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

제 1 전극과, 상기 제 1 전극에 대향하여 배치되고, 피처리체를 배치하는 제 2 전극을 가지는 처리실을 구비한 기판 처리 장치를 이용하여, 피처리체를 에칭하는 에칭 방법이 제공된다. 이 에칭 방법은, 제 1 폴리머 및 제 2 폴리머를 포함하는 블록 코폴리머가 상분리되어 상기 제 1 폴리머 및 상기 제 2 폴리머의 패턴이 형성된 피처리체를, 처리 가스의 플라즈마에 의해 10 ℃ 이하의 온도로 에칭하여, 상기 제 1 폴리머 및 상기 제 2 폴리머 중 적어도 일방의 폴리머를 제거하는 공정을 포함한다.

Description

에칭 방법{ETCHING METHOD}
본 발명은 에칭 방법에 관한 것이다.
반도체 디바이스의 향상된 미세화를 실현하기 위해서는, 지금까지의 포토리소그래피 기술을 이용한 미세 가공에 의해 얻어지는 한계 치수를 하회할 필요가 있다.
차세대 미세 가공 기술로서, 질서 패턴을 자발적으로 조직화하는 자기 조직화(self-assembled) 재료 중 하나인 자기 조직화 블록 코폴리머(BCP : blockcopolymer)가 주목받고 있다(특허 문헌 1 참조). 구체적으로, 먼저, 서로 혼화되지 않은 2 개 이상의 폴리머 블록 성분(A, B)을 함유한 블록 코폴리머를 포함하는, 블록 코폴리머층을 하층막에 도포한다. 이 후, 열처리(어닐링)를 행함으로써 폴리머 블록 성분(A, B)은 자발적으로 상분리된다. 이에 의해 얻어지는 나노 사이즈의 구조 단위로 이루어지는 질서 패턴에 있어서, 어느 일방의 폴리머 성분을 에칭에 의해 선택적으로 제거한다. 그리고, 잔존한 폴리머 성분을 마스크로서 기판에 패턴을 전사함으로써, 원하는 미세 패턴을 얻을 수 있다.
일본특허공개공보 2001-151834호
그러나, 특허 문헌 1의 블록 코폴리머를 사용하는 방법에서는, 폴리머 성분의 에칭 후에 얻어지는 패턴의 LER(Line edge roughness) 또는 LWR(Line width roughness)의 값이 커진다고 하는 문제점을 가지고 있었다.
상기 과제에 대하여, 얻어지는 패턴의 LER 및 LWR의 값을 억제할 수 있는 에칭 방법을 제공한다.
본 발명의 일실시 형태에서는,
제 1 전극과, 상기 제 1 전극에 대향하여 배치되고, 피처리체를 배치하는 제 2 전극을 가지는 처리실을 구비한 기판 처리 장치를 이용하여, 피처리체를 에칭하는 에칭 방법이 제공된다.
상기 에칭 방법은, 제 1 폴리머 및 제 2 폴리머를 포함하는 블록 코폴리머가 상분리되어 상기 제 1 폴리머 및 상기 제 2 폴리머의 패턴이 형성된 피처리체를, 처리 가스의 플라즈마에 의해 10 ℃ 이하의 온도로 에칭하여, 상기 제 1 폴리머 및 상기 제 2 폴리머 중 적어도 일방의 폴리머를 제거하는 공정,
을 포함한다.
본 발명의 실시 형태에 따른 에칭 방법에 의하면, 얻어지는 패턴의 LER 및 LWR의 값을 억제할 수 있다.
도 1은 본 발명의 실시 형태에 따른 에칭 방법의 일례의 순서도이다.
도 2a는 본 발명의 실시 형태에 따른 에칭 방법의 일례를 설명하기 위한 제 1 개략도이다.
도 2b는 본 발명의 실시 형태에 따른 에칭 방법의 일례를 설명하기 위한 제 2 개략도이다.
도 2c는 본 발명의 실시 형태에 따른 에칭 방법의 일례를 설명하기 위한 제 3 개략도이다.
도 3은 본 발명의 실시 형태에 따른 용량 결합형 플라즈마 에칭 장치의 일례의 개략 구성도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대하여 설명한다. 또한, 본 명세서 및 도면에서 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여함으로써 중복된 설명을 생략한다.
(자기 조직화 블록 코폴리머(BCP))
피처리체 상에, 블록 코폴리머를 구성하는 제 1 폴리머 및 제 2 폴리머를 자기 조직화시켜, 자기 조직화 주기 패턴을 형성하는 지향성 자기 조직화 기술(DSA : directed self - assembled)이 알려져 있다.
블록 코폴리머의 자기 조직화에 대하여 간단하게 설명한다. 서로 혼화되지 않은 제 1 폴리머 및 제 2 폴리머를 함유한 블록 코폴리머층을 피처리체에 도포한다. 이 상태에서, 상온으로부터 300 ℃ 이하의 온도로 열처리한다. 통상, 200 ℃ ~ 250 ℃로 열처리하면 블록 코폴리머층은 상분리된다. 그리고, 상분리 후에 온도를 상온으로 되돌려도 블록 코폴리머층은 상분리 상태를 유지한다.
각 폴리머의 폴리머 길이가 짧으면 상호 작용(척력)은 약해지고, 또한 친수성이 강해진다. 폴리머 길이가 길면 상호 작용(척력)은 강해지고, 또한 소수성이 강해진다. 이러한 폴리머의 성질을 이용하여, 도포된 폴리머와 인접하는 층의 친수성 및 소수성 중 적어도 하나를 제어함으로써, 제 1 폴리머와 제 2 폴리머가 순차 배열되는 미세 패턴을 형성할 수 있다. 그리고, 제 1 폴리머 및 제 2 폴리머 중 어느 일방의 폴리머를 에칭에 의해 선택적으로 제거함으로써 타방의 폴리머에 의한 패턴을 형성할 수 있다.
본 실시 형태에서는, 제 1 폴리머 및 제 2 폴리머로서, 폴리스틸렌(PS) 및 폴리메타크릴산 메틸(PMMA)을 사용했다. 이 경우, 블록 코폴리머는, 폴리(스틸렌-b-메틸메타크릴레이트)가 된다. 그러나, 본 실시 형태는 이 디블록 코폴리머에 한정되지 않고, 그 외 사슬 형상 블록 코폴리머 또는 다른 구조를 가지는 블록 코폴리머, 예를 들면, 성형(星型) 코폴리머, 분기 코폴리머, 초분기 코폴리머 및 그래프트 코폴리머를 이용할 수도 있다.
본 실시 형태에서 사용할 수 있는 블록 코폴리머의 구체예로서는, 폴리(스틸렌-b-메틸메타크릴레이트) 외에, 폴리(스틸렌-b-비닐피리딘), 폴리(스틸렌-b-부타디엔), 폴리(스틸렌-b-이소프렌), 폴리(스틸렌-b-알케닐 방향족), 폴리(이소프렌-b-에틸렌옥시드), 폴리(스틸렌-b-(에틸렌-프로필렌)), 폴리(에틸렌옥시드-b-카프로락톤), 폴리(부타디엔-b-에틸렌옥시드), 폴리(스틸렌-b-t-부틸(메타)아크릴레이트), 폴리(메틸메타크릴레이트-b-t-부틸메타크릴레이트), 폴리(에틸렌옥시드-b-프로필렌옥시드), 폴리(스틸렌-b-테트라히드로푸란), 폴리(스틸렌-b-이소프렌-b-에틸렌옥시드), 폴리(스틸렌-b-디메틸실록산), 폴리(메틸메타크릴레이트-b-디메틸실록산), 또는 전술의 블록 코폴리머 중 적어도 1 개를 포함하는 조합 등의 디블록 또는 트리블록 코폴리머를 들 수 있다.
(에칭 방법)
도 1에 본 실시 형태에 따른 에칭 방법의 일례의 순서도를 나타낸다.
본 발명자들은, 블록 코폴리머를 이용한 패턴 형성에 있어서, 제 1 폴리머 및 제 2 폴리머 중 어느 일방의 폴리머를 에칭 제거할 시, 프로세스 온도를 10 ℃ 이하, 바람직하게는 0 ℃ 이하, 더 바람직하게는 -10 ℃ 이하의 저온으로 제어함으로써, 에칭 후의 패턴의 LER 및 LWR 중 적어도 하나를 개선할 수 있는 것을 발견했다. 또한, 프로세스 온도의 저온화에 의해, 제 1 폴리머 / 제 2 폴리머의 선택비가 향상되는 것을 알 수 있었다. 또한, 프로세스 온도의 저온화에 의해, 에칭 레이트가 저하되기 때문에, 에칭의 제어성이 향상되는 것을 알 수 있었다.
즉, 본 실시 형태의 에칭 방법은, 도 1에 나타내는 바와 같이,
제 1 폴리머 및 제 2 폴리머를 포함하는 블록 코폴리머가 상분리되어 상기 제 1 폴리머 및 상기 제 2 폴리머의 패턴이 형성된 피처리체를, 처리 가스의 플라즈마에 의해 10 ℃ 이하의 온도로 에칭하여, 상기 제 1 폴리머 및 상기 제 2 폴리머 중 적어도 일방의 폴리머를 제거하는 공정(S10),
을 포함한다.
본 실시 형태에 따른 에칭 방법에 대하여, 도 2a ~ 2c를 참조하여 상세하게 설명한다. 도 2a ~ 2c에, 본 실시 형태에 따른 에칭 방법의 일례를 설명하기 위한 개략도를 나타낸다. 또한 도 2a ~ 2c에서는, 본 실시 형태에 따른 에칭 방법뿐 아니라, 에칭 대상이 되는 피처리체 상에 대한 블록 코폴리머의 형성예에 대해서도 간단하게 설명한다. 또한, 블록 코폴리머로서 폴리(스틸렌-b-메틸메타크릴레이트)를 사용하는 경우를 예로 들어 설명한다.
먼저, 폴리(스틸렌-b-메틸메타크릴레이트)를 유기 용매에 용해한 도포액이 준비된다. 유기 용매는, 사용하는 블록 코폴리머에 따라, 구성하는 폴리머와 상용성이 높은 것이면, 특별히 한정되지 않고, 예를 들면 톨루엔, 프로필렌글리콜 모노메틸에테르 아세테이트 등이 사용된다.
이어서, 예를 들면 스핀 도포법에 의해, 피처리체(20) 상에 도포한다. 이에 의해, 도 2a에 나타내는 바와 같이, 폴리(스틸렌-b-메틸메타크릴레이트)의 막(21)이 형성된다. 이 막(21)에 있어서는, 도 2a의 삽입도에 모식적으로 나타내는 바와 같이, PS폴리머와 PMMA 폴리머가 서로 혼합되어 있다.
이어서, 도 2b에 나타내는 바와 같이, 폴리(스틸렌-b-메틸메타크릴레이트)의 막(21)이 형성된 피처리체(20)를, 히터 플레이트(HP) 상에 두고, 정해진 온도로 가열한다. 이에 의해, 폴리(스틸렌-b-메틸메타크릴레이트)에 상분리가 발생하여, 도 2b의 삽입도에 모식적으로 나타내는 바와 같이, PS 영역(DS)과 PMMA 영역(DM)이 교호로 배열된다. 여기서, 영역(DS)의 폭은 PS의 중합도에 의존하고, 영역(DM)의 폭은 PMMA의 중합도에 의존하기 때문에, 중합도를 조정함으로써, 영역(DS) 및 영역(DM)이 동일한 피치로 반복 배열된, 원하는 패턴을 형성할 수 있다.
이어서 도 2c에 나타내는 바와 같이, 예를 들면 산소(O2) 가스 및 아르곤(Ar) 가스 등을 포함하는 처리 가스의 플라즈마에 의해 에칭함으로써 PMMA 영역(DM)을 선택적으로 에칭하여, PS 영역(DS)으로 이루어지는 패턴이 형성된다. 처리 가스로서는, 사용하는 블록 코폴리머의 종류에 따라, 블록 코폴리머를 구성하는 2 종류의 폴리머 중, 적어도 일방의 폴리머를 선택적으로 에칭하는 처리 가스이면, 특별히 상술한 처리 가스에 한정되지 않는다. 처리 가스의 구체예로서는, 상술한 O2, Ar과 더불어, 사불화 메탄(CF4), 육불화 에탄(C2F6), 트리플루오르메탄(CHF3), 디플루오르메탄(CH2F2), 헥사플루오르에탄(CF3CF3), 브롬(Br), 질소(N2), 삼불화 질소(NF3), 염소(Cl2), 사염화 탄소(CCl4), 브롬화 수소(HBr), 육불화 유황(SF6) 등을 들 수 있다. 이들 처리 가스 중에서도, 비퇴적계의 처리 가스를 사용하는 것이 바람직하며, O2 가스 및 Ar 가스의 혼합 가스를 사용하는 것이 보다 바람직하다. 퇴적계의 처리 가스를 사용한 경우, 에칭 시의 선택비는 향상되지만, 에칭 후에 패턴의 도괴 등에 의해 위글링(Wiggling)이 발생하는 경우가 있다.
또한, O2 가스 및 Ar 가스의 혼합 가스를 사용하는 경우, 추가의 가스로서 일산화탄소(CO) 또는 이산화탄소(CO2)를 포함하는 것이 바람직하다. 이들 가스를 추가함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나가 작아지기 때문에 바람직하다.
에칭 시에 있어서의 처리 가스의 유량으로서는, 특별히 제한은 없지만, 처리 가스의 총 유량은 적은 것이 바람직하며, O2 가스 및 Ar 가스를 사용하는 경우, O2 가스 및 Ar 가스의 총 유량은 1000 sccm 이하로 하는 것이 바람직하다. 처리 가스의 총 유량을 적게 함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나가 작아지는 경향이 있다. 처리 가스의 총 유량을 작게 한 경우, 상술한 바와 같이 얻어지는 패턴의 LER 및 LWR 중 적어도 하나가 작아지지만, 에칭 레이트가 빨라져, 에칭 처리의 제어가 기술적으로 곤란해지는 경우가 있다. 그 경우는, 예를 들면 후술하는 고주파 전력의 출력 등의 다른 조절 수단을 조절함으로써, 에칭 제어성을 향상시키는 것이 바람직하다.
또한, O2 가스 및 Ar 가스를 사용하는 경우, 폴리머층의 하층의 후술하는 중성막의 에칭 레이트를 확보할 수 있는 범위 내에서, O2 가스의 분압을 낮게 해도 된다. 일반적으로, O2 가스의 분압을 낮게 한 경우, LER 및 LWR 중 적어도 하나가 커지지만, 잔존하는 PS막의 마스크 잔량도 커지는 경향이 있다. 따라서, 큰 마스크 잔량이 요구되는 용도에 적용하는 경우에는, O2 가스의 분압을 낮추는 것이 바람직하다. 또한, O2 가스의 분압을 낮춤으로써, 에칭 레이트가 낮아지기 때문에 에칭 제어성이 향상된다.
또한, 에칭 시에 있어서의 레지던스 타임은 길게 하는 것이 바람직하다. 다른 에칭 조건 또는 장치 구성에도 의존하지만, 본 실시 형태에 있어서는, 레지던스 타임은 2 초 ~ 13 초의 범위 내로 하는 것이 바람직하다. 이 레지던스 타임의 범위 내에서, 레지던스 타임은 길게 하는 것이 바람직하다. 이에 의해, 폴리머층의 하층의 중성막의 에칭 레이트가 향상되고, 선택비가 향상되기 때문에 바람직하다. 또한, 레지던스 타임이란, 처리 가스의 에칭 장치 내의 에칭에 기여하는 부분에 있어서의 체류 시간을 의미하고, 구체적으로, 웨이퍼 면적에 전극 간의 거리를 곱하여 구한 유효 챔버 체적을 V(L)로 하고, 처리실 내의 압력을 P(mTorr)로 하고, 상기 처리 가스의 유량을 S(sccm)로 한 경우에, 레지던스 타임(τ)은 이하의 식 1로 산출된다.
τ = P · V / S(초) ··· (식 1)
또한, 에칭 시에는, 후술하는 에칭 장치의 하부 전극에, 바이어스용의 고주파 전력(LF)을 인가하는 것이 바람직하다. 바이어스용의 고주파 전력을 인가함으로써, 처리 가스에 기인하는 에칭성의 이온의 조사가 촉진되어, LER 및 LWR 중 적어도 하나가 낮은 패턴을 얻을 수 있다.
본 실시 형태에 따른 에칭 방법은 또한, S10의 폴리머를 제거하는 공정 이전 또는 이후의 어느 일방에, 폴리머(층)를 막질 개선(큐어)하는 공정을 가지는 것이 바람직하다. 이에 의해, 얻어지는 패턴의 LER 및 LWR을 더 저감할 수 있다. 또한, 패턴의 기계적 강도의 열화, 나아가서는, 막질의 악화를 개선할 수 있다.
막질 개선하는 방법으로서는, 자외선(UV) 조사 장치를 사용하여, 폴리머층에 UV를 조사하는 방법, 수소(H2) 가스를 포함하는 처리 가스의 플라즈마를 이용하여, 폴리머층에 플라즈마 처리를 실시하는 방법 등을 들 수 있다. 또한, 플라즈마 처리에서 사용되는 H2 가스를 포함하는 처리 가스는, 일반적으로, H2 가스, 질소(N2) 가스 및 메탄(CH4) 가스의 혼합 가스, 또는 H2 가스 및 Ar 가스의 혼합 가스 등이 사용된다.
(피처리체)
본 실시 형태의 에칭 방법을 실시할 수 있는, 블록 코폴리머층이 형성되는 피처리체로서는, 특별히 제한되지 않고, 예를 들면, 전자 부품용의 기판 또는 이 기판에 정해진 배선 패턴이 형성된 것 등을 사용할 수 있다. 보다 구체적으로는, 상기 기판으로서, 실리콘 웨이퍼 기판, 구리, 크롬, 철, 알루미늄 등의 금속제의 기판, 글라스 기판 등을 사용할 수 있다. 또한, 배선 패턴의 재료의 구체예로서는, 예를 들면 구리, 알루미늄, 니켈, 금 등을 들 수 있다.
또한, 피처리체는 상술한 기판 상에, 예를 들면 중성막이 형성된 것을 사용해도 된다. 중성막으로서는, 특별히 한정되지 않고, 종래 공지의 것을 사용할 수 있다. 중성막의 제조예로서는, 폴리스틸렌(PS)과 폴리메틸메타크릴레이트(PMMA)의 랜덤 공중합체를, 정해진 용매에 용해한 것을 피처리체 상에 도포하고, 수 분 내지 수 시간 열처리하는 것 등을 들 수 있다. 또한, 피처리체는, 상술한 기판과 중성막의 사이에, 무기계의 막(무기막) 및 유기계의 막(유기막) 중 적어도 하나가 마련된 것이어도 된다. 무기막으로서는, 예를 들면, 무기 반사 방지막(무기 ARC)을 들 수 있다. 유기막으로서는, 유기 반사 방지막(유기 BARC), 다층 레지스트법에 있어서의 하층막 등을 들 수 있다.
또한, 본 실시 형태에 따른 에칭 방법에서는, 제 1 폴리머 또는 제 2 폴리머 중 어느 일방만을 에칭해도 되고, 에칭된 폴리머와는 반대의, 잔존하는 폴리머를 마스크로서, 에칭된 폴리머의 하층에 존재할 수 있는 예를 들면 중성막 등의 하층막도 에칭하는 구성이어도 된다.
(에칭 장치)
이어서, 본 실시 형태에 따른 에칭 방법을 실시 가능한 에칭 장치의 일례에 대하여, 도 3을 참조하여 설명한다. 도 3에, 실시 형태에 따른 용량 결합형 플라즈마 에칭 장치의 일례의 개략 구성도를 나타낸다.
일 실시 형태에 따른 플라즈마 에칭 장치(101)는, 마그네트론형 반응성 이온 에칭(Reactive Ion Etching ; RIE) 장치로서 구성되어 있다.
플라즈마 에칭 장치(101)는, 예를 들면 알루미늄 또는 스테인리스 스틸 등의 금속으로 구성되고, 접지되어 있는 챔버(C)를 가지고 있다.
챔버(C)의 내부에는, 예를 들면 웨이퍼(W)를 배치하기 위한 배치대(102)가 마련되어 있다. 배치대(102)는 예를 들면 알루미늄 등으로 구성되고, 절연 부재(103)를 개재하여 도체로 형성되는 지지부(104)에 지지되어 있다.
배치대(102)의 상면의 주위에는, 예를 들면 실리콘 또는 석영 등으로 형성되는 포커스 링(105)이 배치되어 있다. 배치대(102)의 상면에는, 웨이퍼(W)를 정전 흡착력에 의해 유지하기 위한 정전 척(106)이 마련되어 있다.
배치대(102) 및 지지부(104)는, 볼 나사(107)를 포함하는 승강 기구에 의해 승강 가능하게 구성되어 있다. 또한, 이 승강 기구를 포함하는 지지부(104)의 하방 영역은, 스테인리스 스틸 등으로 형성되는 벨로우즈(108)로 덮여 있다. 벨로우즈(108)의 외측에는 벨로우즈 커버(109)가 마련되어 있다.
포커스 링(105)의 하면은 배플판(110)에 접속되어 있고, 포커스 링(105)은 배플판(110), 지지부(104) 및 벨로우즈(108)를 개재하여 챔버(C)와 도통하고 있다.
챔버(C)는, 상부 챔버(101a)와, 이 상부 챔버(101a)보다 직경이 큰 하부 챔버(101b)를 가진다. 하부 챔버(101b)의 벽측에는 배기구(111)가 형성되어 있다. 배기구(111)에는 배기관을 개재하여 배기 장치(112)가 접속되어 있다. 배기 장치(112)로서는, 예를 들면 진공 펌프 등이 사용되고, 이를 작동시킴으로써, 챔버(C) 내의 처리 공간을 정해진 진공도까지 감압할 수 있다.
하부 챔버(101b)의 측벽에는, 웨이퍼(W)의 반입반출구를 개폐하는 게이트 밸브(113)가 장착되어 있다.
배치대(102) 또는 후술하는 상부 전극으로서 구성되는 샤워 헤드(120) 중 적어도 일방에는, 정합기(114)를 개재하여 플라즈마 생성 및 반응성 이온 에칭(RIE)용의 제 1 고주파 전원(115)이 전기적으로 접속되어 있다. 제 1 고주파 전원(115)은, 플라즈마 생성용의 고주파 전력(HF)으로서, 예를 들면 100 W ~ 300 W의 출력을 가지는 고주파 전력을 배치대(102) 또는 샤워 헤드(120)로 공급한다. 또한 도 3의 예에서는, 배치대(102), 즉 하부 전극에 제 1 고주파 전원(115)이 전기적으로 접속되어 있는 예를 나타낸다.
플라즈마 생성용의 고주파 전력(HF)의 출력은, 한정되지 않지만, 100 W ~ 300 W의 출력 범위에서는 고출력으로 하는 것이 바람직하다. 플라즈마 생성용의 고주파 전력(HF)의 출력을 크게 함으로써, 에칭 후의 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있다. 또한, 에칭 후의 마스크 잔량을 크게 할 수 있다.
배치대(102)에는, 또한 정합기(125)를 개재하여 제 2 고주파 전원(126)이 전기적으로 접속되어 있는 것이 바람직하다. 제 2 고주파 전원(126)은, 바이어스용의 고주파 전력(LF)으로서, 예를 들면 0 W ~ 100 W의 출력을 가지는 고주파 전력을 배치대(102)에 중첩적으로 공급한다. 예를 들면, 중성막 상에 블록 코폴리머가 형성되어 있는 피처리체에 대하여, 에칭 대상인 폴리머막 및 이 폴리머막의 하층의 중성막을 에칭하는 경우, 중성막은 비교적 견고한 막이기 때문에, 선택비가 충분히 취해지지 않는 경우가 있다. 이 경우, 바이어스용의 고주파 전력을 인가하여, 에칭 대상인 폴리머막 및 이 폴리머막의 하층의 중성막을 단번에 에칭함으로써, 선택비를 크게 취할 수 있다.
또한, 바이어스용의 고주파 전력(LF)은, 간헐적, 즉 펄스 형상으로 인가하는 것이 바람직하다. 이에 의해, PS막 및 이 PS막의 하층의 중성막의 막 잔량(마스크 잔량)을 크게 할 수 있다.
또한, 고주파 전력이 인가되고 있는 시간을 Ton으로 하고, 인가되고 있지 않 은시간을 Toff로 한 경우, 1 / (Ton + Toff)의 주파수를 가지는 펄스 형상의 고주파 전력이 전극에 인가된다. 일반적으로, 1 / (Ton + Toff)의 주파수는 1 kHz ~ 100 kHz 정도이다. 또한, 이 경우 듀티비는, 인가되고 있는 시간(Ton) 및 인가되고 있지 않은 시간(Toff)의 총 시간에 대한 인가되고 있는 시간(Ton)의 비율, 즉, Ton / (Ton + Toff)로 나타난다. 듀티비는 일반적으로 10 % ~ 90 %이다.
바이어스용의 고주파 전력(LF)의 출력은, 한정되지 않지만, 0 W ~ 100 W의 출력 범위에서는 고출력으로 하는 것이 바람직하다. 바이어스용의 고주파 전력(LF)의 출력을 크게 함으로써, 에칭 후의 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있다. 그러나, 고주파 전력이 플라즈마의 생성에 영향을 미쳐, 에칭의 제어가 곤란해지기 때문에, 바이어스용의 고주파 전력(LF)의 출력은 바람직하게는 100 W정도로 한다.
챔버(C)의 천장부에는 샤워 헤드(120)가 마련되어 있다. 샤워 헤드(120)는 접지 전위로 유지되어, 상부 전극으로서도 기능한다.
정전 척(106)은, 도전막으로 구성되는 전극(106a)을 한 쌍의 절연 시트(106b)의 사이에 개재한 것 등을 사용할 수 있다. 전극(106a)에는 직류 전압원(116)이 전기적으로 접속되어 있다. 웨이퍼(W)는, 직류 전압원(116)으로부터의 직류 전압에 의한 정전 인력에 의해, 정전 척(106)에 정전 흡착된다.
배치대(102)의 내부에는, 예를 들면 원주 방향으로 연장되는 냉매실(117)이 마련되어 있다. 냉매실(117)에는, 도시하지 않은 칠러 유닛으로부터 배관(117a, 117b)을 거쳐 정해진 온도의 냉매가 순환 공급된다. 배치대(102) 상의 웨이퍼(W)는, 순환하는 냉매의 온도에 의해 정해진 처리 온도로 제어된다.
또한, 정전 척(106)의 상면과 웨이퍼(W)의 이면의 사이에는, 가스 공급 기구(118)로부터의 전열 가스, 예를 들면 헬륨(He) 가스가, 가스 공급 라인(119)을 거쳐 공급된다. 가스 공급 기구(118)는, 에칭 가공의 웨이퍼 면내 균일성을 높이기 위하여, 웨이퍼 중심부와 웨이퍼 주연부에서, 가스압을 독립적으로 제어 가능하게 되도록 마련된다.
샤워 헤드(120)는, 그 하면이 배치대(102)의 상면과 평행하게 대향하여 배치되고, 이 샤워 헤드(120)의 하면에는 다수의 가스 토출구(122)가 마련되어 있다. 또한, 샤워 헤드(120)의 내부로서, 가스 토출면의 상부에는, 가스 토출구(122)와 연통하는 버퍼실(121)이 마련되어 있다. 버퍼실(121)의 가스 도입구(120a)에는, 가스 공급 배관(123a)을 개재하여 가스 공급원(123)이 접속되어 있다. 이 가스 공급원(123)으로부터 버퍼실(121)로는 처리 가스가 공급된다.
상부 챔버(101a)의 주위에는, 환 형상 또는 동심 형상으로 연장되는 다이폴 링 자석(124)이 배치되어 있다. 다이폴 링 자석(124)은, 복수 개 예를 들면 16 개의 이방성(異方性) 세그먼트 기둥 형상 자석을 둘레 방향으로 일정 간격으로 배열하는 등에 의해, 전체적으로 일방향을 향하는 균일한 수평 자계를 형성할 수 있도록 구성된다. 다이폴 링 자석(124)을 배치함으로써, 배치대(102)와 샤워 헤드(120)의 사이의 공간에는, 제 1 고주파 전원(115)으로부터의 고주파 전력에 의해 연직 방향으로 RF 전계가 형성되고, 또한 수평 방향으로 자계가 형성된다. 이들 직교 전자계를 이용하는 마그네트론 방전에 의해, 배치대(102)의 표면 근방에는 고밀도의 플라즈마가 생성된다.
상기 구성의 플라즈마 에칭 장치는, 제어부(130)에 의해 통괄적으로 제어된다.
제어부(130)는, CPU(131)(Central Processing Unit), ROM(132)(Read Only Memory), RAM(133)(Random Access Memory)을 가진다. CPU(131)는, RAM(133) 등의 기억 영역에 저장된 각종 레시피에 따라 플라즈마 처리를 실행한다. 레시피에는, 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 처리실 내 온도(상부 전극 온도, 처리실의 측벽 온도, ESC 온도 등), 압력(가스의 배기), 고주파 전력 또는 전압, 처리 가스의 유량, 전열 가스의 유량 등이 기재되어 있다.
이어서, 구체적인 실시 형태를 들어, 본 발명을 보다 상세하게 설명한다. 또한, 본 명세서에 있어서는, 모든 실시 형태에서, 블록 코폴리머로서 폴리(스틸렌-b-메틸메타크릴레이트)를 사용하고, Ar 가스 및 O2 가스를 포함하는 처리 가스에 의해 폴리메타크릴산 메틸을 선택적으로 에칭했지만, 본 발명은 이 점에 있어서 한정되지 않는다.
(제 1 실시 형태)
제 1 폴리머 및 제 2 폴리머 중 어느 일방의 폴리머를 에칭 제거할 시, 프로세스 온도를 저온으로 제어함으로써, 에칭 후의 패턴의 LER 및 LWR 중 적어도 하나를 개선할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
적어도 중성막이 형성된 피처리체 상에, 상술한 방법에 의해 폴리(스틸렌-b-메틸메타크릴레이트)를 형성했다. 이 피처리체를 정해진 온도로 가열함으로써, PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체를 얻었다.
얻어진 피처리체를, 도 3에 일례를 나타낸 에칭 장치를 이용하여 PMMA 및 PMMA의 하층의 중성막을 선택적으로 에칭했다. 에칭 조건으로서는,
가스종 / 가스 유량 : O2 / Ar = 20 ~ 30 / 340 ~ 510 sccm
피처리체의 하부 온도 : 10 ℃ 또는 -10 ℃
에칭 시간 : 15초
로 하고, 그 외의 에칭 조건은 동일하게 했다.
또한, 피처리체의 하부 온도는, 도 3의 냉매실(117)로 냉매를 도입함으로써, 피처리체의 하부가 10 ℃ 또는 -10 ℃가 되도록 제어했다.
표 1에 각 에칭 조건에서의 에칭 후의 미세 패턴에 관한 결과의 일례를 나타낸다.
예 1 예 2
피처리체의 온도(℃) -10 10
LER(nm) 1.2 1.5
LWR(nm) 1.4 1.8
PS막 및 중성막의 잔량(nm) 25.8 25.1
Bottom 선폭(nm) 11.9 11.9
표 1에 나타나는 바와 같이, 피처리체의 온도, 즉 에칭 온도를 10 ℃로부터 -10 ℃로 보다 저온으로 함으로써, 얻어지는 패턴의 LER 및 LWR을 저감하는 것이 가능한 것을 알 수 있었다. 또한, 표 1에는 나타내고 있지는 않지만, 피처리체의 온도가 10 ℃인 실시 형태는, 피처리체의 온도가 상온인 실시 형태와 비교하여, 충분히 낮은 LER 및 LWR을 가지고 있다.
또한 표 1에 나타나는 바와 같이, 에칭 온도를 저온으로 함으로써, PS막 및 PS막의 하층의 중성막의 막 잔량(마스크 잔량)은 많아졌다. 이는, 에칭 온도를 저온으로 함으로써, PS막의 에칭 레이트에 대하여, PMMA막 및 이 PMMA막의 하층의 중성막의 에칭 레이트가 상대적으로 높아졌기 때문이라고 상정된다.
이상의 결과로부터, 에칭 온도를 저온으로 함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 개선할 수 있고, 또한 에칭 시의 마스크 선택비를 개선할 수 있는 것을 알 수 있었다.
(제 1 실시 형태의 변형예)
또한, 제 1 실시 형태의 변형예로서, PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA 및 PMMA의 하층의 중성막을 선택적으로 에칭했다. 에칭 조건으로서는,
가스종 / 가스 유량 : O2 / Ar = 40 ~ 60 / 680 ~ 1020 sccm
피처리체의 하부 온도 : 10 ℃ 또는 20 ℃
에칭 시간 : 32 초(10 ℃의 실시 형태) 또는 15 초(20 ℃의 실시 형태) :
로 하고, 그 외의 에칭 조건은 동일하게 했다.
각각의 실시 형태에 대하여, PMMA의 에칭 레이트 ERPMMA와 ERPS를 구하고, 그 비의 값(ERPMMA / ERPS)을 구했다. 그 결과, 피처리체의 하부 온도가 10 ℃인 실시 형태의 에칭 레이트비(ERPMMA / ERPS)는 5.0이며, 피처리체의 하부 온도가 20 ℃인 실시 형태의 에칭 레이트비 ERPMMA / ERPS는 1.6이었다. 이 결과, 에칭 온도를 저온으로 함으로써, 에칭 시의 마스크 선택비를 개선할 수 있는 것을 알 수 있었다.
(제 1 실시 형태의 또 다른 변형예)
또한, 제 1 실시 형태의 또 다른 변형예로서, PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA 및 PMMA의 하층의 중성막을 선택적으로 에칭했다. 에칭 조건으로서는,
가스종 / 가스 유량 : O2 / Ar = 40 ~ 60 / 680 ~ 1020 sccm :
피처리체의 하부 온도 : 10 ℃ 또는 30 ℃ :
에칭 시간 : 10 초：
로 하고, 그 외의 에칭 조건은 동일하게 했다.
표 2에, 각 에칭 조건에서의 에칭 후의 미세 패턴에 관한 결과의 일례를 나타낸다.
예 3 예 4
피처리체의 온도(℃) 10 30
중성막의 잔량(nm) 0 ~ 4.0 N / D
PS막 및 중성막의 잔량(nm) 22.5 14.5
표 2에 나타나는 바와 같이, 피처리체의 온도, 즉 에칭 온도를 30 ℃로부터 10 ℃로 보다 저온으로 함으로써, PS막 및 중성막의 막 잔량(마스크 잔량)은 많아졌다. 즉, 본 실시 형태에 있어서도, 에칭 온도를 저온으로 함으로써, 에칭 시의 마스크 선택비를 개선할 수 있는 것을 알 수 있었다.
이상, 제 1 실시 형태에 따라, 프로세스 온도를 저온으로 제어함으로써, 에칭 후의 패턴의 LER, LWR 및 마스크 선택비 중 적어도 하나를 개선할 수 있는 것을 알 수 있었다.
(제 2 실시 형태)
플라즈마 생성용의 고주파 전력(HF) 및 바이어스용의 고주파 전력(LF)을 조절함으로써, LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
먼저, 플라즈마 생성용의 고주파 전력(HF)을 조절함으로써, LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA를 선택적으로 에칭했다. 에칭 조건으로서는,
고주파 전력 : HF / LF = 100, 200 또는 300 W / 100 W
가스종 및 가스 유량 : O2 / Ar = 40 ~ 60 / 680 ~ 1020 sccm
에칭 시간 : 15 초(HF = 100 W의 실시 형태), 10 초(HF = 200 W의 실시 형태) 또는 8 초(HF = 300 W의 실시 형태)
로 했다.
표 3에, 각 에칭 조건에서의 에칭의 미세 패턴에 관한 결과의 일례를 나타낸다.
예 5
피처리체의 온도(℃) 10
HF의 출력(W) 100 200 300
LER(nm) 2.9 1.9 1.6
LWR(nm) 4.2 2.0 2.0
PS막 및 중성막의 잔량(nm) 9.9 19.2 20.5
표 3에 나타나는 바와 같이, 플라즈마 생성용의 고주파 전력(HF)의 출력을 크게 함으로써, LER 및 LWR을 저감할 수 있는 것을 알 수 있었다. 또한, 플라즈마 생성용의 고주파 전력(HF)의 출력을 크게 함으로써, PS막의 막 잔량(마스크 잔량)을 개선할 수 있는 것을 알 수 있었다.
(제 2 실시 형태의 변형예)
이어서, 에칭 장치의 하부 전극에, 바이어스용의 고주파 전력(LF)을 인가함으로써, LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA를 선택적으로 에칭했다. 에칭 조건으로서는,
고주파 전력 : HF / LF = 200 W / 0, 50 또는 100 W
가스종 및 가스 유량 : O2 / Ar = 40 ~ 60 / 680 ~ 1020 sccm
피처리체의 하부 온도 : 10 ℃
에칭 시간 : 80 초(LF = 0 W의 실시 형태), 15 초(LF = 50 W의 실시 형태) 또는 10 초(LF = 100 W의 실시 형태) :
로 하고, 그 외의 에칭 조건은 동일하게 했다.
표 4에, 각 에칭 조건에서의 에칭 후의 미세 패턴에 관한 결과의 일례를 나타낸다.
예 6
피처리체의 온도(℃) 10
LF의 출력(W) 0 50 100
LER(nm) 2.7 2.1 1.9
LWR(nm) 4.6 2.0 2.0
PS막 및 중성막의 잔량(nm) 11.9 14.8 19.2
표 4에 나타나는 바와 같이, 바이어스용의 고주파 전력(LF)을 인가함으로써, 에칭 후의 패턴의 LER 및 LWR을 저감할 수 있는 것을 알 수 있었다. 또한, 바이어스용의 고주파 전력(LF)을 인가함으로써, PS막의 막 잔량(마스크 잔량)을 개선 가능한 것을 알 수 있었다.
이상, 제 2 실시 형태에 의해, 플라즈마 생성용의 고주파 전력(HF) 및 바이어스용의 고주파 전력(LF)을 조절함으로써, LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 알 수 있었다.
(제 3 실시 형태)
이어서, 에칭 공정 이전 또는 이후에, 폴리머의 막질 개선을 행함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA를 선택적으로 에칭했다. 에칭 조건으로서는,
가스종 및 가스 유량 : O2 / Ar = 40 ~ 60 / 680 ~ 1020 sccm
피처리체의 하부 온도 : 10 ℃
로 했다.
그 후, H2 가스 및 Ar 가스를 포함하는 처리 가스의 플라즈마 처리에 의해, 잔존하고 있는 PS 폴리머층의 막질 개선을 행했다.
얻어진 패턴의 LER은 2.5 nm이며, LWR은 2.5 nm였다. 또한, PS막의 막 잔량은 13.9 nm이며, 패턴의 저부의 선폭은 11.0 nm였다. 이 점으로부터, 본 실시 형태에 따른 에칭 공정의 전후에 막질 개선 공정을 행함으로써, LWR 및 LER 중 적어도 하나를 개선할 수 있는 것을 알 수 있었다. 또한, 에칭 시의 마스크 선택비를 개선할 수 있는 것을 알 수 있었다.
또한 본 실시 형태에 있어서는, 막질 개선하는 공정을, 에칭 공정 이후에 실시하는 실시 형태에 대하여 설명했지만, 본 발명은 이 점에 있어서 한정되지 않고, 에칭 공정의 전에 실시해도 된다. 또한, 막질 개선하는 방법은, H2 가스를 포함하는 처리 가스의 플라즈마를 이용하는 방법에 대하여 설명했지만, 본 발명은 이 점에 있어서 한정되지 않고, UV 조사하는 방법 등을 채용해도 된다.
이상, 제 3 실시 형태에 의해, 에칭 공정 이전 또는 이후에, 폴리머막의 막질 개선 처리를 실시함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 개선할 수 있는 것을 알 수 있었다.
(제 4 실시 형태)
이어서, 에칭 공정 시의 처리 가스의 유량을 적게 함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA 및 PMMA의 하층의 중성막을 선택적으로 에칭했다. 예를 들면 압력을 30 mTorr로 한 경우의 에칭 조건을,
가스종 및 가스 유량(산소 분압) : O2 / Ar = 40 ~ 60 / 680 ~ 1020 sccm(1.7 mTorr), 12.8 ~ 19.2 / 340 ~ 510 sccm(1.1 mTorr) 또는 25.6 ~ 38.4 / 680 ~ 1020 sccm(1.1 mTorr)
로 하고, 그 외의 에칭 조건은 동일하게 했다.
표 5에 각 에칭 조건에서의 에칭 후의 미세 패턴에 관한 결과의 일례를 나타낸다.
예 7 예 8 예 9
피처리체의 온도(℃) 10 10 10
유량 O2 / Ar(sccm) 40 ~60 /
680 ~ 1020		 12.8 ~ 19.2 /
340 ~ 510		 25.6 ~ 38.4 /
680 ~ 1020
O2의 분압(mT) 1.7 1.1 1.1
LER(nm) 2.2 1.5 N / D
LWR(nm) 2.5 1.9 N / D
PS막 및 중성막의 잔량(nm) 12.6 15.2 21.8
Bottom 선폭(nm) 13.2 12.2 12.2
표 5의 예 7과 예 8의 비교로부터 명백한 바와 같이, 에칭 시의 처리 가스의 총 유량을 낮게 함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 알 수 있었다.
또한, 표 5의 예 7과 예 9의 비교로부터 명백한 바와 같이, 에칭 시의 처리 가스에 있어서의, O2 가스의 분압을 낮게 함으로써, 에칭 시의 마스크 잔량을 개선할 수 있는 것을 알 수 있었다.
이상, 제 4 실시 형태에 따라, 에칭 시의 처리 가스의 총 유량 및 O2 가스의 분압을 제어함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 개선할 수 있는 것을 알 수 있었다.
(제 5 실시 형태)
이어서, 처리 가스로서 O2 가스 및 Ar 가스의 혼합 가스에 CO 또는 CO2를 첨가함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA 및 PMMA의 하층의 중성막을 선택적으로 에칭했다. 에칭 조건으로서는,
가스종 및 가스 유량 : O2 / Ar / CO = 40 ~ 60 / 680 ~ 1020 / 0 또는 40 ~ 60 sccm
피처리체의 하부 온도 : 10 ℃
로 하고, 그 외의 에칭 조건은 동일하게 했다.
표 6에, 각 에칭 조건에서의 에칭 후의 미세 패턴에 관한 결과의 일례를 나타낸다.
예 10 예 11
피처리체의 온도(℃) 10 10
CO의 유량(sccm) 0 40 ~ 60
LER(nm) 1.5 1.3
LWR(nm) 1.0 1.3
PS막 및 중성막의 잔량(nm) 25.1 23.1
표 6에 나타나는 바와 같이, 에칭의 처리 가스로서 CO를 첨가함으로써, 얻어지는 패턴의 표면의 LER 및 LWR 중 적어도 하나를 개선할 수 있는 것을 알 수 있었다. 또한 본 실시 형태에 있어서는, 첨가 가스로서 CO를 선택했지만, CO2를 첨가한 경우라도 동일하게 LER 및 LWR 중 적어도 하나를 개선할 수 있다.
이상, 제 5 실시 형태에 따라, 에칭 시의 처리 가스에, CO 또는 CO2를 첨가함으로써, 얻어진 패턴의 LER 및 LWR 중 적어도 하나를 개선할 수 있는 것을 알 수 있었다.
(제 6 실시 형태)
이어서, 에칭 시의 레지던스 타임을 제어함으로써, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나를 저감할 수 있는 것을 확인한 실시 형태에 대하여 설명한다.
PS와 PMMA가 정해진 피치로 교호로 배열된 피처리체에 대하여, 하기의 에칭 조건으로 PMMA 및 PMMA의 하층의 중성막을 선택적으로 에칭했다. 에칭 조건으로서는,
레지던스 타임 : 1.22 초, 1.83 초, 4.27 초, 13.42 초
피처리체의 하부 온도 : 10 ℃
로 하고, 그 외의 에칭 조건은 동일하게 했다.
일례로서, 레지던스 타임이 4.27 초의 실시 형태에 있어서, 얻어진 패턴의 LER은 1.6 nm이며, LWR은 1.8 nm였다. 또한, PS막 및 PS막의 하층의 중성막의 막 잔량은 20.5 nm였다. 또한, 다른 에칭 조건(레지던스 타임)에 있어서도, 양호한 러프니스 특성을 가지는 패턴이 얻어졌다.
이 점으로부터, 제 5 실시 형태에 따른 에칭 방법에 있어서, 레지던스 타임을 제어함으로써, PMMA막의 하층의 중성막의 에칭 레이트가 향상되고, 선택비가 향상되기 때문에, PS막 및 이 PS막의 하층의 중성막의 막 잔량(마스크 잔량)을 크게 할 수 있는 것을 알 수 있었다. 또한, 본 실시 형태에 따른 에칭 방법은, 피처리체의 온도를 10 ℃ 이하의 온도로 에칭하기 때문에, 얻어지는 패턴의 LER 및 LWR 중 적어도 하나가 양호하다.
이상, 본 발명의 실시 형태를 구체적으로 설명했지만, 본 발명은 이들 실시 형태에 한정되지 않고, 이들 실시 형태를 본 발명의 주지 및 범위를 일탈하지 않고 변경, 변형 또는 조합할 수 있다.
본 발명을 상세하게 또한 특정의 실시 형태를 참조하여 설명했지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변경 또는 수정을 할 수 있는 것은, 당업자에게 있어 명백하다.
본 국제 출원은, 2013년 8월 29일에 출원된 일본국 특허출원 2013-178583호에 기초하는 우선권을 주장하는 것이며, 2013-178583호의 전체 내용을 여기에 본 국제 출원에 채용한다.
20 : 피처리체
21 : 막
101 : 플라즈마 에칭 장치
102 : 배치대
103 : 절연 부재
104 : 지지부
105 : 포커스 링
106 : 정전 척
111 : 배기구
112 : 배기 장치
113 : 게이트 밸브
114 : 정합기
115 : 제 1 고주파 전원
116 : 직류 전압원
117 : 냉매실
118 : 가스 공급 기구
119 : 가스 공급 라인
120 : 샤워 헤드
121 : 버퍼실
122 : 가스 토출구
123 : 가스 공급원
124 : 다이폴 링 자석
125 : 정합기
126 : 제 2 고주파 전원
130 : 제어부

Claims (13)

  1. 제 1 전극과, 상기 제 1 전극에 대향하여 배치되고, 피처리체를 배치하는 제 2 전극을 가지는 처리실을 구비한 기판 처리 장치를 이용하여, 피처리체를 에칭하는 에칭 방법으로서,
    제 1 폴리머 및 제 2 폴리머를 포함하는 블록 코폴리머가 상분리되어 상기 제 1 폴리머 및 상기 제 2 폴리머의 패턴이 형성된 피처리체를, 처리 가스의 플라즈마에 의해 10 ℃ 이하의 온도로 에칭하여, 상기 제 1 폴리머 및 상기 제 2 폴리머 중 적어도 일방의 폴리머를 제거하는 공정,
    을 포함하며,
    상기 제거하는 공정 이전 또는 이후에, 상기 폴리머의 막질 개선을 행하는 공정을 포함하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 폴리머는 폴리스틸렌이며,
    상기 제 2 폴리머는 폴리메타크릴산 메틸이며,
    상기 처리 가스는 산소 가스 및 아르곤 가스를 포함하는
    에칭 방법.
  3. 제 2 항에 있어서,
    상기 피처리체는, 기판 상에 적어도 중성막 및 상기 블록 코폴리머가 순차 적층된 것이며,
    상기 제거하는 공정은, 상기 폴리메타크릴산 메틸과, 상기 폴리메타크릴산 메틸의 하층의 상기 중성막을 제거하는 공정인
    에칭 방법.
  4. 제 2 항에 있어서,
    상기 처리 가스는, 일산화탄소 가스 또는 이산화탄소 가스를 포함하는
    에칭 방법.
  5. 제 1 항에 있어서,
    상기 제거하는 공정은, 상기 피처리체를, 상기 처리 가스의 플라즈마에 의해 -10 ℃ 이하의 온도로 에칭하는 공정을 포함하는
    에칭 방법.
  6. 제 1 항에 있어서,
    상기 기판 처리 장치는,
    상기 제 1 전극 및 상기 제 2 전극 중 어느 일방에, 상기 플라즈마의 생성용의 제 1 고주파 전력을 인가하는 제 1 고주파 전원과, 상기 제 2 전극에, 바이어스용의 제 2 고주파 전력을 인가하는 제 2 고주파 전원을 가지고,
    상기 제거하는 공정에 있어서의, 상기 제 1 고주파 전력의 출력은 100 W ~ 300 W의 범위 내이며, 상기 제 2 고주파 전력의 출력은 0 W ~ 100 W의 범위 내인
    에칭 방법.
  7. 제 6 항에 있어서,
    상기 제거하는 공정에 있어서, 상기 제 2 고주파 전력은 간헐적으로 인가되는
    에칭 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 막질 개선을 행하는 공정은, 상기 폴리머에 수소를 포함하는 가스의 플라즈마에 의해 플라즈마 처리를 실시하는 공정 또는 상기 폴리머에 자외선을 조사하는 공정을 포함하는
    에칭 방법.
  10. 제 9 항에 있어서,
    상기 수소를 포함하는 가스는, 수소 및 아르곤의 혼합 가스 또는 수소, 질소 및 메탄의 혼합 가스인
    에칭 방법.
  11. 제 1 항에 있어서,
    상기 제거하는 공정에 있어서의, 상기 처리 가스의 총 유량은 1000 sccm 이하인
    에칭 방법.
  12. 제 2 항에 있어서,
    상기 제거하는 공정에 있어서의, 상기 산소 가스의 분압은 1.1 mTorr 이하인
    에칭 방법.
  13. 제 1 항에 있어서,
    상기 피처리체의 면적에, 상기 제 1 전극과 상기 제 2 전극 간의 거리를 곱하여 구한 유효 챔버 체적을 V(L)로 하고, 상기 처리실 내의 압력을 P(mTorr)로 하고, 상기 처리 가스의 유량을 S(sccm)로 한 경우에, P · V / S로 나타나는 레지던스 타임의 값이 2 초 ~ 13 초의 범위 내인
    에칭 방법.
KR1020167001495A 2013-08-29 2014-08-18 에칭 방법 KR102174452B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013178583A JP6170378B2 (ja) 2013-08-29 2013-08-29 エッチング方法
JPJP-P-2013-178583 2013-08-29
PCT/JP2014/071540 WO2015029817A1 (ja) 2013-08-29 2014-08-18 エッチング方法

Publications (2)

Publication Number Publication Date
KR20160047457A KR20160047457A (ko) 2016-05-02
KR102174452B1 true KR102174452B1 (ko) 2020-11-04

Family

ID=52586382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001495A KR102174452B1 (ko) 2013-08-29 2014-08-18 에칭 방법

Country Status (8)

Country Link
US (1) US10468268B2 (ko)
EP (1) EP3041033B1 (ko)
JP (1) JP6170378B2 (ko)
KR (1) KR102174452B1 (ko)
CN (1) CN105453236B (ko)
SG (1) SG11201600696PA (ko)
TW (1) TWI621175B (ko)
WO (1) WO2015029817A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449674B2 (ja) 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6643876B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
US9978563B2 (en) 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11650506B2 (en) 2019-01-18 2023-05-16 Applied Materials Inc. Film structure for electric field guided photoresist patterning process
WO2021087178A1 (en) * 2019-10-29 2021-05-06 Hzo, Inc. Plasma ashing for coated devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149915A (ja) * 2012-01-23 2013-08-01 Tokyo Electron Ltd エッチング方法及びエッチング装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752807B2 (ja) * 1991-07-17 1998-05-18 株式会社日立製作所 プラズマ処理装置
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
US6805809B2 (en) * 2002-08-28 2004-10-19 Board Of Trustees Of University Of Illinois Decal transfer microfabrication
US7144521B2 (en) * 2003-08-22 2006-12-05 Lam Research Corporation High aspect ratio etch using modulation of RF powers of various frequencies
US7030495B2 (en) * 2004-03-19 2006-04-18 International Business Machines Corporation Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7828986B2 (en) 2007-10-29 2010-11-09 International Business Machines Corporation Forming surface features using self-assembling masks
CN101515625B (zh) * 2009-03-31 2011-09-14 上海蓝光科技有限公司 发光二极管芯片衬底结构的制备方法
US7952174B2 (en) 2009-05-28 2011-05-31 Micron Technology, Inc. Method and apparatus providing air-gap insulation between adjacent conductors using nanoparticles
CN101930179B (zh) * 2009-06-19 2012-08-22 中芯国际集成电路制造(上海)有限公司 钝化光刻胶表面的方法以及光刻方法
US8877641B2 (en) * 2009-12-28 2014-11-04 Spansion Llc Line-edge roughness improvement for small pitches
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2012051060A (ja) * 2010-08-31 2012-03-15 Institute Of Physical & Chemical Research 金属ナノ構造体を表面に備える基板及びその製造方法
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
US8691925B2 (en) * 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US8828744B2 (en) * 2012-09-24 2014-09-09 Lam Research Corporation Method for etching with controlled wiggling
EP2733533B1 (en) * 2012-11-14 2018-02-28 IMEC vzw Etching method using block-copolymers
US8945408B2 (en) * 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
US9153457B2 (en) * 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149915A (ja) * 2012-01-23 2013-08-01 Tokyo Electron Ltd エッチング方法及びエッチング装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Gottlieb S. Oehrlein, ‘Plasma-polymer interactions: A review of progress in understanding polymer resist mask durability during plasma etching for nanoscale fabrication’, Journal of Vacuum Science

Also Published As

Publication number Publication date
EP3041033A1 (en) 2016-07-06
TWI621175B (zh) 2018-04-11
TW201513217A (zh) 2015-04-01
US20160163563A1 (en) 2016-06-09
JP2015050201A (ja) 2015-03-16
US10468268B2 (en) 2019-11-05
KR20160047457A (ko) 2016-05-02
EP3041033A4 (en) 2017-05-17
CN105453236B (zh) 2020-05-12
WO2015029817A1 (ja) 2015-03-05
CN105453236A (zh) 2016-03-30
SG11201600696PA (en) 2016-03-30
JP6170378B2 (ja) 2017-07-26
EP3041033B1 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
KR102174452B1 (ko) 에칭 방법
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
KR102266267B1 (ko) 반도체 장치의 제조 방법
KR20150072342A (ko) 반도체 장치의 제조 방법
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI627673B (zh) 具有第一材料與第二材料之結構圖案層的蝕刻方法
KR101835683B1 (ko) 다층막을 에칭하는 방법
US9412618B2 (en) Pattern forming method
US20160203998A1 (en) Etching method
TWI446439B (zh) 電漿處理方法
TW201727738A (zh) 蝕刻方法
JP2015012249A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6997923B2 (ja) ラインエッジ粗さ及び他の集積化目標を満たすラズマ処理方法
JPWO2020161879A1 (ja) ドライエッチング方法及びドライエッチング装置
JP6859088B2 (ja) 半導体装置の製造方法
KR102130229B1 (ko) 에칭 방법
KR102662180B1 (ko) 에칭 방법
JP6077354B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2006147633A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR100535027B1 (ko) 전자 사이클로트론 공명장치를 이용한 반도체 소자의트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant