JPH01103825A - 薄膜形シリコン半導体装置およびその製造方法 - Google Patents

薄膜形シリコン半導体装置およびその製造方法

Info

Publication number
JPH01103825A
JPH01103825A JP63167841A JP16784188A JPH01103825A JP H01103825 A JPH01103825 A JP H01103825A JP 63167841 A JP63167841 A JP 63167841A JP 16784188 A JP16784188 A JP 16784188A JP H01103825 A JPH01103825 A JP H01103825A
Authority
JP
Japan
Prior art keywords
thin film
silicon
semiconductor device
silicon semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63167841A
Other languages
English (en)
Other versions
JPH07114184B2 (ja
Inventor
Tadashi Serikawa
正 芹川
Seiichi Shirai
白井　誠一
Akio Okamoto
章雄 岡本
Shiro Suyama
史朗 陶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63167841A priority Critical patent/JPH07114184B2/ja
Priority to US07/222,966 priority patent/US5132754A/en
Priority to EP88111984A priority patent/EP0301463B1/en
Priority to DE3855765T priority patent/DE3855765T2/de
Publication of JPH01103825A publication Critical patent/JPH01103825A/ja
Priority to US07/857,944 priority patent/US5248630A/en
Publication of JPH07114184B2 publication Critical patent/JPH07114184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、三次元集積回路の構成要素あるいは平面デイ
スプレィなどのスイッチング素子として重要な薄膜形シ
リコン半導体装置およびその製造方法に係り、特に特性
の優れた薄膜形シリコン半導体装置およびその製造方法
に関する。
［従来の技術］ 薄膜形シリコン半導体装置は、近年、特に三次元集積回
路の構成要素あるいは平面デイスプレィ用スイッチング
素子として注目され、盛んに研究が行われている。この
半導体装置については、Ｄ、Ｓ、Ｍａｌｈｉ等によって
ＥＤ−３２、１９８５年、２５８〜２８１頁［ＩＥＥＥ
　Ｔｒａｎｓ、　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　
ＥＤ−３２（１９８５）　ｐｐ２５８〜２８１］に詳細
に報告されている。上記用途に使用されている薄膜形シ
リコン半導体装置は、電界効果型トランジスタの場合、
絶縁性基板上に堆積した厚さ０．０５μｍ〜２，０μｍ
のシリコン薄膜を基体として構成されており、コブラナ
ー構造およびスタガー構造のものが最も広く用いられて
いる。第１１図はコブラナー構造の薄膜形シリコン半導
体装置の構造を示す断面図である。この半導体装置は絶
縁基板１の表面に絶縁膜２を形成し、その上にシリコン
薄膜３．ケート絶縁膜４およびゲート電極５を積層し、
さらに出力用としてソース電極／ドレイン電極６および
金属配線７を設けた構造を有する。第１２図にスタガー
構造の薄膜形シリコン半導体装置の構造を示す。この半
導体装置では絶縁膜２上にゲート電極５．ケート絶縁膜
４およびシリコン薄膜３が順次積層されている。ソース
電極／ドレイ電極６はゲート絶縁膜４上に形成されてい
る。
ゲート電極５に正もしくは負の電圧を印加すると、シリ
コン薄膜３の内部、特にシリコン薄膜３とゲート絶縁膜
４との界面近傍にキャリヤか誘起され、この誘起キャリ
ヤがソース電極とトレイン電極との間を流れて、金属配
線７に出力電圧があられれ、この薄膜形シリコン半導体
装置が動作する。以上の説明から明らかなように、この
半導体装置の特性はシリコン薄膜ｉ膜の特性によって著
しく影響される。
薄膜形シリコン半導体装置におけるシリコン薄膜の形成
には、従来、シラン（ＳｉＨ４１あるいはジシラン（Ｓ
ｉ２１１６）等を主原料とするガスからの熱分解、析出
を基本原理とするいわゆる熱気相成長法（熱ＣＶＤ法）
および、これよりも低い基板温度での処理か容易である
プラズマを利用したプラズマ気相成長法（プラズマＣＶ
Ｄ法）が用いられている。プラズマＣＶＤ法は、熱ＣＶ
Ｄ法に比へて、膜堆積時の温度が低く、４００℃以下で
もシリコン薄膜の堆積が行なえるため、ガラス等の安価
な基板を使用できる特徴を有し、液晶を用いたフラット
パネルにおけるスイッチ素子の製造用として用いられて
いる。ただ、この方法によるシリコン薄膜は、アモルフ
ァス状態であるために、キャリヤのり動度が１　ｃｍ２
／Ｖ−ｓと、非常に低く、高性能な薄膜形シリコン半導
体装置を得ることは困難である。
一方、熱ＣＶＤ法では、プラズマＣＶＤ法に比べて基板
温度が高いために、アモルファス状態てなく、多結晶状
態のシリコン膜が得られる。しかし、この方法での基板
温度は、６００℃ないし７００℃と、シリコンの融点１
４１２℃に比へて著しく低いため、微小な結晶から成る
多結晶状態にとどまる。このため、熱ＣＶＤ法による薄
膜形シリコン半導体装置の性能は、プラズマＣＶＤ法に
よるアモルファス状態のシリコン薄膜の場合よりは優れ
ているか、この半導体装置におけるキャリヤ移動度は、
高々１０ｃｍ２／Ｖ−ｓ程度である。このように、基板
温度がかなり高く、かつ、比較的低いキャリヤ移動度の
ために、この熱ＣＶＤ法による多結晶シリコン薄膜の場
合も、その適用領域は著しく限定される。
上記の熱ＣＶＤ法やプラズマＣＶＤ法によるシリコン薄
膜から構成された半導体装置の特性が劣る理由は、これ
らの方法によるシリコン薄膜がアモルファス状態であり
、または結晶粒が極端に小さい微結晶状態であるからで
ある。
この問題点を解決して、優れた特性にする一般的な方法
は、このシリコン薄膜の堆積後に、熱処理を施して、結
晶粒を大きくする方法である。すなわち、ＣＶＤ法等の
化学反応を利用した方法でシリコン薄膜を堆積し、その
後、レーザ溶融法や、高温長時間の炉中アニール法等に
より結晶化を行い、この膜の結晶粒径を１μｍ以上に巨
大化するものである。しかし、このような方法で結晶粒
径を巨大化した場合でも、キャリヤ移動度は高々１００
ｃｍ２／Ｖ−ｓであり、多方面の応用に対して充分な値
とは言えない。
以上に述へた、従来からの薄膜形シリコン半導体装置に
は、高性能な特性が得られないことの外にも問題がある
。プラズマＣＶＤ法により形成したシリコン薄膜では、
膜が基板から剥離する事故か頑緊に起こる。これは、膜
堆積時の基板温度が低いために、未反応のシランガス（
シラン５ｉ８４が最も広く使用されている）や水素ガス
等が膜中に多量に残存し、これらのガスが、薄膜形シリ
コン半導体装置の製造の途中で放出されるからである。
この方法に対し、熱ＣＶＤ法による多結晶シリコン薄膜
形成法や、この薄膜に熱処理を施し、結晶粒径を巨大化
する方法では、プラズマＣＶＤ法におけるような剥離の
問題はない。しかし、これらの方法では、基板を、高い
温度に晒すため、高温度に耐えられない基板（例えば、
ガラス）上には、この薄膜形シリコン半導体装置か形成
できす、さらに三次元集積回路では、基板内部にすてに
製作されている半導体装置の特性か劣化したり、破壊さ
れる問題がある。
さらに、比較的特性に優れた、巨大結晶粒から成る薄膜
形シリコン半導体装置では、特性のバラツキが大きいこ
とも問題である。これは、半導体装置の大きさが、結晶
粒径に匹敵するためである。第１３図はソース電極８お
よびトレイン電＄ｉ９を含むチャネル領域の平面図であ
る。図示するように、結晶粒１０が大きいと、チャネル
領域に存在する、キャリヤの輸送の妨げとなる結晶粒界
１１の本数と位置が、各半導体装置ごとに異なり、この
ために、特性が大きく変動するからである。このことは
、例えば、Ｋに、Ｎｇ等による論文：　ＩＥＥＥＥｌｅ
ｃｔｒｏｎ　　ＤｅｖｉｃｅＬｅｔｔｅｒｓ、　　ＥＤ
Ｌ−２，１９８１，３１６−３１８ベージ、に実例を示
して詳細に述べられている。
また、多結晶シリコン薄膜を湿式法や乾式法のエツチン
グにより加工する際に、結晶粒界は結晶粒内よりも著し
く腐食される。このために、従来からの巨大な結晶粒を
有する多結晶シリコン半導体装置では、第１３図に示し
たように、多結晶シリコン薄膜のパターンの側面をシャ
ープに加工することか困難である。このため、・、微細
寸法の薄膜形シリコン半導体装置を、高歩留まりで製造
することは難しかった。
［発明が解決しようとする課題］ 以上述べたように、従来技術においては、高性能の薄膜
形シリコン半導体装置を低温の工程で得ることが困難で
あり、あるいは、製造歩留まりが低いという問題点があ
った。
本発明の目的は、これらの従来技術の薄膜形シリコン半
導体装置製造における問題点を解決し、優れた特性を有
する薄膜形シリコン半導体装置を提供すること、および
そのような薄膜形シリコン半導体装置を低温で歩留まり
よく製造する方法を提供することにある。
［課題を解決するための手段］ 本発明の薄膜形シリコン半導体装置は、絶縁性基板上に
設けられた薄膜形シリコン半導体装置において、薄膜形
シリコン半導体装置を構成するシリコン薄膜は格子定数
がシリコン単結晶の格子定数より小さな値を有する多結
晶化シリコン薄膜から成ることを特徴とする。
本発明の製造方法は、絶縁性基板上に薄膜形シリコン半
導体装置を製造する方法において、圧カニ　３．５Ｐａ
以下の不活性ガス中でのグロー放電によるスパッタ法に
よりアモルファスシリコン薄膜を堆積する工程と、アモ
ルファスシリコン薄膜にアニ゛−ル処理を施して格子定
数が単結晶の格子定数より小さい多結晶体とする工程と
を有することを特徴とする特 ［作　用］ 本発明によれば、圧力３．５Ｐａ以下の不活性ガス中て
のスパッタ法によって緻密なアモルファスシリコンＲＨ
を堆積する。このアモルファスシリコン薄膜に単時間の
アニール処理を施して多結晶化する。この時多結晶シリ
コン薄膜の格子定数が単結晶の格子定数より小さい値と
なるように、アニール時間を選定する。このようにして
得られた多結晶シリコン薄膜を用いて製作された薄膜形
シリコン半導体装置はキャリヤ移動度が高く、すぐれた
特性を有する。
［実施例］ 以下、実施例に基づいて本発明の詳細な説明する。
第１図は本発明によるコブラナー構造薄膜形シリコン半
導体装置を製造する工程を示す図である。（Ａ）は例え
ばガラスからなる絶縁性基板１２に研磨、洗浄など所定
の処理を施した後、窒化シリコン膜あるいは５ｉ０２膜
等の第１絶縁膜１３を堆積し、次いでスパッタリングに
よってシリコン原子膜１４を堆積し、さらに、外部から
のイ５染を防ぐために、厚さ０．０５〜１．０μｍの第
２絶縁膜（Ｓｉｎ、膜あるいは窒化シリコン膜）　１５
を堆積した状態を示している。ＣＢ）はシリコン薄膜１
４にレーザ光を照射して短時間の熱処理を施し、多結晶
状態とした後、通常のホトリソグラフィ技術およびエツ
チング技術を用いてシリコン薄膜１４を加工し、その後
第２絶縁膜１５を除去し、さらに、厚さ００５〜０．２
μｍの５ｉ０２膜あるいは窒化シリコン膜からなるゲー
ト絶縁膜１６を形成した状態を示す。（Ｃ）はホトリソ
グラフィ等を用いることによりて、ゲート絶縁膜１６上
にゲート電極１７を形成し、さらにシリコン薄膜に不純
物を導入したソース電極／ドレイン電極１８を形成した
状態を示す。（ＤＪは、さらに、ホトリソグラフィ等に
より、配線となる金属膜（Ａ℃など）１９を形成した状
態を示している。
スパッタリングに用いた装置は、概略第２図に示す通り
の構造で、真空４＠２ｏ、電極２１．電極シールド２２
．基板支持台２３．ヒータ２４．ガス導入口２５、排気
口２６を具えている。電極２１上にシリコンからなるタ
ーゲット２７を、基板支持台２３上に基板２８を設置し
、真空槽２０内を排気する。ガス導入口２５から不活性
ガスを導入し、電極２１に負の直ａ電圧もしくは通常１
３．５５ＭＨｚの高周波電圧を印加すると、グロー放電
が発生し、イオンが生成されてターゲット２７の表面に
衝突し、ターゲット表面からシリコン原子が叩き出され
、基板２８上に堆積してシリコン薄膜が形成される。な
お、電極シールド２２は、スパッタリング操作の際、タ
ーゲット２７のみがスパッタを起し、電極２１はエツチ
ングを受けることのないように、電極２１の保護用とし
て設けたものであり、また、ヒータ２４は基板２８を任
意の温度に加熱することができるように設けたものであ
る。
スパッタガスとしてアルゴンを用い、アルゴン圧力２．
ＯＰａ　、スパッタ電力（ＲＦ）１．５ｋＷ　、基板温
度１００℃以下でシリコン薄膜の堆積を行った。
スパッタ法によれば、基板温度が低く、またスパッタリ
ングの場合に特有のノックオン現象によす、すでに堆積
しているシリコン原子の一部が高エネルギで基板に衝突
したシリコン原子あるいはアルゴン原子によって膜の内
部に押し込まれるので、得られるシリコン薄膜は緻密で
繊維状組織を有するアモルファス状態となる。基板の曲
率から測定される堆積膜の内部応力は圧縮性応力である
。
このアモルファスシリコン薄膜に照射出力２．８Ｗ（ビ
ーム径５０μｍ）のアルゴンレーザを各被照射部位にお
ける照射時間がＩｍｓとなるように走査してアニール処
理を行い、多結晶シリコン薄膜とした。その後第１図に
示した工程に従ってｎ型チャネル薄膜シリコン半導体装
置を製作した。第３図はこのようにして製作したｎ型チ
ャネル薄膜形シリコン半導体装置について、ドレイン電
圧−ドレイン電梳特性をゲート電圧をパラメータとして
示したものである。この薄膜形シリコン半導体装置のチ
ャネル長は４０μｍ、チャネル幅は１５００μｍである
。この図から求めたキャリヤ移動度け１９０ｃｍ’／Ｖ
−ｓである。第３図に見られるように、本発明の薄膜形
シリコン半導体装置は良好な三極管特性を示し、高いキ
ャリヤ移動度を有する。
第４図にチャネル幅を１０μｍに固定し、チャネル長を
変えた試料についてキャリヤ移動度の測定を行フた結果
を示す。その他の製造条件は第４図に示した試料と同一
である。この結果から、チャネル長を変えた場合にも、
キャリヤ移動度の変化が極めて小さいことが知られる。
このことは、本発明による場合、チャネル内に存在する
結晶粒界の本数か変化しても、薄膜形シリコン半導体装
置の特性の変動を極めて小さくてきることを示すものて
あり、実際の半導体装置の設計あるいは使用に関して極
めて有利な条件を有することを示すものである。
上述した方法で作製した多結晶シリコン薄膜の結晶構造
をＸ線回折の測定結果から同定した。第５図に、シリコ
ン薄膜のＸ線回折の測定結果の一例を示す。この図から
、本発明の多結晶シリコン薄膜は、基板面に垂直方向あ
るいはその近傍方向に、［＋１１］軸を有する結晶粒が
最も多く、その他に［２２０］軸や［３１１］軸を有す
る結晶粒が少量存在する［Ｕｌ］軸配向を示す多結晶シ
リコン薄膜となっていることが分かった。すなわち、（
１１１１面あるいはその近傍の面が基板面に平行な結晶
粒か最も多く存在していることが分かった。回折ピーク
強度比［１１１］／［２２０］は約５である。この値は
ランダム配向の多結晶粉末における強度比１．８と比較
して著しく高い。さらに、これらのピークの位置から求
めた格子定数は、５．４１１人てあり、バルクシリコン
やＣＶＤ法によるシリコン薄ｔＦＪでのイ直５．４３０
１１６人（Ｓ、Ｍ、Ｓｚｅ：　　”Ｐｈｙｓｉｃｓ　ｏ
ｆＳｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ　”　
；Ｊｏｈｎ　Ｗｉｌｅｙ　＆　５ｏｎｓ。
Ｎｅｗ　Ｙｏｒｋ；１９６９．ｐ、５８）より小さいこ
とが分かった。この［１１１］　ピークの半値幅から求
めた結晶粒径は約０．０６μｍであった。なお、この多
結晶シリコン薄膜の厚さは０１６μｍである。
多結晶シリコン薄膜を用いた薄膜形シリコン半導体装置
の特性は、結晶粒界の特性に著しく影響され、結晶粒界
に形成されるポテンシャル障壁が低いほど、そのキャリ
ヤ移動度は高くなることが知られている。第６図は、薄
膜形シリコン半導体装置のキャリヤ移動度（曲線Ａ）お
よびドレイン電流の温度依存性から測定されたポテンシ
ャル障壁（曲線Ｂ）と、多結晶シリコン膜の格子定数の
変化率（（ａ−ａ、）／ａｏの百分率）との関係を測定
した結果である。ここで、ａは多結晶シリコン膜の格子
定数、ａｏは単結晶シリコンの格子定数を表わす。第６
図から、ポテンシャル障壁の高さは、格子定数が小さく
なるとともに低くなり、これに対応してキャリヤ移動度
は上昇していることが分る。多結晶シリコン薄膜の格子
定数がシリコン単結晶の値よりも小さい範囲にある薄膜
形シリコン半導体装置では、キャリヤ移動度は７０ｃｍ
２／Ｖ−ｓ以上と、微細な結晶粒にもかかわらず、大き
な値が得られている。特に格子定数が単結晶の格子定数
の０．８５以下の多結晶薄膜では、キャリヤ移動度は１
５０ｃｍ２／Ｖ−ｓ以上となる。一方、格子定数が単結
晶のそれと等しいか、または大きな値を有する多結晶シ
リコン薄膜を用いては優れた特性の薄膜形シリコン半導
体装置は得られなくなる。
１に のように、本発明の薄膜形シリコン半導体装置は、従来
からのものに比べて、微細な結晶粒径にもかかわらず優
れた特性を有する。結晶粒径が小さくとも優れた特性が
得られることは、薄膜形シリコン半導体装置を高い歩留
まりで製造する上からも非常に重要である。結晶粒界は
、電気的な特性だけでなく、被加工性も、結晶粒内とは
著しく異なる。このため、シリコン薄膜を湿式法や乾式
法のエツチングにより加工する際に、結晶粒界が結晶粒
内よりも著しく腐食されてしまう。この性質のために、
結晶粒が大ぎな、従来の薄膜形シリコン半導体装置では
、第１３図に示したように、シリコン薄膜のパターンの
側面をシャープに加工することが困難であり、このため
、微細寸法の薄膜形シリコン半導体装置を、高歩留まり
で製造することは難しかった。これに対して、本発明に
よれば、結晶粒が微細であるために、シリコン薄膜を、
シャープに加工することができ、微細寸法の半導体装置
を容易に製造できる。
高性能な特性を有する薄膜形半導体装置のための多結晶
シリコン薄膜は、前述したようにシリコン薄膜の堆積時
に高エネルギ粒子が衝突し、この粒子とシリコン原子と
の衝突によって、シリコン原子の一部が膜内部に押し込
まれることによって得られる。従って堆積された薄膜の
性質はスパッタ条件によって変化すると考えられる。な
お、このような性質の膜は、膜形成時に、堆積膜への高
エネルギ粒子の照射を併用する真空蒸着法によっても得
られるが、真空蒸着法では蒸着源の外に、高エネルギ粒
子の発生・加速装置が必要になるために、堆積膜の大面
積化や均一化が困難である。
スパッタ法では、この問題点が容易に解決できる。
第７図に、シリコン薄膜堆積時のスパッタガス圧力によ
る、キャリヤ移動度（曲線Ｃ）の変化、ならびに、結晶
粒界に形成されるポテンシャル障壁の高さ（曲線Ｄ）の
変化が示されている。第７図におけるシリコン薄膜堆積
用のスパッタガスとしてはアルゴンを用い、多結晶化の
アニール条件は、レーザアニール法により、レーザパワ
２．８Ｗ、照射時間１ｍ秒である。堆積したシリコン薄
膜はアルゴンの圧力によらず［，１１１］軸配向を示し
た。この図から分かるように、スパッタガス圧力が低い
ほど、ポテンシャル障壁は低くなるため、キャリヤ移動
度は高くなり、とくに、圧力３．５Ｐａ以下では、その
効果が顕著になる。圧力２．５Ｐａ以下ではキャリヤ移
動度はさらに高く、！５［１ｃｍ２／Ｖ−ｓ以上となる
。
スパッタガス圧が高くなるにつれて、高エネルギ粒子と
アルゴン原子との衝突頻度が増し、基板に入射する高エ
ネルギ粒子のエネルギが失われるため、上記ノックオン
効果が減少する。このために、第７図に示したように、
スパッタガス圧力が３．５Ｐａよりも高くなると、キャ
リヤ移動度が著しく低下する。
スパッタ電力は堆積されたシリコン薄膜の性質にほとん
ど影響を与えなかった。
多結晶シリコン薄膜の性質および薄膜形シリコン半導体
装置の特性は、多結晶化のためのアニール条件によって
も変化する。
アルゴンガス圧力２．０Ｐａでスパッタ堆積したアモル
ファスシリコンＲＨに、照射強度を変えてアルゴンレー
ザ光を照射して多結晶化し、その後第１図に示した工程
に従って薄膜形シリコン半導体装置を製作した。第８図
にこのようにして製作した半導体装置のキャリヤ移動度
とレーザ光の照射出力との関係を示す。照射時間はいず
れも１ｍｓである。この結果から、レーザ光の出力の増
大と共に移動度が著しく犬となることが知られる。
アルゴンガス圧力２．０Ｐａてスパッタ堆積したアモル
ファスシリコン薄膜に、照射時間を変えてアルゴンレー
ザ光を照射して多結晶化し、その後第１図に示した工程
に従って薄膜形シリコン半導体装置を製作した。
第９図に、アニール時間による、キャリヤ移動度（曲線
Ｅ）および多結晶シリコン薄膜の格子定数（曲線Ｆ）の
変化を示す。アニール時間が５０ミリ秒以下の場合は、
レーザ光照射法を使用し、１秒ないし６００秒の時は、
赤外光照射法を用い、それよりも長いアニールは、炉中
アニールにより行った。レーザ光照射は照射出力２８Ｗ
、ビーム径５０１１ｍのレーザ光の走査により行った。
赤外光照射の場合はシリコン薄膜の全面に赤外光を照射
して、薄膜の表面温度を１２００℃に保持した。炉中ア
ニールの場合は電気炉の温度を１１００℃に保った。
１０秒までのアニールでは、多結晶シリコン薄膜の格子
定数は単結晶の値より小さく、キャリヤ移動度の大きな
薄膜形シリコン半導体装置となっている。しかし、これ
よりも、アニール時間を長くすると、キャリヤ移動度は
減少する。
以上説明したように、本発明の特徴である多結晶シリコ
ン膜は単結晶のそれより小さい格子定数を有し、そのよ
うな多結晶シリコン薄膜が得られる条件はスパッタ時の
圧力が３．５Ｐａ以下であり、かつ、多結晶化のための
アニール時間が１０秒以下である。
さらに、第１０図は、シリコン薄膜中のボロン（Ｂ）　
？１度と、半導体装置の動作開始のゲート電圧すなわち
閾値電圧との関係を示す図である。ここて、シリコン薄
膜へのボロンの導入は、第１図（八）のスパッタリング
によるシリコン薄膜堆積後にイオン注入法により行った
。ボロン濃度はイオン注入量とシリコン膜厚から計算し
た値である。
この図の結果から、閾値電圧はボロン濃度の増大ととも
に犬となることが知られ、このことから、ボロン濃度に
よって閾値電圧を制御できることがわかる。ただし、ポ
ロン濃度は１０”７ｃｍ３未満では効果なく、１０＋７
７ｃｍ３を越えると、シリコン薄膜は高濃度不純物トー
プ抵抗体として作用し、０Ｎ−ＯＦＦ電流比を十分に大
きくとることができず、半導体装置としての動作が困難
になる。なお、ボロンの添加方法としては、第２図のス
パッタリング用ターゲット自体に予め所定量のボロンを
添加しておき、スパッタリングさせる方法をとることも
できる。この方法によれば、イオン注入法の場合に比へ
、ターゲットに所定量、すなわち１０１４〜１０１７／
ｃｍ３のホロンを添加しておくだけで、シリコン薄膜形
成時に、ボロンを膜厚方向に均一に添加することか可能
となり、製造工程を短縮できるという利点がある。
なお、本発明を効果的に実現するためのシリコン薄膜は
厚さが０．０５〜２．０μｍの範囲が最適である。厚さ
が０．０５μｍ未満ては均一なアニールが困難となり、
厚さが２．０μｍをこえるとエツチングによるバターニ
ングが困難となり、微細構造の半導体装置を製造するこ
とかてきない。
上に述べた実施例では、スパッタガスとしてアルゴンを
用いているが、他の不活性ガス：ヘリウム、ネオン、キ
セノン、クリプトンを用いても、あるいは、種々の不活
性ガスを相互に混合したものを用いても、同様のアモル
ファスシリコン薄膜が得られ、優れた特性の薄膜形シリ
コン半導体装置が得られる。また、アモルファス状シリ
コン薄膜を結晶化するための短時間のアニール処理法と
しては、実施例ではレーザ光照射法を用いたが、他の方
法であってもよく、例えば、電子ビーム照射法と赤外線
照射法とが挙げられる。電子ビーム照射法は、基板を低
温度に保った状態でシリコン薄膜の近傍だけを選択的に
アニールできる特徴を有するために、ガラス基板上の半
導体装置や３次元集積回路の製造に適する。一方、赤外
線照射法は、ハロゲンランプ等から放出される光を用い
ており、大面積上のシリコン薄膜を一度にアニールてき
る利点がある。何れの方法でも、本発明のスパッタ法に
よるシリコン薄膜に適用すると、多結晶化が容易に行え
、さらに、充分に優れた特性の薄膜形シリコン半導体装
置がレーザ光照射法と同様に得られる。ただし、多結晶
化のためのアニール処理の時間を、例えば、赤外線照射
法において、１０秒よりも長くすると、シリコン薄膜だ
けでなく基板も加熱されてしまったり、また、３次元集
積回路では、下層の半導体装置が劣化あるいは、破壊さ
れる問題が生じてくる。このために、そのアニール処理
の時間を１０秒以下にする。
実施例として、キャリヤとして電子を用いるｎ−チャネ
ル型の薄膜形シリコン半導体装置について説明したが、
本発明はホールをキャリヤとして用いるｐ−チャネル型
にも、そのまま適用できる。すなわち、第１１図および
第１２図に示した薄膜形シリコン半導体装置も、単結晶
バルク状半導体装置と同様に、ｎ−チャネル型と、ホー
ルによるｐ−チャネル型とがある。このいずれのチャネ
ルのものを製造するかは、ソース電極／ドレイン電極に
、シリコンに対して、ｎ型不純物として作用する燐やヒ
素を、もしくは、ｐ型不純物として働くボロンを添加す
ることにより行える。燐およびヒ素の有効な濃度範囲は
ボロンと同様に１ｏ１４〜１０”７ｃｍ３である。それ
らの添加方法もボロンの場合と同様に、スパッタリング
に際して１０１４〜１０”７ｃｍ３の燐またはヒ素を含
むシリコンターゲットを使用してもよく、イオン注入に
よってもよい。また、本実施例では、主にコブラナー構
造について説明したが、スタガー構造にも本発明は適用
できる。すなわち、ゲート電極を先ず形成し、その後、
ゲート絶縁膜を堆積し、その後に、非晶質シリコン薄膜
を形成して、短時間のアニール処理を行う。このように
、スタガー構造の薄膜形シリコン半導体装置の製造は、
コブラナー構造の薄膜形シリコン半導体装置の製造工程
の順序の一部を変更すれはよく、この方法によっても特
性の優れた薄膜形シリコン半導体装置が得られることは
明らかである。
［発明の効果］ これまでに述べたように、本発明によれば、微細な結晶
粒径ても、すなわち、基板の温度を低く押さえた、短時
間のアニール処理により、優れた特性の薄膜形シリコン
半導体装置を製造できる。
このために、安価な基板が使用でき、さらに微細な半導
体装置の製造も容易となる。従って、本発明により、高
性能な薄膜形シリコン半導体装置を、安価に、歩留まり
よく製造できる利点がある。
【図面の簡単な説明】
第１図は本発明による薄膜形シリコン半導体装置の製造
過程を示す工程図、 第２図は本発明のシリコン薄膜堆積に用いたスパッタリ
ング装置の概略断面図、 第３図は本発明による薄膜形シリコン半導体装置のドレ
イン電圧−トレイン電流特性図、第４図は本発明による
薄膜形シリコン半導体装置のヂャネル長とキャリヤ移動
度との関係を示す特性図、 第５図は本発明によるシリコン薄膜のＸ線回折チャート
図、 第６図は薄膜形シリコン半導体装置を構成する多結晶シ
リコン膜の格子定数の変化率に対するキャリヤ移動度の
変化、ならびに、結晶粒界に形成されるポテンシャル障
壁の高さの変化を示す特性図、 第７図はシリコン膜堆積時のスパッタガス圧力による、
キャリヤ移動度の変化、ならびに、結晶粒界に形成され
るポテンシャル障壁の高さの変化を示す特性図、 第８図は本発明によって得られた薄膜形シリコ゛ン半導
体装置のレーザ照射アニール時のレーザパワーとキャリ
ヤ移動度との関係を示す特性図、第９図はアニール時間
による、キャリヤ移動度と格子定数の変化を示す特性図
、 第１Ｏ図は本発明によって得られた薄膜形シリコン半導
体装置のシリコン薄膜中のボロン濃度と閾値電圧との関
係を示す特性図、 第１１図はコプラナー構造薄膜形シリコン半導体装置の
構成を示す断面図、 第１２図はスタガー構造薄膜形シリコン半導体装置の構
成を示す断面図、 第１３図は従来の薄膜形シリコン半導体装置のチャネル
領域を示す平面図である。 １・・・絶縁性基板、 ２・・・絶縁膜、 ３・・・シリコン薄膜、 ４・・・ゲート絶縁膜、 ５・・・ゲート電極、 ６・・・ソース電極／ドレイン電極、 ７・・・金属配線、 ８・・・ソース電極、 ９・・・ドレイン重極、 １０・・・結晶粒、 １１・・・結晶粒界、 １２・・・絶縁性基板、 １３・・・第１絶縁膜、 １４・・・シリコン薄膜、 １５・・・第２絶縁膜、 １６・・・ゲート絶縁膜、 １７・・・ゲート電極、 １Ｂ・・・ソース電極／ドレイン電極、１９・・・配線
層、 ２０・・・真空槽、 ２１・・・電極、 ２２・・・電極シールド、 ２３−・・基板支持台、 ２４・・・ヒータ、 ２５・・・ガス導入口、 ２６・・・排気口、 ２７・・・ターゲット、 ２８・・・基板。 く　　　　　　　　　　　　　の　　　　　　　　　　
　　　　０（ｓ’八へ−山つ）ｖ＃４＋入Ｃ渣ヤ （ｎ”ｔ’）ｙ願ＷＸ （△）丁’ａ（−、、Ａ □□□１ （ＶＬＬＩ）￥１１と１．汗 へ　　　　　　　　　　　　笑 λ イト 藁 會 ρＮ そ姿

Claims (1)

  1. 【特許請求の範囲】 １）絶縁性基板上に設けられた薄膜形シリコン半導体装
    置において、該薄膜形シリコン半導体装置を構成するシ
    リコン薄膜は格子定数がシリコン単結晶の格子定数より
    小さな値を有する多結晶化シリコン薄膜からなることを
    特徴とする薄膜形シリコン半導体装置。 ２）絶縁性基板上に薄膜形シリコン半導体装置を製造す
    る方法において、圧力：３．５Ｐａ以下の不活性ガス中
    でのグロー放電によるスパッタ法によりアモルファスシ
    リコン薄膜を堆積する工程と、該アモルファスシリコン
    薄膜にアニール処理を施して格子定数が単結晶の格子定
    数より小さい多結晶体とする工程とを有することを特徴
    とする薄膜形シリコン半導体装置の製造方法。
JP63167841A 1987-07-27 1988-07-07 薄膜形シリコン半導体装置およびその製造方法 Expired - Fee Related JPH07114184B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63167841A JPH07114184B2 (ja) 1987-07-27 1988-07-07 薄膜形シリコン半導体装置およびその製造方法
US07/222,966 US5132754A (en) 1987-07-27 1988-07-21 Thin film silicon semiconductor device and process for producing thereof
EP88111984A EP0301463B1 (en) 1987-07-27 1988-07-25 Thin film silicon semiconductor device and process for producing it
DE3855765T DE3855765T2 (de) 1987-07-27 1988-07-25 Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
US07/857,944 US5248630A (en) 1987-07-27 1992-03-26 Thin film silicon semiconductor device and process for producing thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-185361 1987-07-27
JP18536187 1987-07-27
JP63167841A JPH07114184B2 (ja) 1987-07-27 1988-07-07 薄膜形シリコン半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH01103825A true JPH01103825A (ja) 1989-04-20
JPH07114184B2 JPH07114184B2 (ja) 1995-12-06

Family

ID=26491765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167841A Expired - Fee Related JPH07114184B2 (ja) 1987-07-27 1988-07-07 薄膜形シリコン半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5132754A (ja)
EP (1) EP0301463B1 (ja)
JP (1) JPH07114184B2 (ja)
DE (1) DE3855765T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261877B1 (en) 1990-09-11 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6448577B1 (en) 1990-10-15 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with grain boundaries
JP2003115458A (ja) * 2001-06-01 2003-04-18 Semiconductor Energy Lab Co Ltd 半導体膜、半導体装置及びこれらの作製方法
US7923356B2 (en) 2001-06-01 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method for manufacturing same
JP2012506143A (ja) * 2008-10-15 2012-03-08 インフォビオン カンパニー リミテッド エネルギービームの照射を利用したシリコーン薄膜の製造方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH01302769A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタの製造方法
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6008078A (en) 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US7154147B1 (en) * 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3103385B2 (ja) * 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7071041B2 (en) 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6994083B2 (en) * 2001-12-21 2006-02-07 Trudell Medical International Nebulizer apparatus and method
JP4326756B2 (ja) * 2002-07-04 2009-09-09 株式会社半導体エネルギー研究所 ドーピング方法、ドーピング装置の制御システム、およびドーピング装置
US7442631B2 (en) * 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
US7791172B2 (en) * 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
US4363828A (en) * 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
DE3174485D1 (en) * 1980-12-23 1986-05-28 Nat Res Dev Field effect transistors
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS58188165A (ja) * 1982-04-28 1983-11-02 Nec Corp 半導体装置
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
JPS60239066A (ja) * 1984-05-11 1985-11-27 Hitachi Ltd 半導体装置
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
EP0222215B1 (en) * 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JPH0793258B2 (ja) * 1985-12-04 1995-10-09 富士通株式会社 導電体膜の再結晶化方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261877B1 (en) 1990-09-11 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6448577B1 (en) 1990-10-15 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with grain boundaries
US6566175B2 (en) 1990-11-09 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
JP2003115458A (ja) * 2001-06-01 2003-04-18 Semiconductor Energy Lab Co Ltd 半導体膜、半導体装置及びこれらの作製方法
US7923356B2 (en) 2001-06-01 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method for manufacturing same
JP2012506143A (ja) * 2008-10-15 2012-03-08 インフォビオン カンパニー リミテッド エネルギービームの照射を利用したシリコーン薄膜の製造方法

Also Published As

Publication number Publication date
JPH07114184B2 (ja) 1995-12-06
US5132754A (en) 1992-07-21
DE3855765D1 (de) 1997-03-06
EP0301463A3 (en) 1989-09-20
DE3855765T2 (de) 1997-08-14
EP0301463A2 (en) 1989-02-01
EP0301463B1 (en) 1997-01-22

Similar Documents

Publication Publication Date Title
JPH01103825A (ja) 薄膜形シリコン半導体装置およびその製造方法
US5248630A (en) Thin film silicon semiconductor device and process for producing thereof
US5387542A (en) Polycrystalline silicon thin film and low temperature fabrication method thereof
JP2006024946A (ja) 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
Jang et al. Polycrystalline silicon produced by Ni–silicide mediated crystallization of amorphous silicon in an electric field
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3054187B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JPS61131413A (ja) 半導体薄膜の形成方法
JPS6342112A (ja) 多結晶シリコン薄膜の形成方法
JPS6250971B2 (ja)
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JPH04120721A (ja) 半導体装置およびその製造方法
JP3051363B2 (ja) 半導体装置の作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
KR100770255B1 (ko) 박막트랜지스터의 제조 방법
JP3160269B2 (ja) 半導体装置の作製方法
JP3153202B2 (ja) 半導体装置の作製方法
JP3030366B2 (ja) 半導体作製方法
JP3614331B2 (ja) 結晶性珪素膜の形成方法
JP2005020023A (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JPH04120720A (ja) 半導体装置の製造方法
JPS605567A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees