DE102018124576A1 - Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement - Google Patents

Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement Download PDF

Info

Publication number
DE102018124576A1
DE102018124576A1 DE102018124576.9A DE102018124576A DE102018124576A1 DE 102018124576 A1 DE102018124576 A1 DE 102018124576A1 DE 102018124576 A DE102018124576 A DE 102018124576A DE 102018124576 A1 DE102018124576 A1 DE 102018124576A1
Authority
DE
Germany
Prior art keywords
semiconductor
plasma treatment
semiconductor material
mesa
procedure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018124576.9A
Other languages
English (en)
Inventor
Andreas Biebersdorf
Stefan Illek
Christoph Klemp
Ines Pietzonka
Petrus Sundgren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102018124576.9A priority Critical patent/DE102018124576A1/de
Priority to DE112019005013.3T priority patent/DE112019005013A5/de
Priority to PCT/EP2019/076733 priority patent/WO2020070202A1/de
Priority to US17/282,519 priority patent/US11915935B2/en
Publication of DE102018124576A1 publication Critical patent/DE102018124576A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Durchführen (S100) einer Plasmabehandlung einer freiliegenden Oberfläche eines Halbleitermaterials (100) mit Halogenen und das Durchführen (S120) eines Diffusionsverfahrens mit Dotierstoffen an der freiliegenden Oberfläche.

Description

  • HINTERGRUND
  • Bei der Herstellung von Halbleiterbauelementen werden zur Bereitstellung der erforderlichen Funktionalität unter anderem Dotierverfahren durchgeführt. Beispielsweise können derartige Dotierverfahren Diffusionsprozesse, beispielsweise aus der Gasphase, umfassen.
  • Generell wird versucht, verbesserte Dotierverfahren zur Verfügung zu stellen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements und ein verbessertes Halbleiterbauelement zur Verfügung zu stellen.
  • Gemäß der vorliegenden Erfindung wird die Aufgabe durch das Verfahren und den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterentwicklungen sind in den abhängigen Patentansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß Ausführungsformen umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements das Durchführen einer Plasmabehandlung einer freiliegenden Oberfläche eines Halbleitermaterials mit Halogenen, und das Durchführen eines Diffusionsverfahrens mit Dotierstoffen oder Verunreinigungen an der freiliegenden Oberfläche.
  • Beispielsweise können die Dotierstoffe bzw. Verunreinigungen aus der Gasphase oder aus einem Feststoff diffundiert werden.
  • Die Dotierstoffe können Zink enthalten. Beispielsweise können die Dotierstoffe durch Zerlegung von Diethylzink erzeugt werden. Die Plasmabehandlung mit Fluor oder Chlor oder Brom durchgeführt werden.
  • Das Halbleitermaterial kann ein III-V-Verbindungshalbleitermaterial sein. Beispielsweise enthält das Halbleitermaterial InxGayAl1-x-yP.
  • In dem Halbleitermaterial können Quantentöpfe ausgebildet sein.
  • Das Verfahren kann ferner das Durchführen einer Sauerstoffplasma-Behandlung nach Durchführen der Plasmabehandlung mit Halogenen und vor Durchführen des Diffusionsverfahrens umfassen.
  • Gemäß Ausführungsformen umfasst das Verfahren weiterhin das Ausbilden eines Schichtstapels, der eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp, eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp sowie eine Quantentopfstruktur zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht umfasst.
  • Das Verfahren kann durch Ausbilden einer Diffusionsmaske flächenselektiv durchgeführt werden. Zusätzlich kann ein Strukturieren des Schichtstapels zu einer Mesa erfolgen. Dabei kann durch die Maske ein zentraler Bereich der Mesa bedeckt werden und ein Mesarand unbedeckt sein. Die Mesa-Strukturierung kann vor oder nach der Plasmabehandlung und dem Diffusionsschritt erfolgen. Beispielsweise kann die Mesa nach Durchführen der Plasmabehandlung und des Diffusionsverfahrens strukturiert werden. Dabei kann ein zentraler Bereich der Mesa dem ersten Teil der Oberfläche des Schichtstapels entsprechen. Ein Mesarand kann dem zweiten Teil der Oberfläche des Schichtstapels entsprechen. Als Folge ist der zentrale Teil der Mesa in einem Bereich des Halbleiterschichtstapels angeordnet, in dem keine Plasmabehandlung und keine Diffusion stattgefunden haben. Der Bereich des Mesarands hingegen wurde einer Plasmabehandlung und einer Diffusion ausgesetzt.
  • Weitere Ausführungsformen betreffen ein Halbleiterbauelement, das durch das beschriebene Verfahren herstellbar ist. Das Halbleiterbauelement kann ein optoelektronisches Halbleiterbauelement sein.
  • Figurenliste
  • Die begleitenden Zeichnungen dienen dem Verständnis von Ausführungsbeispielen der Erfindung. Die Zeichnungen veranschaulichen Ausführungsbeispiele und dienen zusammen mit der Beschreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittelbar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
    • 1A und 1B zeigen jeweils ein Werkstück bei der Herstellung eines Halbleiterbauelements.
    • 2 veranschaulicht ein Beispiel einer Vorrichtung, in der das Verfahren gemäß Ausführungsformen durchgeführt werden kann.
    • 3 veranschaulicht ein Verfahren gemäß Ausführungsformen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „über“, „auf“, „vor“, „hinter“, „vorne“, „hinten“ usw. auf die Ausrichtung der gerade beschriebenen Figuren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
  • Die Beschreibung der Ausführungsbeispiele ist nicht einschränkend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Bereich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Die Begriffe „Wafer“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie dotierte und undotierte Halbleiter, epitaktische Halbleiterschichten, gegebenenfalls getragen durch eine Basisunterlage, und weitere Halbleiterstrukturen einschließen. Beispielsweise kann eine Schicht aus einem ersten Halbleitermaterial auf einem Wachstumssubstrat aus einem zweiten Halbleitermaterial oder aus einem isolierenden Material, beispielsweise auf einem Saphirsubstrat, gewachsen sein. Je nach Verwendungszweck kann der Halbleiter auf einem direkten oder einem indirekten Halbleitermaterial basieren. Beispiele für zur Erzeugung elektromagnetischer Strahlung besonders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultraviolettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, AlN, AlGaN, AlGaInN, AlGaInBN, Phosphid-Halbleiterverbindungen, durch die beispielsweise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGaInP, GaP, AlGaP, sowie weitere Halbleitermaterialien wie AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga2O3, Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der Verbindungshalbleitermaterialien kann variieren. Weitere Beispiele für Halbleitermaterialien können Silizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halbleiter“ auch organische Halbleitermaterialien ein.
  • Der Begriff „Substrat“ umfasst generell isolierende, leitende oder Halbleitersubstrate.
  • Die Begriffe „lateral“ und „horizontal“, wie in dieser Beschreibung verwendet, sollen eine Orientierung oder Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips (Die) sein.
  • Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von Schichten liegen.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Die vertikale Richtung kann beispielsweise einer Wachstumsrichtung beim Aufwachsen von Schichten entsprechen.
  • Soweit hier die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weiteren Elementen oder Merkmalen aber nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • 1A zeigt eine vertikale Querschnittsansicht eines Werkstücks 10 bei Durchführung eines Verfahrens gemäß Ausführungsformen. Das Werkstück 10 umfasst ein Halbleitermaterial 100. Das Halbleitermaterial 100 kann beispielsweise ein III-V-Verbindungshalbleitermaterial sein. Das Halbleitermaterial kann beispielsweise ein Phosphid-Halbleitermaterial enthalten. Beispielsweise kann das Halbleitermaterial 100 ein Material der Zusammensetzung InxGayAl1-x-yP umfassen, wobei x und y jeweils Werte zwischen 0 und 1 annehmen können. Gemäß weiteren Ausführungsformen kann das III-V-Verbindungsmaterial auch ein Arsenid-Verbindungshalbleitermaterial sein. Beispielsweise kann das Halbleitermaterial 100 ein Material der Zusammensetzung AlxGa1-xAs umfassen, wobei x Werte zwischen 0 und 1 annehmen kann.
  • Das Halbleitermaterial 100 kann verschiedene Schichten oder Bereiche aus unterschiedlichen Materialien umfassen.
  • Gemäß Ausführungsformen können Quantentopfstrukturen 120 in dem Halbleitermaterial 100 angeordnet sein. Die Quantentopfstrukturen können ausgebildet sein, indem Schichten geeigneter Bandlücke und Schichtdicke in dem Halbleitermaterial 100 angeordnet sind. Die Quantentopfstrukturen können beispielsweise eine Einfach-Quantentopf-Struktur (SQW, single quantum well) oder eine Mehrfach-Quantentopf-Struktur (MQW, multi quantum well), beispielsweise zur Strahlungserzeugung aufweisen. Die Bezeichnung „Quantentopf-Struktur“ entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte sowie jede Kombination dieser Schichten.
  • Beispielsweise kann eine Maske 115 über Teilen einer ersten Hauptoberfläche 110 des Halbleitermaterials 100 ausgebildet sein. Die Maske 115 kann beispielsweise einen ersten Teil 131 der Oberfläche des Halbleitermaterials 100 bedecken. Die Maske 115 kann weiterhin einen zweiten Teil 132 der Oberfläche des Halbleitermaterials 100 nicht bedecken, so dass der zweite Teil 132 freiliegt. Die Maske 115 kann beispielsweise eine strukturierte Hartmaskenschicht, beispielsweise aus Siliziumoxid, Siliziumnitrid und anderen geeigneten Materialien sein. Die strukturierte Maske 115 kann aber auch eine strukturierte oberste Schicht der ersten Halbleiterschicht 113 sein, die mittels einer Fotoresist-Schicht definiert wird.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Ausführungsformen umfasst das Durchführen einer Plasmabehandlung eines freiliegenden Oberflächenbereichs 111 eines Halbleitermaterials 100 mit Halogenen. Dabei entspricht der freiliegende Oberflächenbereich 111 dem zweiten Teil 132 der Oberfläche des Halbleitermaterials. Das Verfahren umfasst weiterhin das Durchführen eines Diffusionsverfahrens 130 mit Dotierstoffen an der freiliegenden Oberfläche.
  • Das in 1A gezeigte Werkstück 10 wird einer Plasmabehandlung ausgesetzt, beispielsweise unter Verwendung des in 2 dargestellten Plasmareaktors. Durch diese Plasmabehandlung wird die freiliegende Oberfläche 111 des Halbleitermaterials 100 modifiziert, so dass sich eine modifizierte Oberfläche 126 ergibt. Beispielsweise wird durch diese Modifizierung oder Konditionierung an der Oberfläche eine nicht-flüchtige Verbindung 125 erzeugt, die einen katalytischen Effekt auf den nachfolgenden Prozess zum Einbringen von Atomen aus der Gasphase oder aus der Feststoffphase bewirkt. Beispielsweise kann sich im Bereich der modifizierten Oberfläche 126 eine Oberflächenbelegung mit dem Prozessgas bilden, durch welche der Folgeprozess katalysiert wird.
  • Wie herausgefunden wurde, kann die entsprechende Konditionierung, d.h. die nicht-flüchtige Verbindung 125 auch über längere Zeit an der modifizierten Oberfläche 126 beibehalten werden. Beispielsweise kann diese nicht-flüchtige Verbindung 125 mehrere Monate, beispielsweise ein halbes Jahr lang beibehalten werden. Die nicht-flüchtige Verbindung 125 bzw. Konditionierung übersteht auch eine Reinigung in einem Sauerstoffplasma. Beispielsweise kann die Reinigung in einem Sauerstoffplasma zur Entfernung der zur Strukturierung verwendeten Fotoresist-Schicht vor Durchführung eines nachfolgenden Diffusionsverfahrens durchgeführt werden. Weiterhin weist die nichtflüchtige Verbindung 125 eine ausreichende Stabilität bei erhöhten Temperaturen, beispielsweise Temperaturen größer als 500°C oder 520°C, die bei einem Diffusionsprozess auftreten können, auf.
  • Als Folge der Plasmabehandlung mit Halogenen kann ein Diffusionsverfahren 130 zum Einbringen von Dotierstoffen stark beschleunigt werden. Weiterhin können unerwünschte Oberflächeneffekte unterdrückt werden. Dadurch wird eine verbesserte Homogenität der Dotierung erreicht.
  • Beispielsweise wird durch das Ausbilden der nicht-flüchtigen Verbindung 125 die Aktivierungsenergie für den Diffusionsprozess, bei dem die einzudiffundierenden Atome zunächst zersetzt werden und anschließend in das Kristallgitter eindringen, erniedrigt.
  • Gemäß Ausführungsformen kann das Diffusionsverfahren aus der Gasphase durchgeführt werden. Beispielsweise kann eine Diffusion von Zink-Atomen durchgeführt werden. Dabei kann Diethylzink als gasförmiges Precursormaterial vorgesehen werden. Gemäß weiteren Ausführungsformen kann das Diffusionsverfahren aus der Festphase durchgeführt werden. Beispielsweise kann ein geeignetes Material, beispielsweise eine Zinkverbindung, auf der freiliegenden Oberfläche 111 aufgedampft werden. Durch einen nachfolgenden Temperaturbehandlungsschritt werden die Dotierstoffe in das Halbleitermaterial 100 eindiffundiert. Als Ergebnis ergibt sich der dotierte Bereich 105.
  • 1B zeigt eine Querschnittsansicht eines Werkstücks bei Durchführung eines Verfahrens gemäß weiteren Ausführungsformen. Das Halbleitermaterial 100 umfasst eine erste Halbleiterschicht 113 von einem ersten Leitfähigkeitstyp, beispielsweise p-Typ, und eine zweite Halbleiterschicht 114 von einem zweiten Leitfähigkeitstyp, beispielsweise n-Typ. Eine Quantentopfstruktur 120 wie vorstehend ausgeführt ist zwischen erster und zweiter Halbleiterschicht 113, 114 angeordnet. Beispielsweise bildet die Quantentopfstruktur 120 eine aktive Zone, in der elektromagnetische Strahlung erzeugt werden kann.
  • Das Verfahren gemäß Ausführungsformen wie vorstehend beschrieben wird durchgeführt. Insbesondere wird eine Plasmabehandlung der freiliegenden Oberfläche 111 eines Halbleitermaterials 100 mit Halogenen durchgeführt. Weiterhin wird ein Diffusionsverfahren 130 mit Dotierstoffen an der freiliegenden Oberfläche 111 durchgeführt.
  • Zusätzlich wird der Halbleiterschichtstapel, der die erste, die zweite Halbleiterschicht sowie die Quantentopfstruktur umfasst, zu einer Mesa 107 strukturiert. Die Mesa-Ätzung kann vor oder nach dem Diffusionsschritt erfolgen.
  • Beispielsweise kann die Mesaätzung derart durchgeführt werden, dass ein zentraler Bereich der Mesa, das heißt ein Bereich der Mesa, der nicht dem Mesarand 108 entspricht und der beispielsweise von dem Mesarand 108 umschlossen sein kann, im Bereich des ersten Teils 131 der Oberfläche des Schichtstapels vorliegt. Der Mesarand 108 liegt in einem zweiten Teil 132 der Oberfläche des Schichtstapels vor. Entsprechend hat am Mesarand 108 die Plasmabehandlung mit Halogenen sowie eine Diffusion von Zink-Atomen oder Verunreinigungen stattgefunden oder wird in einem nachfolgenden Schritt stattfinden. Im zentralen Bereich der Mesa hat keine Plasmabehandlung mit Halogenen und keine Diffusion von Zink-Atomen stattgefunden und wird bei einem gegebenenfalls nachfolgenden Diffusionsschritt nicht stattfinden.
  • Findet die Mesaätzung nach Durchführen der Plasmabehandlung statt, so kann beispielsweise die Maske 115 derart platziert und strukturiert werden, dass der erste Teil 131 der Oberfläche des Schichtstapels an der Position eines zentralen Bereichs der später zu strukturierenden Mesa 107 vorliegt. Weiterhin liegt der zweite Teil 132 der Oberfläche dem Rand 108 der der später zu strukturierenden Mesa vor.
  • Findet die Mesaätzung vor Durchführen der Plasmabehandlung statt, so kann die Maskenschicht 115 derart strukturiert werden, dass eine Oberfläche 111 des Halbleitermaterials 100 im Bereich eines Mesarands 108 freiliegend ist. Ein zentraler Bereich der Mesa 107 ist mit der Maskenschicht 115 bedeckt. Als Ergebnis finden in einem Bereich des Mesarands 108 die Plasmabehandlung und das Diffusionsverfahren statt. In einem zentralen Bereich der Mesa 107 finden keine Plasmabehandlung und kein Diffusionsverfahren statt.
  • Beispielsweise kann durch Diffusion von Zink-Atomen ein sogenanntes Intermixing von Quantentöpfen bewirkt werden. Dabei verschieben sich die Energieniveaus der Quantentöpfe 120 jeweils am Mesarand 108, wodurch ein seitliches Ausdringen von Ladungsträgern an der Mesakante vermieden wird. Als Folge kann eine nichtstrahlende Oberflächenrekombination an den Seitenflanken der Mesa vermieden werden. In einem zentralen Bereich der Mesa findet keine Diffusion statt. Experimentell wurde festgestellt, dass aufgrund der Durchführung der Plasmabehandlung mit Halogenen nach kürzerer Diffusionszeit eine Wellenlängenverschiebung der elektromagnetischen Strahlung erreicht werden kann. Die Wellenlängenverschiebung wird durch das sogenannte Intermixing der Quantentöpfe, d.h. die Verschiebung der Energieniveaus innerhalb der Quantentöpfe als Folge der Diffusion von Zink-Atomen erreicht. Die Diffusionszeit kann dabei auf zum Beispiel weniger als 1/10 des ursprünglichen Werts reduziert werden.
  • Beispielsweise kann durch das beschriebene Verfahren eine verbesserte rote LED hergestellt werden.
  • 2 veranschaulicht einen Plasmareaktor 150 in dem das Verfahren einer Plasmabehandlung durchgeführt werden kann. Ein Werkstück bzw. Halbleiterwafer 101 wird beispielsweise auf eine untere Elektrode 151 innerhalb des Plasmareaktors platziert. Eine geeignete Vorspannung kann zwischen der unteren Elektrode 151 und der oberen Elektrode 153 angelegt werden. Die untere und obere Elektrode 151, 153 sind jeweils in einer Vakuumkammer 152 angeordnet. Die Vakuumkammer 152 kann über eine Vakuumpumpe 155 evakuiert werden. Behandlungsgase 156 können über einen Einlass eingeleitet werden. Ein Hochfrequenzgenerator 157 kann entsprechend betrieben werden. Zusätzlich zu dem Behandlungsgas 156 kann noch ein Trägergas, beispielsweise aus einem inerten Gas zugeführt werden. Weiterhin kann die Temperatur der Wafer bzw. Werkstücke 10 eingestellt werden. Durch eine angelegte Hochfrequenzspannung kann das Gas zwischen den Elektroden zur Glimmentladung gebracht werden. Dabei entsteht ein Plasma mit Ionen, Elektronen und angeregten neutralen Teilchen. Unter geeigneten Prozessbedingungen treffen die einfallenden Ionen auf die Scheibenoberfläche auf und führen zu einer Modifizierung der Oberfläche. Als Reaktionsgas können beispielsweise Halogene wie Fluor, Chlor oder Brom verwendet werden.
  • Nach Durchführung dieses Verfahrens werden, gegebenenfalls nach längerer Wartezeit, Atome aus der Gasphase oder aus der Feststoffphase über Diffusion eingebracht, so dass eine Dotierung des Halbleitermaterials stattfindet.
  • Gemäß Ausführungsformen wird vor Durchführen des Diffusionsprozesses ein Reinigungsschritt in einem Sauerstoffplasma durchgeführt. Beispielsweise kann die Plasmabehandlung mit Halogenen in einem Temperaturbereich von Raumtemperatur bis 200°C, beispielsweise bei einer Temperatur kleiner als 100°C einige Sekunden lang durchgeführt werden.
  • Beispielsweise können unter Verwendung des beschriebenen Verfahrens beliebige Halbleiterbauelemente für unterschiedlichste Anwendungsbereiche hergestellt werden. Beispielsweise können optoelektronische Halbleiterbauelemente, die auf einem III-V-Verbindungshalbleitermaterial basieren, durch das beschriebene Verfahren hergestellt werden.
  • 3 fasst ein Verfahren gemäß Ausführungsformen zusammen. Das Verfahren umfasst das Durchführen (S100) einer Plasmabehandlung einer freiliegenden Oberfläche eines Halbleitermaterials mit Halogenen und das Durchführen eines Diffusionsverfahrens (S120) mit Dotierstoffen an der freiliegenden Oberfläche. Gemäß Ausführungsformen kann das Verfahren weiterhin einen Reinigungsschritt in einem Sauerstoffplasma (S110) umfassen. Dieser Reinigungsschritt (S110) wird nach Durchführen der Plasmabehandlung (S100) und vor Durchführung des Diffusionsverfahrens (S120) durchgeführt.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
  • Bezugszeichenliste
    • 10
    Werkstück
    100
    Halbleitermaterial
    101
    Wafer
    105
    dotierter Bereich
    107
    Mesa
    108
    Mesarand
    110
    erste Hauptoberfläche des Halbleitermaterials
    111
    freiliegender Oberflächenbereich
    113
    erste Halbleiterschicht
    114
    zweite Halbleiterschicht
    115
    Maske
    120
    Quantentopfstruktur
    125
    nichtflüchtige Verbindung
    126
    modifizierte Oberfläche
    130
    Diffusionsverfahren
    131
    erster Teil der Oberfläche
    132
    zweiter Teil der Oberfläche
    150
    Plasmareaktor
    151
    untere Elektrode
    152
    Vakuumkammer
    153
    obere Elektrode
    154
    Plasma
    155
    Vakuumpumpe
    156
    Behandlungsgas
    157
    Hochfrequenz-Generator

Claims (17)

  1. Verfahren zur Herstellung eines Halbleiterbauelements mit: Durchführen (S100) einer Plasmabehandlung einer freiliegenden Oberfläche eines Halbleitermaterials (100) mit Halogenen; und Durchführen (S120) eines Diffusionsverfahrens mit Dotierstoffen an der freiliegenden Oberfläche.
  2. Verfahren nach Anspruch 1, bei dem die Dotierstoffe aus der Gasphase diffundiert werden.
  3. Verfahren nach Anspruch 1, bei dem die Dotierstoffe aus einem Feststoff diffundiert werden.
  4. Verfahren nach Anspruch 2, bei dem die Dotierstoffe Zink enthalten.
  5. Verfahren nach Anspruch 2 oder 4, bei dem die Dotierstoffe durch Zerlegung von Diethylzink erzeugt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Plasmabehandlung mit Fluor durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Plasmabehandlung mit Chlor durchgeführt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Plasmabehandlung mit Brom durchgeführt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleitermaterial (100) ein III-V-Verbindungshalbleitermaterial ist.
  10. Verfahren nach Anspruch 9, bei dem das Halbleitermaterial InxGayAl1-x-yP enthält.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem in dem Halbleitermaterial Quantentöpfe ausgebildet sind.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleiterbauelement ein optoelektronisches Halbleiterbauelement ist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit Durchführen (S110) einer Sauerstoffplasma-Behandlung nach Durchführen der Plasmabehandlung mit Halogenen und vor Durchführen des Diffusionsverfahrens.
  14. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden eines Schichtstapels, der eine erste Halbleiterschicht (113) von einem ersten Leitfähigkeitstyp, eine zweite Halbleiterschicht (114) von einem zweiten Leitfähigkeitstyp sowie eine Quantentopfstruktur (120) zwischen der ersten Halbleiterschicht (113) und der zweiten Halbleiterschicht (114) umfasst; Strukturieren des Schichtstapels zu einer Mesa (107); und Ausbilden einer Maske (115), vor dem Durchführen der Plasmabehandlung und des Diffusionsverfahrens (S100, S120), durch die ein erster Teil (131) einer Oberfläche des Schichtstapels bedeckt wird und ein zweiter Teil (132) der Oberfläche des Schichtstapels unbedeckt ist.
  15. Verfahren nach Anspruch 14, bei dem die Mesa nach Durchführen der Plasmabehandlung und des Diffusionsverfahrens (S100, S120) strukturiert wird, wobei ein zentraler Bereich der Mesa dem ersten Teil (131) der Oberfläche des Schichtstapels entspricht und ein Mesarand (108) dem zweiten Teil (132) der Oberfläche des Schichtstapels entspricht.
  16. Halbleiterbauelement, das durch das Verfahren nach einem der Ansprüche 1 bis 15 herstellbar ist.
  17. Halbleiterbauelement nach Anspruch 16, wobei das Halbleiterbauelement ein optoelektronisches Halbleiterbauelement ist.
DE102018124576.9A 2018-10-05 2018-10-05 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement Withdrawn DE102018124576A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018124576.9A DE102018124576A1 (de) 2018-10-05 2018-10-05 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
DE112019005013.3T DE112019005013A5 (de) 2018-10-05 2019-10-02 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
PCT/EP2019/076733 WO2020070202A1 (de) 2018-10-05 2019-10-02 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
US17/282,519 US11915935B2 (en) 2018-10-05 2019-10-02 Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018124576.9A DE102018124576A1 (de) 2018-10-05 2018-10-05 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102018124576A1 true DE102018124576A1 (de) 2020-04-09

Family

ID=68233963

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102018124576.9A Withdrawn DE102018124576A1 (de) 2018-10-05 2018-10-05 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
DE112019005013.3T Pending DE112019005013A5 (de) 2018-10-05 2019-10-02 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112019005013.3T Pending DE112019005013A5 (de) 2018-10-05 2019-10-02 Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement

Country Status (3)

Country Link
US (1) US11915935B2 (de)
DE (2) DE102018124576A1 (de)
WO (1) WO2020070202A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956683A (en) * 1988-03-14 1990-09-11 Polaroid Corporation Isolation of p-n junctions
US5338394A (en) * 1992-05-01 1994-08-16 Alliedsignal Inc. Method for etching indium based III-V compound semiconductors
US5474652A (en) * 1991-03-12 1995-12-12 Texas Instruments Incorporated Method of dry etching InAlAs and InGaAs lattice matched to InP
US5757039A (en) * 1993-07-12 1998-05-26 Texas Instruments Incorporated Collector up heterojunction bipolar transistor
DE69838288T2 (de) * 1997-02-07 2008-05-15 Telefonaktiebolaget Lm Ericsson (Publ) Herstellung von einem heterobipolar-transistor und einer laserdiode auf dem selben substrat
US20180097145A1 (en) * 2015-01-06 2018-04-05 Apple Inc. Led structures for reduced non-radiative sidewall recombination

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3437120A1 (de) 1984-10-10 1986-04-10 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von halbleiterschichten auf halbleiterkoerpern oder zur eindiffusion von stoerstellen im halbleiterkoerper
KR940000906B1 (ko) 1988-11-21 1994-02-04 가부시키가이샤 도시바 반도체장치의 제조방법
DE4017870A1 (de) * 1990-06-02 1991-12-05 Standard Elektrik Lorenz Ag Verfahren zur herstellung und passivierung von halbleiterbauelementen
US5089438A (en) * 1991-04-26 1992-02-18 At&T Bell Laboratories Method of making an article comprising a TiNx layer
JP3272532B2 (ja) 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3703332B2 (ja) * 1998-07-22 2005-10-05 キヤノン株式会社 プラズマ処理装置及びプラズマ処理方法
US6423565B1 (en) * 2000-05-30 2002-07-23 Kurt L. Barth Apparatus and processes for the massproduction of photovotaic modules
US6890861B1 (en) * 2000-06-30 2005-05-10 Lam Research Corporation Semiconductor processing equipment having improved particle performance
US20070190711A1 (en) * 2006-02-10 2007-08-16 Luo Tien Y Semiconductor device and method for incorporating a halogen in a dielectric
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
JP2008227109A (ja) * 2007-03-12 2008-09-25 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
KR101445333B1 (ko) * 2008-08-29 2014-10-01 삼성전자주식회사 가변저항 메모리 장치의 형성방법
US8546276B2 (en) * 2009-07-14 2013-10-01 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Deposition of group IV metal-containing films at high temperature
JP5629898B2 (ja) * 2010-09-13 2014-11-26 トーカロ株式会社 耐プラズマエロージョン性に優れるサーメット皮膜の形成方法とサーメット皮膜被覆部材
US8808562B2 (en) * 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
JP6150178B2 (ja) * 2012-07-02 2017-06-21 パナソニックＩｐマネジメント株式会社 光導波路および光導波路作製用のドライフィルム
JP5816801B2 (ja) * 2013-07-19 2015-11-18 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子およびその製造方法
WO2017218286A1 (en) * 2016-06-16 2017-12-21 Dow Corning Corporation Silicon-rich silsesquioxane resins
US11056347B2 (en) * 2019-05-28 2021-07-06 Tokyo Electron Limited Method for dry etching compound materials
US11613808B2 (en) * 2020-10-22 2023-03-28 Applied Materials, Inc. Clean processes for boron carbon film deposition
US11728177B2 (en) * 2021-02-11 2023-08-15 Applied Materials, Inc. Systems and methods for nitride-containing film removal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956683A (en) * 1988-03-14 1990-09-11 Polaroid Corporation Isolation of p-n junctions
US5474652A (en) * 1991-03-12 1995-12-12 Texas Instruments Incorporated Method of dry etching InAlAs and InGaAs lattice matched to InP
US5338394A (en) * 1992-05-01 1994-08-16 Alliedsignal Inc. Method for etching indium based III-V compound semiconductors
US5757039A (en) * 1993-07-12 1998-05-26 Texas Instruments Incorporated Collector up heterojunction bipolar transistor
DE69838288T2 (de) * 1997-02-07 2008-05-15 Telefonaktiebolaget Lm Ericsson (Publ) Herstellung von einem heterobipolar-transistor und einer laserdiode auf dem selben substrat
US20180097145A1 (en) * 2015-01-06 2018-04-05 Apple Inc. Led structures for reduced non-radiative sidewall recombination

Also Published As

Publication number Publication date
US20210351037A1 (en) 2021-11-11
WO2020070202A1 (de) 2020-04-09
US11915935B2 (en) 2024-02-27
DE112019005013A5 (de) 2021-07-01

Similar Documents

Publication Publication Date Title
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE10250445B4 (de) Licht emittierende Anordnungen mit separater Confinement-Indiumgalliumnitrid-Heterostruktur
DE69133443T2 (de) Elektromagnetische Umwandler
DE102016208717B4 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102008004448B4 (de) Epitaxie-Struktur sowie lichtemittierende Einrichtung mit einer Schichtabfolge von Quantentöpfen mit ungleichmäßigen und unebenen Oberflächen
DE102005052357A1 (de) Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
DE112018006528T5 (de) Lichtemittierende halbleitervorrichtung und verfahren zu deren herstellung
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018123930A1 (de) Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
DE112007002539T5 (de) ZnO-Schicht und lichtemittierende Halbleitervorrichtung
DE102018124576A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
DE19835008A1 (de) Verfahren zur Herstellung eines III-V Halbleiters
WO2021099100A2 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018133123A1 (de) Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE112010003358T5 (de) Verfahren und strukturen zum schnellen abscheiden von ultradünnen epitaktischen gallium- und stickstoffhaltigen strukturen für bauelemente
DE102018120490A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2010081754A1 (de) Optoelektronisches halbleiterbauelement
DE102018133526A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102020215562A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement
WO2024100149A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102018115594A1 (de) Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority