KR101445333B1 - 가변저항 메모리 장치의 형성방법 - Google Patents

가변저항 메모리 장치의 형성방법 Download PDF

Info

Publication number
KR101445333B1
KR101445333B1 KR1020080085402A KR20080085402A KR101445333B1 KR 101445333 B1 KR101445333 B1 KR 101445333B1 KR 1020080085402 A KR1020080085402 A KR 1020080085402A KR 20080085402 A KR20080085402 A KR 20080085402A KR 101445333 B1 KR101445333 B1 KR 101445333B1
Authority
KR
South Korea
Prior art keywords
chalcogen material
phase change
electrode
forming
change layer
Prior art date
Application number
KR1020080085402A
Other languages
English (en)
Other versions
KR20100026413A (ko
Inventor
김영국
안동호
박미림
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080085402A priority Critical patent/KR101445333B1/ko
Priority to US12/487,292 priority patent/US8039297B2/en
Priority to TW098127737A priority patent/TW201017945A/zh
Priority to CN200910205722A priority patent/CN101667622A/zh
Publication of KR20100026413A publication Critical patent/KR20100026413A/ko
Application granted granted Critical
Publication of KR101445333B1 publication Critical patent/KR101445333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

가변저항 메모리 장치의 형성방법이 제공된다. 상기 가변저항 메모리 장치의 형성방법은 반도체 기판 상에 상변화층을 형성하고, 상변화층에 플라즈마 처리 공정을 수행하여 불순물을 주입하는 것을 포함한다. 상변화층의 적어도 일부가 비정질 상태일 때, 불순물은 저항의 변동지수를 감소시킬 수 있다.
상변화층, 저항, 드리프트, 멀티-레벨

Description

가변저항 메모리 장치의 형성방법{METHODS FOR FORMING RESISTANCE CHANGEABLE MEMORY DEVICES}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 가변저항 메모리 장치 및 그것의 형성 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 구별될 수 있다. 휘발성 메모리 장치는 디램(DRAM:Dynamic Random Access Memory) 및 에스램(SRAM:Static Random Access Memory)과 같이 데이터의 입출력은 빠르지만, 전원이 끊어지면 저장된 데이터를 잃어버리는 메모리 장치이다. 비휘발성 메모리 장치는 전원이 끊어져도 저장된 데이터를 계속 유지하는 메모리 장치이다.
불휘발성 메모리로서, 가변저항 메모리 장치들(예를 들면, 상변화 메모리 장치)이 최근에 알려져 있다. 상기 상변화 메모리 장치는 상이한 전기적인 독출 특성들을 나타내는 다른 구조적인 상태들(structured states)을 가지는 상변화 물질을 포함할 수 있다. 상기 상변화 물질은 비교적 높은 저항율(resistivity)을 나타내는 비정질 상태(amorphous state)와 비교적 낮은 저항율을 나타내는 결정 상 태(crystalline state)로 변환될 수 있다. 이러한 상태 변환들을 이용하여 데이터들을 저장할 수 있으며, 상태에 따른 저항율을 감지함으로써 데이터를 판독할 수 있다.
본 발명은 안정된 데이터 상태를 갖는 가변저항 메모리 장치 및 그것을 형성하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 상기 가변저항 메모리 장치의 형성방법은 반도체 기판 상에 상변화층을 형성하는 것, 상기 상변화층에 플라즈마 처리 공정을 수행하여 불순물을 주입하는 것을 포함할 수 있다. 상기 상변화층의 적어도 일부가 비정질 상태일 때, 상기 상변화층의 비정질 상태인 부분은 저항의 시간에 따른 변동지수를 가지며, 상기 불순물은 상기 변동지수를 감소시킨다.
상기 불순물은 수소를 포함할 수 있다. 상기 플라즈마 처리 공정은 25~50W의 파워에서 수행될 수 있다. 상기 플라즈마 처리 공정은 200~350℃의 온도에서 수행될 수 있다. 상기 플라즈마 처리 공정은 상기 상변화층이 노출된 상태에서 진행될 수 있다. 상기 상변화층은 복수의 저항값을 가질 수 있다.
본 발명의 다른 실시예에 따른 상기 가변저항 메모리 장치의 형성방법은 반도체 기판 상에 상변화층을 형성하는 것, 상기 상변화층내에 할로겐(Halogen) 원소를 공급하는 것을 포함할 수 있다. 상기 상변화층의 적어도 일부가 비정질 상태일 때, 상기 상변화층의 비정질 상태인 부분은 저항의 시간에 따른 변동지수를 가지며, 상기 할로겐 원소는 상기 변동지수를 감소시킨다.
상기 할로겐 원소는 플루오르, 염소, 브롬, 요오드 및 아스타틴을 포함할 수 있다. 상기 상변화층은 복수의 저항값을 가지는 가질 수 있다.
상기 할로겐 원소는 상기 상변화층이 노출된 상태에서 공급될 수 있다. 할로겐 원소는 열처리 공정, 이온주입 공정, 플라즈마 공정에 의하여 공급될 수 있다.
상기 할로겐 원소는 상기 상변화층이 형성되는 단계에서 소스 물질로 공급될 수 있다.
본 발명의 또 다른 실시예에 따른 가변저항 메모리 장치는 반도체 기판 상의 하부전극, 상기 하부전극 상의 할로겐 원소를 포함하는 상변화층, 및 상기 상변화층 상의 상부전극을 포함한다. 상기 할로겐 원소는 플루오르, 염소, 브롬, 요오드 및 아스타틴을 포함할 수 있다.
본 발명의 실시예에 따르면, 상변화층에 변형을 가하여 상변화층의 저항 드리프트 현상을 억제할 수 있다. 가변저항 메모리 장치에 저장된 데이터들이 안정적으로 유지될 수 있고, 읽기 오류가 줄어들 수 있다.
이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한 정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 제공되는 것이다.
도면들에 있어서, 각각의 구성요소는 명확성을 기하기 위하여 과장되게 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
도 1 및 2를 참조하여, 가변저항 메모리 장치의 저항 드리프트(resistance drift) 현상이 설명된다.
비정질 상태를 갖는 상변화 물질의 저항은 다양한 원인들로 인해 시간에 따라 증가될 수 있다. 비정질 상태를 갖는 상변화 물질의 저항 드리프트는 상변화 물질의 저항값이 높을수록 더 클 수 있다. 도 1을 참조하면, 상기 저항 드리프트 현상은 R = R0×(t/t0)d의 수식으로 표현될 수 있다. R0는 비정질 상태(RESET 상태)로 프로그램된 시간 t0 일 때의 초기 저항값이다. d는 변동지수라 칭한다. T는 비정질 상태로 변환하고 전류를 턴-오프한 후의 시간이다.
상기 상변화층은 복수의 서로 다른 저항율들을 가지는 복수의 상태들로 변할 수 있다. 메모리 용량을 증가시키기 위해서 멀티-레벨 기술이 상변환 메모리 장치에 적용될 수 있다. 멀티-레벨 기술에서 상변화층은 2비트 이상의 상태들을 가질 수 있다. 이하, 그러한 메모리 장치를 멀티-레벨 상변환 메모리 장치라 칭한다. 하나의 메모리 셀에 2-비트 데이터가 저장된다고 가정하자. 예를 들면, 도 2에 도시 된 바와 같이, 2-비트 데이터는 가능한 4개의 상태들 '00', '01', '10', 그리고 '11' 중 하나를 가질 것이다. '00' 상태에 대응하는 분포(101)는 결정 상태를 갖는 메모리 셀들을 포함할 것이다. 나머지 상태들('01', '10', '11')에 대응하는 분포들(102, 103, 104)은 비정질 상태들을 갖는 메모리 셀들을 포함할 것이다. '01' 상태에 대응하는 분포(102)에 포함된 메모리 셀들의 저항값들은 '10' 상태에 대응하는 분포(103)에 포함된 메모리 셀들의 저항값들보다 작을 것이다. '10' 상태에 대응하는 분포(103)에 포함된 메모리 셀들의 저항값들은 '11' 상태에 대응하는 분포(104)에 포함된 메모리 셀들의 저항값들보다 작을 것이다.
실선으로 표시된 분포들(101, 102, 103, 104)은 메모리 셀들을 칼코겐 물질의 일부를 비정질화하여 프로그램한 직후의 분포 곡선들이다. 상기 저항 드리프트 현상에 의하여, 상기 프로그램된 분포들(101, 102, 103, 104)이 드리프트할 수 있다. 점선으로 표시된 분포들(101', 102', 103', 104')은, 상기 저항 드리프트에 의하여, 프로그램 이후 소정 시간이 경과한 후의 분포 곡선들이다. 상기 저항 드리프트에 의하여, 상변화 메모리 장치의 데이터가 안정적이지 못하여 읽기 에러를 유발될 수 있다.
도 3a 내지 6을 참조하여 본 발명의 실시예에 따른 가변저항 메모리 장치의 형성방법을 설명한다.
도 3a를 참조하면, 반도체 기판(10) 상에 절연막(11)이 형성된다. 상기 반도체 기판(10)은 도전 패턴 및/또는 스위칭 소자(예를 들면, 트랜지스터 또는 다이오드)를 포함할 수 있다. 상기 절연막(10)에 콘택 홀(15)을 형성하고, 상기 콘택 홀(15) 내에 하부전극(12)이 형성될 수 있다. 상기 하부전극(12)은 히터로서 기능할 수 있다. 상기 콘택 홀(15)을 채우는 예비 상변화층(13)이 형성된다.
예비 상변화층(13)은 6족 칼코겐 원자인 S, Se 및 Te 중 적어도 하나를 포함할 수 있다. 칼코겐 원자들은 최외각 오비탈에 4개의 전자들을 갖는다. 최외곽 전자들 중 2개만이 인접 원자들과 결합에 참여하고, 나머지 2개의 전자들은 서로 짝(이를 고립 전자쌍이라 칭함, lone-pair electrons)을 이루어 칼코겐 원자에 구속된다. 이러한 전자 결합을 갖는 칼코겐 원자는 C2 o로 표현될 수 있다. 칼코겐 비정질 물질의 페르미 준위 고착 (Fermi energy pinning), 광전기적 특성 및 전기적 임계 스위칭 (threshold switching) 현상 등의 독특한 특성들은 Mott 등(Phys. Rev. Lett., vol. 35 p. 1293, 1975) 및 Kastner 등(Phys. Rev. Lett., vol. 37 p. 1504, 1976)에 의해서 제안된, 결함 모델(defect model)로 설명 가능하다. 이 결함 모델에 의하면, 중성 결함인 C3 o가 안정적일 수 있다. 그러나, C3 o는 전하를 띤 두 개의 결함들(C3 +와 C1 -) 로 나누어지는 것이 에너지적으로 더 안정적이어서, 칼코겐 비정질 물질 내부에서 2C3 o → C3 + + C1 - 과 같은 가전자 교번 쌍(valance alternation pair) 형성 반응이 일어날 수 있다. 칼코겐 비정질 물질 형성 후부터 에너지적으로 더 안정한 전하를 띤 결함(C3 + 와 C1 -)이 밴드 갭 내부에 형성될 수 있다. 여기서, C 는 칼코겐 원자, 숫자는 칼코겐 원자의 결합수, 부호는 전하 상태를 표시한다. 각각을 도식적으로 표시하면 아래와 같다. 여기서 선은 인접 원자와 결합에 참여하고 있는 전자를, 점은 결합에 참여하지 않는 전자를 각각 나타낸다.
C2 o C3 o C3 + C1 -
Figure 112008061885189-pat00001
그리고, 상기 가전자 교번 쌍(valance alternation pair) 형성 반응은 세부적으로 C3 o → C3 + + e와, C3 o + e → C3 - → C1 - 로 나눌 수 있다. 상기 전자의 형성 반응은 비정질 내부의 환경(즉, 칼코겐 비정질의 구조 및 조성 및 )과 외부 환경(온도 및 압력) 에 의해서 결정되는, 결함 평형 농도(1017 ~ 1019/cm3)에 도달할 때까지 유효한 시간을 가지고 일어난다.
밴드 갭 내부에 전하를 띤 결정 결함은 에너지적으로 안정하지만, 전자 혹은 정공 등의 전하 캐리어의 트랩원으로 작용하기 때문에, 칼코겐 비정질 물질의 전기 전도도를 떨어뜨리고, 전술한 상기 칼코겐 비정질 저항 드리프트 현상을 초래할 수 있다. 전술한 바와 같이, 상기 칼코겐 비정질 물질의 저항 드리프트 현상은 R = R0×(t/t0)d의 수식으로 표현될 수 있다. R0는 비정질 상태로 프로그램된 시간 t0일 때의 초기 저항값이고, t는 비정질 상태에서 전류를 턴-오프한 후의 시간이다. d는 변동지수라 칭한다.
한편, 가변저항 메모리 장치가 안정적으로 동작하기 위해서는, 프로그램된 상태의 저항의 변화율(△R/R0)이 허용오차(tolerance) 내에 있어야 한다. R0이, 예를 들어, 10kΩ, 20kΩ, 50kΩ, 100kΩ인 경우들에서, 상기 허용오차가 10%, 20%, 30%일 때의 변동지수(d)의 최대 허용값(즉, 임계 변동지수(dc))이 표 1에 표시된다. 예를 들면, 초기저항 100kΩ에서, 허용오차를 30%로 하면 임계 변동지수(dc)는 0.18이고, 허용오차를 10%로 하면 0.058일 수 있다.

R0 (kΩ)		 △R/R0의 허용오차
10 % 20 % 30 %
100 0.058 0.12 0.18
50 0.055 0.11 0.17
20 0.050 0.10 0.15
10 0.047 0.09 0.14
본 발명에 의하면, 칼코겐 비정질 물질의 저항 드리프트 현상을 억제하기 위해, 상기 예비 상변화층(13)을 변형(modification)하여 상기 변동지수d 값이 상기 임계 변동지수(dc) 보다 작아지도록 조절한다. 상기 예비 상변화층(13)의 변형에 의하여, 수 시간에서 수 일에 걸쳐 일어나는, 상기 가전자 교번 쌍 형성 반응이 감소될 수 있다. 상기 칼코겐 물질의 변형은 C3 o 결함들을 원천적으로 줄여, 칼코겐 원자들이 에너지적으로 보다 안정된 상태에 있도록 할 수 있다.
도 3b를 참조하면, 상기 예비 상변화층(13)을 변형하기 위하여 예비 상변화층(13)에 불순물 중 수소를 공급하는 방법이 설명된다.
상기 예비 상변화층(13)에 수소 원자가 함유되도록 하면, 아래 식과 같은 반응이 일어날 수 있다.
Figure 112008061885189-pat00002
에너지적으로 불안정한 C3 o 결함이 수소를 포획하여, 보다 안정적인 C4 o 로 될 수 있다.
상기 예비 상변화층(13)에 플라즈마 처리 공정을 수행하여 수소를 공급된 변형된 상변화층(13a)이 형성된다. 이에 따라, 변형된 상변화층(13a)의 적어도 일부가 비정질 상태일 때, 수소는 변동지수(d)를 감소시킬 수 있다. 상기 수소는 경수소, 중수소, 삼중수소일 수 있다. 플라즈마 처리 공정은 25~50W의 파워에서 수행될 수 있다. 또한, 플라즈마 처리 공정은 200~350℃의 온도에서 수행될 수 있다. 플라즈마 처리 공정은 상기 예비 상변화층(13)이 노출된 상태에서 진행되어, 수소에 의한 변동지수(d)의 감소 효과를 크게 할 수 있다. 상기 예비 상변화층(13)에 플라즈마 공정을 진행하여, 저항 드리프트가 감소될 수 있는 변형된 상변화층(13a)이 형성된다.
도 3c를 참조하면, 상기 변형된 상변화층(13a) 상에 상부전극(14)이 형성된다. 상기 상부전극(14)은 하부전극(12)과 동일한 물질로 형성될 수 있다. 상기 변형된 상변화층(13a)을 식각하여 상변화층(13b)이 형성된다. 도 4는 가변저항 메모리 장치의 다른 형태를 설명하기 위한 도면이다. 도 4에서, 상변화층(13c)은, 도 3a와 다르게, 절연막(11)을 덮는 예비 상변화층(13)을 증착하고, 절연막(11)이 노출되도록 예비 상변화층(13)에 평탄화 공정을 진행하여 형성된다. 평탄화 공정이 진행된 후, 예비 상변화층(13)에 플라즈마 공정이 진행될 수 있다. 상기 상변화층(13c) 상에 상부전극(14)이 형성된다.
도 5에서, 횡축은 플라즈마 파워(W)이고, 종축은 변동지수이다. 플라즈마 파워가 25~50W인 경우에는 변동지수(d)가 작지만, 50W를 초과하면서 변동지수가 급격하게 증가함을 알 수 있다. 플라즈마 파워가 증가하면서 수소의 주입 농도가 커지기 때문에 변동지수가 감소하지만, 50W를 초과하면서 플라즈마에 의하여 상변화층이 손상되므로 변동지수가 증가할 수 있다.
도 6에서, 횡축은 플라즈마 공정 온도(℃)이고, 종축은 변동지수이다. 플라즈마 공정 온도가 200~350℃의 범위에서 변동지수가 감소함을 알 수 있다. 플라즈마 공정 온도가 증가하면서 수소의 주입 및 확산이 가속화되어 상변화층의 변동지수가 감소할 수 있다. 하지만, 공정 온도가 350℃를 초과하면 상변화층이 휘발될 가능성이 있어 상변화층의 특성이 저해될 수 있다.
본 발명의 다른 실시예에 따라 예비 상변화층(13)에 할로겐 원소를 공급하여 변형된 상변화층(13a)이 형성될 수 있다. 할로겐 원소에 의하여 변형된 상변화층(13a)의 변동지수(d)를 감소시킬 수 있다. 이는 수소가 공급되어 위에서 설명된 보다 안정적인 C4 0가 되는 원리와 동일하다. 즉, C4 0의 수소 자리에 할로겐 원소가 결합되는 것이다. 할로겐 원소는 플루오르(F), 염소(Cl), 브롬(Br), 요오드(I), 및 아스타틴(At)을 포함한다.
상기 할로겐 원소는 수소가 공급되는 공정과 다르게 예비 상변화층(13)이 형성되는 단계에서 소스 물질로 공급될 수 있다. 상기 예비 상변화층(13)이 칼코겐 물질인 경우, 열적 화학기상증착(thermal chemical vapor deposition) 방법 또는 원자층 증착(atomic layer deposition: ALD) 방법이 사용될 수 있다. 상기 칼코겐 물질 형성을 위한 소스 물질은 게르마늄(Ge)을 갖는 제1 전구체, 안티몬(Sb)을 갖는 제2 전구체, 텔루르(Te)를 갖는 제3 전구체, 및 리간드 분해가스를 포함할 수 있다. 예를 들어, 상기 제1 전구체는 Ge(CH2CHCH2)4 또는 GeH4을 포함하고, 상기 제2 전구체는 Sb(CH(CH3)2)3을 포함하고, 상기 제3 전구체는 Te(CH(CH3)3)2을 포함할 수 있다. 나아가, 상기 소스 물질은 할로겐 원자를 많이 포함할 수 있다. 캐리어 가스로 아르곤 가스가 사용될 수 있다.
또한, 상기 할로겐 원소는 상기 예비 상변화층(13)이 노출된 상태에서 공급될 수 있다. 예비 상변화층(13)이 형성된 반도체 기판을 할로겐 원소 분위기에서 열처리하거나, 예비 상변화층(13)에 할로겐 이온을 주입하고, 상기 열처리가 수행될 수 있다. 또는, 노출된 예비 상변화층(13)에 플라즈마 공정을 수행하여 예비 상변화층(13)에 할로겐 원소를 공급할 수 있다. 이에 따라, 변형된 상변화층(13a)은 할로겐 원소를 함유할 수 있다.
일반적으로, 칼코겐 물질은 결정 상태(또는, SET 상태)에서 수 내지 수십 kΩ의 저항값을 갖고, 비정질 상태(또는, RESET 상태)에서 수 MΩ의 저항값을 가진다. 상기 비정질 상태에서 대략 10% 정도의 칼코겐 물질이 비정질화된다. 상기 멀티-레벨 상변화 메모리 장치는 비정질화된 부분의 부피비에 따라 SET 상태와 RESET 상태 사이의 데이터 상태로 된다. 논의의 편의를 위하여, 최저의 저항값을 갖는 결정 상태('00') 와 최고의 저항값을 갖는 비정질 상태("11")를 제외한 데이터 상태들(예를 들면, '01', '10')을 중간 데이터 상태들(intermediate data state)로 칭하여 질 것이다. 상기 중간 데이터 상태들은 대략 수십 kΩ 내지 수 MΩ 사이의 저항을 가질 것이다.
상변화층이 복수의 저항값을 가지는 멀티-레벨 상변화 메모리 장치에서, 상기 상변화층의 저항 드리프트 현상은 상기 중간 데이터 상태들에서 보다 중요하다. '00' 데이터 상태 즉, 결정 상태에서는 저항 드리프트 현상이 거의 없다. '11' 데이터 상태 즉, 가장 많이 비정질화된 상태에서는 저항의 드리프트가 가장 크지만, 인접한 '10' 데이터 상태와 혼동을 일으키지 않는 방향으로의 드리프트이다.
상기 중간 데이터 상태들에서, 일정 허용오차 범위 내에서, 상기 변동지수가 임계 변동지수(dc) 이하가 되도록 상변화층을 변형하여 저항 드리프트를 감소하는 것이 가능하다. 도 7a 및 도 7b는 각각 상기 멀티-레벨 상변화 메모리 장치에서, 상기 저항 드리프트를 조절하기 전후의 데이터 상태들의 저항값들의 분포 변화를 보인다. 점선은 인접한 데이터 상태들을 구분할 수 있는 경계선을 보여준다. 도 7a을 참조하면, 상기 저항 드리프트를 조절하지 못하므로, 인접한 데이터 상태들과의 구분이 어렵다. 특히, 중간 데이터 상태들에서, 이러한 어려움은 심각하다. 도 7b을 참조하면, 상기 저항 드리프트가 적절한 수준으로 조절되어, 인접한 데이터 상태들과의 구분에 어려움이 없다.
이에 따라, 상변화층이 복수의 저항값을 가지는 멀티-레벨 상변화 메모리 장치의 각 상태들에서의 문턱전압의 변동이 감소할 수 있고, 메모리 셀들이 어느 상태를 갖는 지의 여부를 판별하는 것에 어려움이 감소될 수 있다. 다시 말해서, 이러한 분포/문턱 전압/저항값 변화의 감소는 읽기 마진을 증대시켜 읽기 에러를 줄일 수 있다.
도 8을 참조하여, 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치(100)가 설명된다. 상기 전자 장치(100)는 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 또는 정보를 무선환경에서 송신 그리고/또는 수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(100)는 버스(150)를 통해서 서로 결합한 제어기(110), 입출력 장치(120), 메모리(130), 무선 인터페이스(140)를 포함할 수 있다. 상기 제어기(110)는, 예를 들어, 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 상기 입출력 장치(120)는, 예를 들어, 키패드, 키보드, 화면(display)를 포함할 수 있다. 상기 메모리(130)는, 예를 들어, 상기 제어기(110)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 상기 메모리(130)는 사용자 데이터를 저장하는 데 사용될 수 있다. 상기 메모리(130)는 본 발명의 실시예들에 따른 3차원 어레이 구조를 갖는 반도체 장치를 포함할 수 있다. 상기 메모리(130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
상기 전자 장치(100)는 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(140)를 사용할 수 있다. 예를 들어 상기 무선 인터페이스(140)는 안테나, 무선 트랜시버 등을 포함할 수 있다.
본 발명의 실시예들에 따른 전자 장치(100)는 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
도 1은 칼코겐 비정질 물질의 저항 드리프트를 보여주는 그래프들이다.
도 2는 멀티-레벨 상변화 메모리 장치의 데이터 상태들의 분포 변화를 보여준다.
도 3a 내지 4는 본 발명의 실시예에 따른 가변 저항 메모리 장치의 형성방법을 설명하기 위한 도면들이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 플라즈마 공정 조건을 설명하기 위한 그래프들이다.
도 7a 및 도 7b는 각각 멀티-레벨 상변화 메모리 장치에서, 저항 드리프트를 조절하기 전후의 데이터 상태들의 분포 변화를 보여 준다.
도 8은 본 발명의 실시예에 따른 가변저항 메모리 장치를 포함하는 전자 장치를 개략적으로 나타낸 도면이다.

Claims (20)

  1. 기판 상에 제1 전극을 형성하고;
    상기 제1 전극 상에 칼코겐 물질을 형성하고;
    상기 제1 전극 상에 형성된 칼코겐 물질을 플라즈마 처리하고; 그리고
    상기 칼코겐 물질 상에 제2 전극을 형성하는 것을 포함하고;
    상기 플라즈마 처리에 의해 상기 제1 전극 상에 형성된 칼코겐 물질로 불순물이 공급되는 가변저항 메모리 장치의 형성방법.
  2. 청구항 1에 있어서,
    상기 제1 전극 상에 칼코겐 물질을 형성하는 것은: 홀이 포함된 상기 제1 전극 상에 절연막을 형성하고; 그리고 상기 홀의 바깥에 형성된 상기 절연막 상에 그리고 상기 홀의 내부에 상기 칼코겐 물질을 형성하는 것을 포함하고,
    상기 칼코겐 물질을 플라즈마 처리하는 것은 상기 홀의 바깥에 형성된 상기 절연막 상에 그리고 상기 홀의 내부의 상기 칼코겐 물질을 플라즈마 처리하는 것을 포함하는 가변저항 메모리 장치의 형성방법.
  3. 청구항 1에 있어서,
    상기 제1 전극 상에 칼코겐 물질을 형성하는 것은: 홀이 포함된 상기 제1 전극 상에 절연막을 형성하고; 상기 홀의 바깥에 형성된 상기 절연막 상에 그리고 상기 홀의 내부에 상기 칼코겐 물질을 형성하고; 그리고 상기 홀의 바깥에 형성된 칼코겐 물질을 제거하는 것을 포함하고,
    상기 칼코겐 물질을 플라즈마 처리하는 것은 상기 홀의 바깥에 형성된 칼코겐 물질을 제거한 이후에 그리고 상기 칼코겐 물질 상에 제2 전극을 형성하기 이전에 상기 홀의 내부에 형성된 칼코겐 물질을 플라즈마 처리하는 것을 포함하는 가변저항 메모리 장치의 형성방법.
  4. 청구항 1에 있어서,
    상기 칼코겐 물질 상에 제2 전극을 형성하는 것은 상기 칼코겐 물질의 측벽을 노출시키는 것을 포함하고,
    상기 칼코겐 물질을 플라즈마 처리하는 것은 상기 칼코겐 물질 상에 제2 전극을 형성하기 이전에 상기 칼코겐 물질이 노출된 상태에서 플라즈마 처리하는 것을 포함하는 가변저항 메모리 장치의 형성방법.
  5. 청구항 1에 있어서,
    상기 칼코겐 물질을 플라즈마 처리하는 것은:
    상기 제1 전극 상에 형성된 칼코겐 물질을 수소 플라즈마 처리하는 것을 포함하고;
    상기 수소 플라즈마 처리에 의해 상기 제1 전극 상에 형성된 칼코겐 물질로 수소가 공급되는 가변저항 메모리 장치의 형성방법.
  6. 청구항 1에 있어서,
    상기 칼코겐 물질을 플라즈마 처리하는 것은:
    상기 제1 전극 상에 형성된 칼코겐 물질을 할로겐 플라즈마 처리하는 것을 포함하고;
    상기 할로겐 플라즈마 처리에 의해 상기 제1 전극 상에 형성된 칼코겐 물질로 할로겐이 공급되는 가변저항 메모리 장치의 형성방법.
  7. 청구항 1에 있어서,
    상기 칼코겐 물질을 플라즈마 처리하는 것은, 100W 혹은 그 이하의 플라즈마 파워에서 진행하는 것을 포함하는 가변저항 메모리 장치의 형성방법.
  8. 청구항 1에 있어서,
    상기 칼코겐 물질을 플라즈마 처리하는 것은, 350℃ 혹은 그 이하의 온도에서 진행하는 것을 포함하는 가변 저항 메모리 장치의 형성방법.
  9. 청구항 1에 있어서,
    상기 칼코겐 물질을 플라즈마 처리하는 것은, 25W 내지 50W의 플라즈마 파워와 200℃ 내지 350℃ 온도에서 진행하는 것을 포함하는 가변저항 메모리 장치의 형성방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080085402A 2008-08-29 2008-08-29 가변저항 메모리 장치의 형성방법 KR101445333B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080085402A KR101445333B1 (ko) 2008-08-29 2008-08-29 가변저항 메모리 장치의 형성방법
US12/487,292 US8039297B2 (en) 2008-08-29 2009-06-18 Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated
TW098127737A TW201017945A (en) 2008-08-29 2009-08-18 Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated
CN200910205722A CN101667622A (zh) 2008-08-29 2009-08-31 制造相变存储器器件的等离子体处理方法以及由此制造的存储器器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085402A KR101445333B1 (ko) 2008-08-29 2008-08-29 가변저항 메모리 장치의 형성방법

Publications (2)

Publication Number Publication Date
KR20100026413A KR20100026413A (ko) 2010-03-10
KR101445333B1 true KR101445333B1 (ko) 2014-10-01

Family

ID=41723931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085402A KR101445333B1 (ko) 2008-08-29 2008-08-29 가변저항 메모리 장치의 형성방법

Country Status (4)

Country Link
US (1) US8039297B2 (ko)
KR (1) KR101445333B1 (ko)
CN (1) CN101667622A (ko)
TW (1) TW201017945A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100213431A1 (en) * 2009-02-20 2010-08-26 Tung-Ti Yeh Treated Chalcogenide Layer for Semiconductor Devices
US8394667B2 (en) 2010-07-14 2013-03-12 Micron Technology, Inc. Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks
US8361833B2 (en) * 2010-11-22 2013-01-29 Micron Technology, Inc. Upwardly tapering heaters for phase change memories
US20130219105A1 (en) * 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for caching for non-volatile memory device
KR20140083560A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US8988926B2 (en) 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
KR20150021363A (ko) 2013-08-20 2015-03-02 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR20160092699A (ko) * 2015-01-28 2016-08-05 에스케이하이닉스 주식회사 저항변화 메모리 장치의 제조 방법
KR101708751B1 (ko) * 2015-09-24 2017-02-21 한국과학기술연구원 플라즈마 흡착 및 탈착을 통한 이차원 물질의 전자 구조 조절법
CN110098104B (zh) * 2018-01-20 2021-01-26 清华大学 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
DE102018124576A1 (de) * 2018-10-05 2020-04-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
US11152565B2 (en) * 2019-09-17 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11411180B2 (en) 2020-04-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
US11908708B2 (en) * 2021-06-17 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Laser de-bonding carriers and composite carriers thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079455A (ko) * 2004-12-31 2006-07-06 재단법인서울대학교산학협력재단 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR20070076360A (ko) * 2006-01-17 2007-07-24 삼성전자주식회사 상변화 구조물 형성 방법
KR20070077078A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 상변화 구조물 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR100640620B1 (ko) 2004-12-27 2006-11-02 삼성전자주식회사 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
KR100585175B1 (ko) * 2005-01-31 2006-05-30 삼성전자주식회사 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
KR100688532B1 (ko) * 2005-02-14 2007-03-02 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
KR100833903B1 (ko) 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
CN100461484C (zh) * 2006-10-13 2009-02-11 中国科学院上海微系统与信息技术研究所 相变存储器存储单元及其制备方法
CN101495672B (zh) * 2006-11-02 2011-12-07 高级技术材料公司 对于金属薄膜的cvd/ald有用的锑及锗复合物
US20080124833A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for filling holes with metal chalcogenide material
KR100914267B1 (ko) 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US20090298222A1 (en) * 2008-05-28 2009-12-03 Ovonyx, Inc. Method for manufacturing Chalcogenide devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079455A (ko) * 2004-12-31 2006-07-06 재단법인서울대학교산학협력재단 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR20070076360A (ko) * 2006-01-17 2007-07-24 삼성전자주식회사 상변화 구조물 형성 방법
KR20070077078A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 상변화 구조물 형성 방법

Also Published As

Publication number Publication date
KR20100026413A (ko) 2010-03-10
TW201017945A (en) 2010-05-01
US8039297B2 (en) 2011-10-18
CN101667622A (zh) 2010-03-10
US20100051893A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101445333B1 (ko) 가변저항 메모리 장치의 형성방법
KR100914267B1 (ko) 가변저항 메모리 장치 및 그것의 형성방법
JP6708722B2 (ja) スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
US8981335B2 (en) ZnTe on TiN or Pt electodes with a portion operable as a current limiting layer for ReRAM applications
US9184385B2 (en) Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9118004B2 (en) Memory cells and methods of forming memory cells
EP0694214B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US8754392B2 (en) Carbon-based memory element
TW201145460A (en) GCIB-treated resistive device
US8993374B2 (en) Phase change material gradient structures and methods
TW200837931A (en) Programmable resistive memory cell with self-forming gap
KR20200032070A (ko) 불휘발성 메모리를 갖는 집적 회로 시스템 및 그 제조 방법
KR20100060323A (ko) 가변저항 메모리 장치 및 그 형성 방법
Chen et al. Reduced HfO₂ Resistive Memory Variability by Inserting a Thin SnO₂ as Oxygen Stopping Layer
US20080023686A1 (en) Storage nodes, phase change memories including a doped phase change layer, and methods of operating and fabricating the same
CN112236866A (zh) 用于存储器单元的电极的制造
US20210376236A1 (en) Memory device
US20110260135A1 (en) Method for Doping an Electrically Actuated Device
IT202000032270A1 (it) Memoria a cambiamento di fase multilivello, metodo per fabbricare la memoria a cambiamento di fase multilivello e metodi per programmare e leggere la memoria a cambiamento di fase multilivello
KR20090015716A (ko) 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법
KR20100054261A (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 6