KR20100054261A - 상변화 메모리 소자 및 그 제조 방법 - Google Patents
상변화 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100054261A KR20100054261A KR1020080113101A KR20080113101A KR20100054261A KR 20100054261 A KR20100054261 A KR 20100054261A KR 1020080113101 A KR1020080113101 A KR 1020080113101A KR 20080113101 A KR20080113101 A KR 20080113101A KR 20100054261 A KR20100054261 A KR 20100054261A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change layer
- silicon
- oxygen
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 10
- 239000012782 phase change material Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 57
- 229910000618 GeSbTe Inorganic materials 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 239000011669 selenium Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- IJZFMIZHOVETME-UHFFFAOYSA-N [Se].[Sb].[Cr] Chemical compound [Se].[Sb].[Cr] IJZFMIZHOVETME-UHFFFAOYSA-N 0.000 description 1
- VVXPQNFADNRLBU-UHFFFAOYSA-N [Se].[Sb].[Mo] Chemical compound [Se].[Sb].[Mo] VVXPQNFADNRLBU-UHFFFAOYSA-N 0.000 description 1
- KSUGJTPDOMBFRL-UHFFFAOYSA-N [Se].[Sb].[Nb] Chemical compound [Se].[Sb].[Nb] KSUGJTPDOMBFRL-UHFFFAOYSA-N 0.000 description 1
- ALRPRZUTRIETCM-UHFFFAOYSA-N [Se].[Sb].[Ta] Chemical compound [Se].[Sb].[Ta] ALRPRZUTRIETCM-UHFFFAOYSA-N 0.000 description 1
- IQGPRYIXOVXPRY-UHFFFAOYSA-N [Se].[Sb].[W] Chemical compound [Se].[Sb].[W] IQGPRYIXOVXPRY-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001786 chalcogen compounds Chemical class 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 의한 상변화 메모리 소자 및 그 제조 방법은 스위칭 소자가 구비된 반도체 기판을 제공하는 단계, 스위칭 소자 상부에 하부 전극 콘택을 형성하는 단계, 하부 전극 콘택 상부에 제 1 상변화층을 형성하는 단계, 상변화층 상에 실리콘 및 산소가 도핑된 제 2 상변화층을 형성하는 단계, 및 실리콘 및 산소가 도핑된 제 2 상변화층 상에 제 3 상변화층을 형성하는 단계를 포함한다.
상변화, GST, SiON, Impurity Injection
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.
상변화 물질(Phase-Change Material)은 온도에 따라 결정(crystalline) 상태 및 비정질(amorphous) 상태의 서로 다른 상태를 갖는 물질이다. 결정 상태는 비정질 상태에 비해 낮은 저항치를 나타내며, 질서 정연한 규칙적인 원자 배열을 지니고 있다. 결정 상태 및 비정질 상태는 상호 가역적인 변화가 가능하다. 즉, 결정 상태에서 비정질 상태로 변화시킬 수 있고, 비정질 상태에서 다시 결정 상태로 변화시킬 수 있다. 이렇게 상호 변화 가능한 상태를 지니며, 명확하게 구별될 수 있는 저항 값을 지닌 특성 가진 상변화 물질을 메모리 소자에 적용시킨 것이 PRAM(Phase-Change Memory Device)이다.
PRAM은 스위칭 소자와 전기적으로 연결된 상변화층을 구비한다. 메모리로서의 동작은 상변화층의 결정 구조 변화로 인한 저항 차이를 이용하여 수행한다. 도 1은 종래 기술에 의한 일반적인 형태의 PRAM을 나타낸 것이다.
도 1을 참조하면, 반도체 기판(10)에는 불순물 영역(10a)이 형성되어 있고 불순물 영역(10a) 상에는 절연층(15)이 형성되어 있으며, 절연층(15)을 관통하여 불순물 영역(10a)과 접촉하는 스위칭 소자로서의 PN 다이오드(16)가 절연층(15) 내에 형성되어 있다. PN 다이오드(16) 상에는 하부 전극 콘택(25)을 포함하는 층간 절연층(20)이 형성되어 있으며, 그 상부에 상변화층(30) 및 상부 전극(40)이 형성되어 있다.
상변화층(30)은 불순물 영역(10a) 및 하부 전극 콘택(25)을 통하여 인가된 전류에 의하여, 그 결정 구조가 변경되므로써 데이터 저장을 수행한다.
이러한 상변화층(30)에는 대표적으로 GST(GeSbTe)가 있으며, 이러한 GST 물질은 대한민국 특허 공개 제 2004-0100499 호에 자세히 소개되어 있다.
한편, 상변화 메모리 소자의 성능은 소비 전류에 의해 결정된다. 특히 가장 많이 사용되고 있는 상변화 물질인 GST을 채용한 PRAM의 경우, 리셋 전류(Reset Current) 값 즉, 결정 상태에서 비정질 상태로 천이(transition)시키기 위한 전류 값이 상대적으로 크다.
도 2는 GST(Ge2Sb2Te5)를 상변화층에 사용한 메모리 소자의 리셋/셋 프로그래밍(Reset/Set Programming)을 위한 가열 온도를 나타낸 그래프이다.
도 2를 참조하면, GST의 경우 셋 프로그래밍(Set Programming), 즉 비정질 상태에서 결정 상태로 만들기 위해서는 녹는점(Tm)보다 낮은 온도(Tx)에서 어느 정도 시간을 유지하면 결정화가 이루어진다. 그리고 리셋 프로그래밍(Reset Programming), 즉 결정 상태를 비정질 상태로 만들기 위해서는 온도를 거의 녹는점까지 올렸다가 급냉시켜야하는 것을 알 수 있다. 이때, 녹는점까지 올리기 위해 소비되는 전류 값이 비교적 크기 때문에 고집적 메모리 소자의 구현에 한계가 있다.
따라서, 본 발명의 목적은 셀의 리셋 동작에 필요한 전류를 좀 더 낮추어 보다 빠른 셀 동작 특성을 가질 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 상변화 메모리 소자의 제조 방법은, 스위칭 소자가 구비된 반도체 기판을 제공하는 단계, 상기 스위칭 소자 상부에 하부 전극 콘택을 형성하는 단계, 상기 하부 전극 콘택 상부에 제 1 상변화층을 형성하는 단계, 상기 상변화층 상에 실리콘 및 산소가 도핑된 제 2 상변화층을 형성하는 단계, 및 상기 실리콘 및 산소가 도핑된 제 2 상변화층 상에 제 3 상변화층을 형성하는 단계를 포함한다.
또한 본 발명의 다른 목적을 달성하기 위한 본 발명의 상변화 메모리 소자는, 스위칭 소자가 구비된 반도체 기판, 상기 스위칭 소자 상부에 하부 전극 콘택, 및 상기 하부 전극 콘택 상부에 형성되며, 실리콘 및 산소가 도핑된 상변화층을 포함한다.
본 발명에 의하면, 기존의 상변화 물질을 증착하는 방법과 달리 중간 단계에서 불순물 주입을 하여 상변화 물질 증착 시, 상변화층에 실리콘(Si)을 도핑하여 산화 공정을 진행시키면 상변화 시 빠른 발열 반응으로 상변화가 일어난다. 이는 좀 더 낮은 동작 전류를 확보할 수 있어, 보다 빠른 셀 동작 특성을 얻을 수 있다.
이하, 첨부한 도면을 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 3 내지 도 9은 본 발명의 실시예에 따른 상변화 메모리 소자 및 그 제조 방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 3에 도시된 바와같이, 반도체 기판, 예컨대 실리콘 기판(100)상에 불순물 영역(100a)을 형성한다. 다음, 반도체 기판(100) 상부에 제 1 층간 절연막(110)을 형성한 다음, 제 1 층간 절연막(110) 내에 불순물 영역(100a)과 콘택되도록 스위칭 소자(120)를 형성한다. 본 실시예에서는 스위칭 소자(120)로서 PN 다이오드를 사용하였다.
상기 스위칭 소자(120) 상부에 오믹 콘택층을 형성할 수 있고. 본 발명에서는 오믹 콘택층(125) 물질로 코발트실리사이드(CoSi2)를 사용하였다.
상기 오믹 콘택층(125) 상부에 제 2 층간 절연막(130)을 형성한다. 제 2 층간 절연막(130)으로는 내열 특성이 우수한 실리콘 질화막(Si3N4)이 이용될 수 있다. 상기 오믹 콘택층(125) 상부가 노출되도록 제 2 층간 절연막(130)을 소정 부분 식각하여, 하부 전극 콘택홀(131)을 형성한다.
다음, 도 4에 도시된 바와같이, 형성된 콘택홀(131) 내부가 충진되도록 하부 전극 콘택용 도전층(140)을 형성한다.
다음 도 5에 도시된 바와같이, 도전층(140)을 제 2 층간 절연막(130)이 노출되도록 평탄화하여 하부 전극 콘택(142)을 형성한다. 이어서, 하부 전극 콘택(142)와 접촉되도록 제 2 층간 절연막(130) 상부에 상변화층을 형성한다.
본 실시예의, 상변화층 형성 시, 종래와는 다르게 본 발명에서는 3 단계 과정을 순차적으로 진행할 수 있다. 제 1 단계 상변화층(150a)은 마그네트론 스퍼터링 시스템을 이용하여 형성하며(도 5 참조), 다음 제 2 단계로, 형성된 상변화층(150a) 표면에 화학 기상 증착(CVD) 공정으로 이용하여 실란(SiH4) 가스(155)를 웨이퍼 표면에 플로우(노출)시킴으로서 상변화층에 실리콘이 도핑되도록 한다.
이때, 실란(SiH4) 가스 플로우는 상변화층 증착 공정과 동시에 진행될 수 있다.
그런 다음, 도 7을 참조하면, 실리콘이 도핑된 상변화층(150a)의 산화를 위하여 산소(O2) 분위기에서 5분 이내로 노출시킨다. 여기서, 노출시키는 방법으로는 CVD 챔버 내에 산소(O2) 가스만을 플로우(Flow) 시키거나, 대기중에 노출시키므로써 제 1 상변화층(150a) 상부에 실리콘 및 산소가 도핑된 제 2 상변화층(150b)이 형성된다.
상기 실란(SiH4) 가스(155)의 공급 시간은 온도와 공급량에 따라 차이가 있을 수 있으나, 되도록이면 저온에서 노출시간을 길게하여 상변화 물질의 도펀트 손실이 최소화될 수 있는 분위기에서 진행하는 것이 좋다.
이때, 상기 실란(SiH4) 가스와 산소(O2) 가스를 1:2.5의 비율로 플로우 할 수 있다.
이렇게 실리콘 및 산소가 도핑된 제 2 상변화층(150b) 형성 과정을 통해 리셋 시, 리셋 저항이 커지면서 기존 보다 빠른 발열 반응을 일으켜 상변화를 일으키게 된다.
다음으로, 상기 실리콘 및 산소가 도핑된 제 2 상변화층(150b) 상부을 다시 마그네트론 스퍼터링 시스템을 이용하여 제 3 상변화층(150c)을 형성한다.
상기 도면에서는 설명의 편의를 위해 상기 3 단계 과정을 통해 형성되는 상변화층을 개개의 층으로 표시하였지만, 이들은 모두 단일의 상변화층을 구성하는 것으로 해석될 수 있다.
또한, 본 발명에서는 3단계로 나누어 진행하였지만 일반적인 상변화(150a,150c) 층과 실리콘 및 산소가 도핑된 상변화층(150b)을 복수 교차하여 상변화층(150)을 형성할 수 있다.
여기서, 상변화 물질은 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 질소-게르마늄-안티몬-텔루륨(N-Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 게르마늄-비스무스-텔루륨(Ge-Bi-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 은-인듐-안티몬-텔루륨 (Ag-In-Sb-Te), 금-인듐-안티몬-텔루륨(Au-In-Sb-Te), 게르마늄-인듐-안티몬-텔루륨(Ge-In-Sb-Te), 셀레늄-안티몬-텔루륨(Se-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn -In-Sb-Te), 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 등과 같은 칼코겐나이드 합금들 중 어느 하나가 이용될 수 있다.
또 다른 예로서 상기 칼코겐 화합물(Ge2Sb2Te5)은 탄탈륨-안티몬-텔루륨 (Ta-Sb-Te), 니오븀-안티몬-텔루륨(Nb-Sb-Te) 또는 바나듐-안티몬-텔루륨(V-Sb-Te) 등과 같은 5A족 원소-안티몬-텔루륨을 포함하거나, 또는 탄탈륨-안티몬-셀레늄 (Ta-Sb-Se), 니오븀-안티몬-셀레늄(Nb-Sb-Se) 또는 바나듐-안티몬-텔루륨(V-Sb-Se)등과 같은 5A족 원소-안티몬-셀레늄을 포함할 수 있다. 또한, 상변화층은 텅스텐-안티몬-텔루륨(W-Sb-Te), 몰리브덴-안티몬-텔루륨(Mo-Sb-Te), 또는 크롬-안티몬-텔루륨(Cr-Sb-Se) 등과 같은 6A족 원소 -안티몬-텔루륨을 포함하거나 또는 텅스텐-안티몬-셀레늄(W-Sb-Se), 몰리브덴-안티몬-셀레늄(Mo-Sb-Se) 또는 크롬-안티몬-셀레늄(Cr-Sb-Se) 등과 같은 6A족 원소-안티몬-셀레늄을 포함할 수 있다.또한 질소 (N),또는 산화물(SiO2)등의 다양한 도펀트를 포함할 수 있다.
이어서, 도 8에 도시된 바와 같이, 상변화층(150) 상부에 상부 전극 물질로서 티타늄 질화막(160)을 형성한 다음, 도 9에 도시된 바와 같이, 티타늄 질화막(160) 및 상변화층(150)을 패터닝하여, 상변화 메모리 소자를 완성한다.
도 10은 상변화층을 이루는 물질에 따른 리셋 전류(mA; ●)값 및 셋 저항(kohm; ■)값을 나타낸 도면이다.
도 10에 따르면 종래의 불순물을 도핑하지 않은 GST의 경우 리셋 전류의 크기가 1mA의 전류가 필요하고, 셋 저항값은 약 1.E+05 kohm 정도로 낮음을 알 수 있다. 한편, 실리콘 및 산소가 도핑된 GST의 경우 0.8mA의 리셋 전류가 필요하며, 1.E+05 kohm을 가짐을 알 수 있다.
결과적으로 실리콘 및 산소가 도핑된 경우, 상변화층의 상변화 특성은 그대로 유지되면서 리셋 전류 값이 크게 감소하며, 셋 저항값을 확보할 수 있다.
이상 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 종래 기술에 의한 일반적인 형태의 PRAM의 구조를 나타낸 개략적인 단면도,
도 2는 칼코겐화합물(Ge2Sb2Te5)로 이루어진 상변화층을 구비한 메모리 소자의 리셋/셋 프로그래밍을 위한 가열온도를 나타낸 그래프,
도 3 내지 도 9은 본 발명의 실시예에 따른 상변화 메모리 소자의 공정 단면도, 및
도 10은 상변화층을 이루는 물질에 따른 리셋 전류(mA)값 및 셋 저항(kohm)값을 나타낸 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 반도체 기판 100a : 불순물 영역
110 : 층간 절연막 120 : 스위칭 소자
125 : 도전성 물질층 131 : 하부 전극 콘택홀
140 : 하부 전극 콘택 150,150a,150b,150c : 상변화층
155 : 실란(SiH4) 가스
Claims (6)
- 스위칭 소자가 구비된 반도체 기판;상기 스위칭 소자 상부에 형성된 하부 전극 콘택;상기 하부 전극 콘택 상부에 형성되며, 실리콘 및 산소가 도핑된 상변화층을 포함하는 상변화 메모리 소자.
- 스위칭 소자가 구비된 반도체 기판을 제공하는 단계;상기 스위칭 소자 상부에 하부 전극 콘택을 형성하는 단계;상기 하부 전극 콘택 상부에 제 1 상변화층을 형성하는 단계;상기 제 1 상변화층 상에 실리콘 및 산소가 도핑된 제 2 상변화층을 형성하는 단계; 및상기 실리콘 및 산소가 도핑된 상기 제 2 상변화층 상에 제 3 상변화층을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조 방법.
- 제 2 항에 있어서,상기 제 1 및 제 3 상변화층은 마그네트론 스퍼터링으로 형성하는 상변화 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 실리콘 및 산소가 도핑된 제 2 상변화층을 화학 기상 증착 방식으로 형성하는 상변화 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 실리콘 및 산소가 도핑된 제 2 상변화층 소스 가스로 실란(SiH4) 가스를 사용하는 상변화 메모리 소자의 제조 방법.
- 제 5 항에 있어서,상기 실란(SiH4) 가스 주입 시, 산소(O2) 가스를 주입하는 상변화 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080113101A KR20100054261A (ko) | 2008-11-14 | 2008-11-14 | 상변화 메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080113101A KR20100054261A (ko) | 2008-11-14 | 2008-11-14 | 상변화 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100054261A true KR20100054261A (ko) | 2010-05-25 |
Family
ID=42279018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080113101A KR20100054261A (ko) | 2008-11-14 | 2008-11-14 | 상변화 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100054261A (ko) |
-
2008
- 2008-11-14 KR KR1020080113101A patent/KR20100054261A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652378B1 (ko) | 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법 | |
| KR100852233B1 (ko) | 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법 | |
| KR101019989B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| US7514705B2 (en) | Phase change memory cell with limited switchable volume | |
| US7682868B2 (en) | Method for making a keyhole opening during the manufacture of a memory cell | |
| US8796101B2 (en) | Memory device | |
| US7777212B2 (en) | Phase change memory devices including carbon-containing adhesive pattern | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| US7879645B2 (en) | Fill-in etching free pore device | |
| KR101486984B1 (ko) | 가변 저항 메모리 소자 및 그 형성방법 | |
| US20080138931A1 (en) | Method for Making a Self-Converged Void and Bottom Electrode for Memoery Cell | |
| KR101598378B1 (ko) | 메모리 소자의 형성 방법 | |
| US20080203375A1 (en) | Memory Cell with Memory Element Contacting Ring-Shaped Upper End of Bottom Electrode | |
| KR20100084215A (ko) | 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법 | |
| KR20160113517A (ko) | 그래핀이 삽입된 상변화 메모리 소자 및 그 제조방법 | |
| US20090161406A1 (en) | Non-volatile memory and method for fabricating the same | |
| KR101163046B1 (ko) | 상변화 메모리 소자의 제조 방법 | |
| US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| KR20100137627A (ko) | 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법 | |
| KR20100060323A (ko) | 가변저항 메모리 장치 및 그 형성 방법 | |
| US8609503B2 (en) | Phase change memory device and fabrication method thereof | |
| KR101435001B1 (ko) | 상변화 메모리 및 그 제조 방법 | |
| US20120007032A1 (en) | Phase-change memory device and method of fabricating the same | |
| CN111009546A (zh) | 可变电阻存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |