TW201017945A - Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated - Google Patents
Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated Download PDFInfo
- Publication number
- TW201017945A TW201017945A TW098127737A TW98127737A TW201017945A TW 201017945 A TW201017945 A TW 201017945A TW 098127737 A TW098127737 A TW 098127737A TW 98127737 A TW98127737 A TW 98127737A TW 201017945 A TW201017945 A TW 201017945A
- Authority
- TW
- Taiwan
- Prior art keywords
- chalcogenide material
- plasma
- chalcogenide
- electrode
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000000463 material Substances 0.000 claims abstract description 203
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims description 29
- 239000001257 hydrogen Substances 0.000 claims description 29
- 229910052736 halogen Inorganic materials 0.000 claims description 22
- 150000002367 halogens Chemical class 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000009832 plasma treatment Methods 0.000 claims description 18
- 239000011148 porous material Substances 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 claims 1
- 206010036790 Productive cough Diseases 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 210000003802 sputum Anatomy 0.000 claims 1
- 208000024794 sputum Diseases 0.000 claims 1
- 210000002381 plasma Anatomy 0.000 description 67
- 239000010410 layer Substances 0.000 description 30
- 238000000137 annealing Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- -1 region Substances 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000012782 phase change material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 150000003431 steroids Chemical class 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
201017945 六、發明說明: 【發明所屬之技術領域】 本發明係關於製造非揮發性記憶體裝置之方法及其所製 得之裝置,且更具體言之,係關於製造相位改變記憶體裝 置之方法及其所製得之裝置。 - 本申請案根據35 USC §119之規定主張於2008年8月29日 .申請之韓國專利申請案第10-2008-0085402號之優先權,該 申請案之揭示内容如同完全陳述於本文中般以引用方式藉 〇 此全部併入本文中。 【先前技術】 相位改變記憶體裝置廣泛用作許多消費應用、商業應用 及其他應用中之非揮發性記憶體裝置。相位改變記憶體裝 置亦被稱作相位改變隨機存取記憶體(PRAM)裝置。如熟 習此項技術者所熟知,一 PRAM單元可包含在第一電極與 第二電極之間的相位改變材料,諸如,硫族化物材料。在 適當條件下加熱及冷卻時,該相位改變材料(諸如,硫族 化物材料)採用兩個穩定但可程式化之相位中之一者:結 晶或非晶。結晶相位之電阻相對低,而非晶相位之電阻相 * 對高。該單元之程式化狀態可因此藉由量測其電阻來判 - 定。pram裝置已經設計以每單元儲存一個位元(單位準) 或每單元儲存多個位元(多位準)。如此段落中所描述之 PRAM裝置的設計、製造及操作為熟習此項技術者所熟知 且本文中無需對其作進一步描述。 如上文所註明,PRAM單元之操作取決於該相位改變材 142404.doc 201017945 料採用一穩定可程式化相位以便展現一給定電阻。然而, 不幸的是,已發現電阻可隨時間漂移,如在(例如)以下各 者中所註明:Street等人之「States in the Gap in Glassy Semiconductors」,Physical Review Letters,35(19):1293-1296(1975) ; Kastner等人之「Valence-Alternation Model for Localized Gap States in Lone-Pair Semiconductors」, Physical Review Letters,37(22):1504-1507(1976);及 Ielmini等人之「Recovery and Drift Dynamics of Resistance and Threshold Voltages in Phase-Change Memories」, ❺ 54(2):308-315(2007)。電阻隨時間之此漂移可不利地影響 該相位改變記憶體裝置之可靠性及/或可操作性。 【發明内容】 根據各種實施例,可藉由在一基板上形成一第一電極及 在該第一電極上形成硫族化物材料來製造相位改變記憶體 裝置。充分地電漿處理該硫族化物材料以遍及該硫族化物 材料誘發一電漿物質。在該硫族化物材料上形成一第二電 參 極。 可在製造該相位改變記憶體裝置期間之一或多個時間執 行該電漿處理。在一些實施例中,在該第一電極上形成一 在其中包括一孔之絕緣層,並在該孔中及在該孔外之該絕 緣層上形成該硫族化物材料。電漿處理在該孔中及在該孔 外之該絕緣層上的該硫族化物材料。在其他實施例中,自 該孔外移除該硫族化物材料,且在移除該孔外之該硫族化 物材料後但在該硫族化物材料上形成該第二電極之前,電 142404.doc -4- 201017945 聚處理該孔中之該硫族化物材料。在另^卜其他實施例中, 在該硫族化物材料上形成該第二電極,以便暴露該硫族化 物材料之側壁,且在該硫族化物材料上形成該第二電極 後經由該暴露側壁來執行電漿處理。
根據各種實施例,可使用各種電漿。在一些實施例中, 充分地執行氫錢處理該硫族化物材料以遍及該硫族化物 材料引入氫。在其他實施例中,充分地執行^素電衆處理 該硫族化物材料以遍及該硫族化物材料引入齒素。 根據各種實施例’亦可使用各種處理參數範圍。在一些 實施例中’在小於約_歡電漿功率下執行電聚處理該 硫族化物材料。在其他實施例中,在小於約35〇ec之溫度 下執行硫族化物材料之電漿處理。在另外其他實施例中, 在約25 W與約50 W之間的電漿功率下且在約2〇〇。。與約 350C之間的溫度下執行該電漿處理。 此外,如上文所註明,充分地執行電漿處理該硫族化物 材料以遍及該硫族化物材料引入一電漿物質。在一些實施 例中’充分地執行電漿處理以遍及該硫族化物材料引入至 少約5之—電漿物質。在其他實施财,遍及該材料 引入在約10 at·%與約20 at.%之間的該電漿物質。在另外 其他實施例中,充分地執行電聚處理以在該硫族化物材料 之一邊緣或表面處引入一給定at%的一電槳物質,且在該 硫族化物材料之-中心(亦即,遠離該邊緣或表面)處引入 該給定at.%之至少六分之—(1/6)的該電㈣f。在另外其 他實施例中,充分地執行電槳處理以在該硫族化物材料中 142404.doc 201017945 產生小於約六倍變化之at.%的一電漿物質。 根據各種實施例之相位改變記憶體裝置包括一基板、該 基板上之一第一電極及該第一電極上之硫族化物材料。該 硫族化物材料始終包括氫及/或齒素。一第二電極提供於 該硫族化物材料上。 在一些實施例中,該硫族化物材料始終具有至少約5 at.%之氫及/或鹵素。在其他實施例中,該硫族化物材料始 終具有約10 at.%與約20 at·%之間的氫及/或鹵素。在另外 其他實施例中’該硫族化物材料在其一邊緣或表面處具有 一給疋at·%之氫及/或鹵素,且在其一中心處具有該給定 at·。/。之至少六分之一(1/6)的氫及/或鹵素。在另外其他實施 例中’該硫族化物材料在該硫族化物材料中具有小於約六 倍變化之at.%的氫及/或鹵素。 根據各種實施例之相位改變記憶體裝置可與控制器、輸 入/輸出裝置及/或無線介面組合以提供一電子裝置。該電 子裝置可包括一個人數位助理、一膝上型電腦、一平板電 腦、一行動電話及/或一數位音樂播放器。 【實施方式】 現將在下文參看附圖來更充分地描述本發明,本發明之 實施例展示於該等附圖中。然而,本發明不應被理解為限 於本文中所陳述之實施例。實情為,提供此等實施例,以 使得本發明將為徹底且完整的,且將本發明之範疇充分傳 達給熟習此項技術者。在諸圖中,為清楚起見,可誇示層 及區之厚度。相似數字在全文中指代相似元件。如本文中 142404.doc -6 - 201017945 所使用’術語「及/或」包括相關聯所列項目中之一或多 個的任一及所有組合且可被簡寫為Γ/」。 本文中所使用之術語僅為了描述特定實施例,且不意欲 限制本發明。除非上下文另外清楚地指示,否則如本文中 所使用,單數形式「一」及「該」意欲亦包括複數形式。 應進一步理解,術語「包含」、「具有」、「包括」及/或其 變鱧在用於本說明書中時指定所陳述特徵、區、步驟、操 作、70件及/或組件之存在,但不排除一或多個其他特 徵、區、步驟、操作、元件、組件及/或其群組之存在或 添加。 應理解,當一元件(諸如,一層或區)被稱為「在」另一 兀件(或其變體)「上」或延伸「至」另一元件(或其變體) 上」時,其可直接在該另一元件上或直接延伸至該另一 70件上,或亦可存在介入元件。相較而言,當一元件被稱 為「直接在」或「直接」延伸「至」另一元件(或其變體) φ 「上」時,不存在任何介入元件。亦應理解,當一元件被 稱為「連接」或「耦接」至另一元件(或其變體)時,其可 直接連接或耦接至另一元件,或可存在介入元件。相較而 言,當一元件被稱為「直接連接」或「直接耦接」至另一 元件(或其變體)時,不存在介入元件。 應理解,雖財文中可使用術語第―、第二等等來描述 各種元件、組件、區、層及/或區段,但此等元件、材 料、區、層及/或區段不應受此等術語限制。此等術語僅 用以區別一元件、材料、區、層或區段與另一元件、°材 142404.doc 201017945 料、區、層或區段。因此,下文所論述之一第一元件、材 料、區、層或區段可稱為一第二元件、材料、區、層或區 段,而不偏離本發明之教示。 在本文中可使用諸如「下」、「背面」及「上」之相對術 語來描述如圖式中所說明之一元件與另一元件之關係。應 理解’除圖式中所描續之定向外,相對術語意欲涵蓋裝置 之不同定向。舉例而言,若圖式中之結構翻轉,則描述為 在基板之「背面」上的元件將因此定向於該基板之「上」 表面上。因此’視圖式之特定定向而定,例示性術語 「上」可涵蓋「下」及「上」兩種定向。同樣地,若諸圖 中之一者中之結構翻轉,則描述為在其他元件「下方」或 「以下」之元件將因此定向於其他元件之「上方」。例示性 術語「下方」或「以下」因此可涵蓋上方及下方兩種定向。 本文中參看本發明之理想實施例之示意性說明的橫截面 說明來描述本發明之實施例。因而,應預期由於(例如)製 造技術及/或容差而引起之相對於該等說明之形狀的變 化。因此,本發明之實施例不應被理解為限於本文中所說 明之區之特定形狀,而應包括由(例如)製造所導致之形狀 偏差。舉例而言,說明或描述為平坦之區通常可具有粗糙 及/或非線性特徵。此外,所說明之銳角通常可磨圓。因 此,圖式中所說明之區本質上為示意性的,且其形狀不意 欲說明區之精確形狀,且不意欲限制本發明之範_。 除非另外定義’否則本文中所使用之所有術語(包括技 術及科學術語)具有與一般熟習本發明所屬之技術者所通 I42404.doc 201017945 常理解之含義相同的含義。應進一步理解,術語(諸如常 用詞典中所定義之術語)應被解釋為具有與其在相關技術 之情形中及本發明中之含義一致的含義,且將不以理想化 或過於正式之意義來解釋,除非本文中如此明確定義。 本發明之一些實施例可產生於以下認識:希望遍及硫族 化物材料引入一物質或摻雜劑,以藉此遍及該材料減少或 消除懸空鍵及/或其他缺陷,其可遍及該材料產生截獲點 (trap site)且不利地增加該材料之電阻漂移。不幸的是,若 使用退火來遍及該材料摻雜一物質,則該退火可需要在足 夠高之溫度下發生以使該硫族化物材料揮發。明顯相比而 言,可使用一電漿來在以下條件下遍及該硫族化物材料引 入一電漿物質:在足夠低之電漿功率下引入以免過度地損 害該硫族化物材料;及在足夠低之溫度下引入以免使該硫 族化物材料過度揮發,但在足夠高之動能下引入以便使該 電漿物質遍及該材料滲透。因此,本發明之各種實施例可 能可接受地減少該琉族化物材料之電阻漂移,而不使其自 身引入額外問題。 為減少硫族化物材料之電阻漂移而對硫族化物材料進行 的氳退火描述於讓與給本申請案之受讓人的於2008年3月 28 曰申請之題為「Multiple Level Cell Phase-Change Memory Devices Having Controlled Resistance-Drift Parameter, Memory Systems Employing Such Devices and Methods of Reading Memory Devices」的申請案第12/079,886號中,該申請案之 揭示内容如同完全陳述於本文中般以引用方式藉此全部併 142404.doc -9- 201017945 入本文中。 圖1A至圖1C為根據各種實施例的製造相位改變記憶體 裝置之方法及其所製得之裝置的橫截面圖。參看圖丨八,藉 由在一基板110上形成一第一電極130來製造一相位改變記 憶體裝置。該基板110可包括一單一元素及/或化合物半導 體基板及/或任何其他單層或多層微電子基板。可在該基 板11 〇中提供各種開關裝置(例如,電晶體或二極體結構卜 在該基板上提供一絕緣層120(諸如,二氧化·碎層),且在該 絕緣層120中之孔122中形成一第一電極13〇(亦稱作底部電 極)。底部電極130可包含一可作為電阻加熱器操作以產生 電流的高電阻率材料(諸如,氮化鈦及其類似者卜亦可提 供多層第一電極130。此外,無需在絕緣層12〇中之孔122 中形成該第一電極130。接著在該第一電極13〇上形成一層 硫族化物材料140,例如,在孔122中及在該孔外之該絕緣 層120上延伸。該硫族化物材料可包括鍺(Ge)、銻(Sb)及碲 (Te)之合金,其通常被稱為gST合金。然而,可使用其他 硫族化物材料。如此段落中所描述,圖丨八之結構的製造為 熟習此項技術者所熟知且本文中無需對其作進一步描述。 現參看圖1B,使用一電漿150充分地電漿處理該硫族化 物材料140以遍及該硫族化物材料14〇引入一電漿物質 152 ’以藉此產生經電漿處理之硫族化物材料14〇a。在一 些實施例中,該電漿150為氫電漿,且該電漿物質152為含 氫物質。在其他實施例中,該電漿15〇為鹵素電漿,且該 電漿物質152為含鹵素物質。 142404.doc •10- 201017945 如上文所註明,充分地執行電漿處理以遍及該硫族化物 材料140a引入電漿物質152。藉由利用電漿150,可將足夠 之動能賦予物質152,以遍及該硫族化物材料140a引入物 質152 ^然而,該動能可足夠低,以使得該硫族化物材料 140a自身不受損害。此外,溫度可足夠低,以使得不使過 量之硫族化物材料140a揮發。因此,可急劇地減少電阻漂 移’而無需不利地影響該硫族化物材料之其他參數。 更具體言之,在一些實施例中,於小於約1〇〇 W之電漿 功率下電漿處理該硫族化物材料14〇a,以便允許遍及該硫 族化物材料140a引入氫及/或鹵素物質而未過度地損害該 硫族化物材料14 0 a。在其他實施例中,於小於約3 5 〇 °C之 溫度下電漿處理該硫族化物材料140a,以免使該硫族化物 材料140a揮發。在另外其他實施例中,於約25 w與約50 W 之間的電漿功率下且在約200t與約35〇t之間的溫度下執 行電漿處理該硫族化物材料140a。 此外,可充分地執行該電漿處理以遍及該硫族化物材料 140a引入至少約5 at.%之電漿物質152。在其他實施例中, 可遍及該硫族化物材料140a引入在約1〇 at.%與約2〇 at %之 間的電漿物質152。此外,電漿之使用可允許遍及該材料 相對均勻地引入該電漿物質。舉例而言,在—些實施例 中,可在該硫族化物材料中產生小於約六倍變化之at %的 該電漿物質。在其他實施例中,在一邊緣(例如,該硫族 化物材料140a之一暴露頂表面14〇b)處產生一給定扣%之一 電漿物質152 ’且在一遠離該邊緣之中心(諸如,沿著該硫 142404.doc 201017945 族化物材料之中心線14〇c)處提供該at %之至少六分之一的 電漿物質152。將此等實施例與該硫族化物材料14〇之氫退 火進行對比。在氫退火過程中,擴散限制可防止遍及該硫 族化物材料引入氫,除非溫度充分上升以便使該硫族化物 材料揮發。 現參看圖ic ’可圖案化經電漿處理之硫族化物材料14〇3 以提供一經圖案化、經電漿處理之材料14〇d,且可在該硫 族化物材料140d上形成一第二或頂部電極16〇 ^在其他實 施例中,毯覆式沈積該頂部電極16〇,且接著一起圖案化 s亥頂部電極160及該經電漿處理之硫族化物材料丨4〇a以形 成圖1C之結構。 圖2A至圖2D說明根據其他實施例之製造相位改變記憶 體裝置之方法及其所製得装置。特定言之,圖2八對應於囷 1A’且將不再次加以描述。接著,如圖π中所示,可使 用習知回钱及/或化學機械拋光技術對孔122内之硫族化物 材料140進行平坦化,以形成經平坦化之硫族化物材料 240。參看圖2C ’使用電漿15〇充分地執行電漿處理該經平 坦化之硫族化物材料240,以遍及經電漿處理之硫族化物 材料240a引入電漿物質152。如上文結合圖1B所描述,可 提供電漿處理及物質分布之參數。最後,參看圖2d,在該 經電衆處理之硫族化物材料240a上形成.一頂部或第二電極 160。該頂部電極160可與該孔中之該經電漿處理之硫族化 物材料240a全等,或在面積上可較大或較小。在一些實施 例中,該頂部電極160亦可延伸至該孔122中。 142404.doc -12- 201017945 圖3A至囷3C為根據各種其他實施例之製造相位改變記 憶體裝置之方法及其所製得之相位改變記憶體裝置的橫截 面圖。圖3A對應於圖1A,且將不重複對其之描述。接 著,如圖3B中所示,可形成一頂部或第二電極,且可圖案 化該頂部電極及硫族化物層140以形成一經圖案化之頂部 電極160及經圖案化之硫族化物材料340。應注意,在圖3B 中,該經圖案化之硫族化物材料340之一侧壁340b暴露。 接著,參看圖3C,使用電漿152來執行電漿處理以遍及該 經圖案化之硫族化物材料340引入一電漿物質152,且藉此 產生一經電壤處理之硫族化物材料340a。如上文所描述, 可提供該電漿處理及電漿物質152之分布的參數。 應注意,在圖3C中,電漿150係經由經圖案化之硫族化 物材料340之暴露側壁340b來引入至經圖案化之硫族化物 材料340中。而,電漿150具有足夠之能量以便遍及該經電 漿處理之硫族化物材料340a引入電漿物質150、以便遍及 該經電漿處理之硫族化物材料340a引入至少約5 at.%之電 漿物質152、以便遍及該經電漿處理之硫族化物材料340a 引入在約10 at·%與約20 at.%之間的電漿物質152、以便在 該經圖案化之硫族化物材料340a中產生小於六倍變化之 at·%的電漿物質152,及/或以便在該硫族化物材料之一邊 緣(侧壁)340b處引入一給定at.%之電漿物質且在該硫族化 物材料之一中心340c處引入一給定at·%之至少六分之一的 該電漿物質。明顯相比而言,在氫退火過程中,簡直無氫 將滲透至圖3B之經圖案化之硫族化物層340内,尤其在鄰 142404.doc -13· 201017945 近於其遠離暴露側壁340b之中心340c處。 因此’上文結合圖1A至圖3C描述的本發明之實施例使 用氫電漿及/或鹵素電漿來電漿處理硫族化物材料。該氫 電漿可包括氫自身、氘(D2)及/或氚(H3)。該i素電漿可包 括來自元素週期表之VII族及VIIA族之非金屬元素中之任 一者,包括氟(F)、氣(C1)、溴(Br)、碘(I)及/或砹(At),包 括雙原子形式及其其他形式。 圖4A及圖4B用圖表說明根據各種實施例的隨電漿功率 (圖4A)及製程溫度(圖4B)而變的電阻漂移係數「d」。圖4A 說明在約25 W與約50 W之間的電漿功率可提供遠低於未 經處理之硫族化物層所提供之值(圖4A中指示為「Ref」) 的值d。圖4B說明可在約200°C與約350°C之間的相對低之 製程溫度下獲得可接受之d減少。 圖5 A及圖5B用圖表說明在不控制電阻漂移之情況下(圖 5 A)及在根據本發明之各種實施例控制材料之電阻漂移的 情況下(圖5B)的多位準相位改變記憶體裝置中之電阻分布 的改變。再次,如圖示,與囷5A相比,圖5B中展示電阻 漂移之大的減少。 圖6A至圖6C為根據另外其他實施例的製造相位改變記 憶趙裝置之方法及其所形成之裝置的橫截面圖。圖6A至圖 6C說明使用氫及/或鹵素之退火或電漿遍及該硫族化物材 料來原位引入一物質。更特定言之,圖6A至圖6C說明一 層硫族化物材料之順序堆積,開始於一薄層642(圖6A)、 接著一較厚層644(圖6B)且結束於一更厚之層646(圖6C)。 142404.doc 201017945 在此生長製程期間,如圖6A至圖6C中所說明,一物質 640(氫及/或鹵素)隨著該硫族化物材料藉由暴露於氫及/或 鹵素之熱退火及/或電漿下來生長而遍及該硫族化物材料 不斷地引入。因此’在圖6A至圖6C中,箭頭650指示在原 位進行的在硫族化物層642、644、646形成期間使用化學 氣相沈積、原子氣相沈積、電漿及/或其他類似製程的在 鹵素氛圍中之電漿處理、在氫氛圍中之電漿處理、在鹵素 氛圍中之熱處理(退火),或在氫氛圍中之熱處理(退火)。 應注意’為簡潔起見’圖6A至圖6C僅說明在硫族化物材 料之原位生長期間的三個代表性時間。亦應理解,可使用 圖1A至圖1C、圖2A至圖2D或圖3A至圖3C之實施例中之任 一者來形成該硫族化物材料及該頂部電極。
圖7A及圖7B為根據其他實施例的製造相位改變記憶體 裝置之方法及其所製得之裝置的橫截面圖。圖7A對應於圖 1A且不將再次加以描述。圖7B說明執行鹵素熱退火以便 將鹵素742引入至硫族化物層740中。可遍及該層740來引 入鹵素742或可僅在該層740之一部分中引入鹵素742。亦 應理解,可使用圖1A至圖1C、圖2A至圖2D或圖3A至圖3C 之實施例中之任一者來形成該硫族化物材料及該頂部電 極0 圖8為根據本文中所描述之實施例中之任一者的記憶體 裝置830的方塊圖’該記憶體裝置830與藉由匯流排850互 連之控制器810、輸入/輸出裝置820及/或無線介面840組合 以提供一電子裝置800。該電子裝置800可包含一個人數位 142404.doc •15- 201017945 助理(PDA)、一膝上型電腦、一平板電腦、一行動電話' 一數位音樂播放器及/或可經組態以在無線環境中傳輸並 接收資訊的其他電子裝置。 本文中已結合上文之描述及諸圖來揭示許多不同實施 例。應理解,用文字描述並說明此等實施例之每一組合及 子組合將會過度重複並使人混淆。因此,本說明書(包括 圖式)應被理解為構成本文中所描述之實施例及製造及使 用其之方式及方法的所有組合及子組合的完整書面描述, 且應支持對任何此組合或子組合之主張。 在圖式及說明書中,已揭示本發明之實施例,且雖然使 用特定術語,但其僅以普通及描述性意義來使用且不用於 限制,本發明之範疇係陳述於以下申請專利範圍中。 【圖式簡單說明】 圖1A至圖1C為根據各種實施例的製造相位改變記憶體 裝置之方法及其所製得之記憶體裝置的橫截面圖; 圖2A至圖2D為根據其他實施例的製造相位改變記憶體 裝置之方法及其所製得之記憶體裝置的橫截面圖; 圖3A至圖3C為根據另外其他實施例的製造相位改變記 憶體裝置之方法及其所製得之記憶艎裝置的橫截面圖; 圖4A至圖4B分別用圖表說明根據各種實施例的隨電漿 功率及製程溫度而變的電阻漂移係數; 圖5 A至圖5B分別用圖表說明在不控制電阻漂移之情況 下及在根據各種實施例控制材料之電阻漂移的情況下的多 位準相位改變記憶趙裝置中之電阻分布的改變; 142404.doc •16- 201017945 圖6A至圖6C為根據另外其他實施例的製造相值改變記 憶體裝置之方法及其所製得之記憶體裝置的橫截面圖; 圖7 A至圖7B為根據另外其他實施例的製造相位改變記 憶艎裝置之方法及其所製得之記憶體裝置的橫截面圖;及 圖8為根據各種實施例的可包括相位改變記憶體裝置之 攜帶型電子裝置的方塊圖。 【主要元件符號說明】
110 基板 120 絕緣層 122 孔 130 第一電極 140 硫族化物材料 140a 經電漿處理之硫族化物材料 140b 暴露頂表面 140c 中心線 140d 經圖案化、經電槳處理之材料 150 電漿 152 電漿物質 160 第二電極 240 經平坦化之硫族化物材料 240a 經電漿處理之硫族化物材料 340 經圖案化之硫族化物材料 340a 經電漿處理之硫族化物材料 340b 暴露側壁 142404.doc -17- 201017945 340c 硫族化物材料之中心 640 物質 642 薄層 644 較厚層 646 更厚層 740 硫族化物層 742 鹵素 800 電子裝置 810 控制器 820 輸入/輸出裝置 830 記憶體裝置 840 無線介面 850 匯流排 142404.doc • 18 ·
Claims (1)
- 201017945 七、申請專利範圍: ^ 一種製造一相位改變記憶體裝置之方法,其包含: 在一基板上形成一第一電極; 在該第一電極上形成一硫族化物材料; 充分地電漿處理該硫族化物材料以遍及該硫族化物材 • 料引入一電漿物質;及 在該硫族化物材料上形成一第二電極。 2. 如請求項1之方法: ® 其中在該第一電極上形成一硫族化物材料包含在該第 一電極上形成一在其中包括一孔之絕緣層及在該孔中與 在該孔外之該絕緣層上形成該硫族化物材料;且 其中電漿處理該硫族化物材料包含電漿處理在該孔中 及在該孔外之該絕緣層上的該硫族化物材料。 3. 如請求項1之方法: 其中在該第一電極上形成一硫族化物材料包含在該第 一電極上形成一在其中包括一孔之絕緣層、在該孔中及 在該孔外之該絕緣層上形成該硫族化物材料,及移除該 孔外之該硫族化物材料;且 • 其中電漿處理該硫族化物材料包含在移除該孔外之該 . 硫族化物材料後但在該硫族化物材料上形成該第二電極 之前’電漿處理該孔中之該硫族化物材料。 4. 如請求項1之方法,其中在該硫族化物材料上形成一第 二電極經執行以便暴露該硫族化物材料之一側壁,且其 中電衆處理該硫族化物材料係在該硫族化物材料上形成 142404.doc 201017945 該第二電極後經由該暴露側壁來執行。 5·如。青求項1之方法,其中電衆處理該硫族化物材料包含 充刀地氫電漿處理該硫族化物材料以遍及該硫族化物材 料引入氫。 6.如凊求項丨之方法,其中電漿處理該硫族化物材料包含 充刀地_素電漿處理該硫族化物材料以遍及該硫族化物 材料引入#素。 7_如請求項丨之方法,其中電漿處理該硫族化物材料係在 小於約100 W之電漿功率下執行。 8. 如清求項丨之方法,其中電漿處理該硫族化物材料係在 小於約350。(:之溫度下執行。 9. 如清求項丨之方法,其中電漿處理該硫族化物材料係在 約25 W與約50 W之間的電漿功率下且在約200°C與約 35〇C之間的溫度下執行。 10. 如4求項丨之方法’其中電漿處理該硫族化物材料經充 刀地執行以遍及該硫族化物材料引入至少約5 μ %之一 電漿物質。 11 _ :請求項i之方;’其中電漿處理該硫族化物材料經充 刀地執行以遍及該硫族化物材料引入在約1〇與約 at.%之間之一電漿物質。 12.如請求項}之方法,其中電漿處理該硫族化物材料經充 分。地執行以在該硫族化物材料之一邊緣處引入一給定 之電漿物質,且在該硫族化物材料之一中心處引 入該給定at.%之至少1/6之該電漿物質。 142404.doc 201017945 , 13.如請求項丨之方法,其中電漿處理該硫族化物材料經充 分地執行以在該硫族化物材料中產生小於約6倍變化之 at.%之一電漿物質。 14· 一種相位改變記憶體裝置,其包含: 一基板; 該基板上之一第一電極; 該第一電極上之一硫族化物材料’該硫族化物材料始 終具有氫及/或豳素;及 m 該硫族化物材料上之一第二電極。 15. 如請求項14之裝置’其中該硫族化物材料始終具有至少 約5 at.%之氮及/或_素。 16. 如請求項14之裝置’其中該硫族化物材料始終具有在約 10 at.%與約20 at.%之間的氫及/或齒素。 17. 如請求項14之裝置,其中該硫族化物材料在其一邊緣處 具有一給定at·%之氫及/或鹵素,且在其一中心處具有該 0 給定at·%之至少1/6的氫及/或鹵素。 18. 如請求項14之裝置’其中該硫族化物材料在該硫族化物 材料中具有小於約6倍變化之at.%的氫及/或鹵素。 19. 如請求項14之裝置,其與一控制器、一輸入/輸出裝置及/ 或一無線介面組合以提供一電子裝置。 20. 如請求項19之裝置,其中該電子裝置包含一個人數位助 理、一膝上型電腦、一平板電腦、一行動電話及/或一數 位音樂播放器。 142404.doc
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080085402A KR101445333B1 (ko) | 2008-08-29 | 2008-08-29 | 가변저항 메모리 장치의 형성방법 |
US12/487,292 US8039297B2 (en) | 2008-08-29 | 2009-06-18 | Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201017945A true TW201017945A (en) | 2010-05-01 |
Family
ID=41723931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098127737A TW201017945A (en) | 2008-08-29 | 2009-08-18 | Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated |
Country Status (4)
Country | Link |
---|---|
US (1) | US8039297B2 (zh) |
KR (1) | KR101445333B1 (zh) |
CN (1) | CN101667622A (zh) |
TW (1) | TW201017945A (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100213431A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Ti Yeh | Treated Chalcogenide Layer for Semiconductor Devices |
US8394667B2 (en) * | 2010-07-14 | 2013-03-12 | Micron Technology, Inc. | Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks |
US8361833B2 (en) | 2010-11-22 | 2013-01-29 | Micron Technology, Inc. | Upwardly tapering heaters for phase change memories |
US20130219105A1 (en) * | 2012-02-16 | 2013-08-22 | Micron Technology, Inc. | Method, device and system for caching for non-volatile memory device |
KR20140083560A (ko) * | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | 상변화 메모리 장치 및 그의 제조방법 |
US8988926B2 (en) | 2013-01-11 | 2015-03-24 | Micron Technology, Inc. | Method, system and device for phase change memory with shunt |
KR20150021363A (ko) | 2013-08-20 | 2015-03-02 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
KR20160092699A (ko) * | 2015-01-28 | 2016-08-05 | 에스케이하이닉스 주식회사 | 저항변화 메모리 장치의 제조 방법 |
KR101708751B1 (ko) * | 2015-09-24 | 2017-02-21 | 한국과학기술연구원 | 플라즈마 흡착 및 탈착을 통한 이차원 물질의 전자 구조 조절법 |
CN110098104B (zh) * | 2018-01-20 | 2021-01-26 | 清华大学 | 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法 |
DE102018124576A1 (de) * | 2018-10-05 | 2020-04-09 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement |
US11152565B2 (en) * | 2019-09-17 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and manufacturing method thereof |
US11411180B2 (en) * | 2020-04-28 | 2022-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
US11908708B2 (en) * | 2021-06-17 | 2024-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Laser de-bonding carriers and composite carriers thereof |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6955940B2 (en) | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
US6867064B2 (en) | 2002-02-15 | 2005-03-15 | Micron Technology, Inc. | Method to alter chalcogenide glass for improved switching characteristics |
KR100618879B1 (ko) * | 2004-12-27 | 2006-09-01 | 삼성전자주식회사 | 게르마늄 전구체, 이를 이용하여 형성된 gst 박막,상기 박막의 제조 방법 및 상변화 메모리 소자 |
KR100640620B1 (ko) | 2004-12-27 | 2006-11-02 | 삼성전자주식회사 | 트윈비트 셀 구조의 nor형 플래쉬 메모리 소자 및 그제조 방법 |
KR100695682B1 (ko) * | 2004-12-31 | 2007-03-15 | 재단법인서울대학교산학협력재단 | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 |
KR100585175B1 (ko) * | 2005-01-31 | 2006-05-30 | 삼성전자주식회사 | 화학 기상 증착법에 의한 GeSbTe 박막의 제조방법 |
KR100688532B1 (ko) * | 2005-02-14 | 2007-03-02 | 삼성전자주식회사 | 텔루르 전구체, 이를 이용하여 제조된 Te-함유 칼코게나이드(chalcogenide) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자 |
KR100796732B1 (ko) * | 2006-01-17 | 2008-01-21 | 삼성전자주식회사 | 상변화 구조물 형성 방법 |
KR100889970B1 (ko) * | 2006-01-20 | 2009-03-24 | 삼성전자주식회사 | 상변화 구조물 형성 방법 |
KR100833903B1 (ko) | 2006-06-13 | 2008-06-03 | 광주과학기술원 | 비휘발성 기억소자, 그 제조방법 및 그 제조장치 |
CN100461484C (zh) * | 2006-10-13 | 2009-02-11 | 中国科学院上海微系统与信息技术研究所 | 相变存储器存储单元及其制备方法 |
KR20120118060A (ko) * | 2006-11-02 | 2012-10-25 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 금속 박막의 cvd/ald용으로 유용한 안티몬 및 게르마늄 착체 |
US20080124833A1 (en) * | 2006-11-03 | 2008-05-29 | International Business Machines Corporation | Method for filling holes with metal chalcogenide material |
KR100914267B1 (ko) | 2007-06-20 | 2009-08-27 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그것의 형성방법 |
US20090298222A1 (en) * | 2008-05-28 | 2009-12-03 | Ovonyx, Inc. | Method for manufacturing Chalcogenide devices |
-
2008
- 2008-08-29 KR KR1020080085402A patent/KR101445333B1/ko active IP Right Grant
-
2009
- 2009-06-18 US US12/487,292 patent/US8039297B2/en active Active
- 2009-08-18 TW TW098127737A patent/TW201017945A/zh unknown
- 2009-08-31 CN CN200910205722A patent/CN101667622A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US8039297B2 (en) | 2011-10-18 |
US20100051893A1 (en) | 2010-03-04 |
KR20100026413A (ko) | 2010-03-10 |
KR101445333B1 (ko) | 2014-10-01 |
CN101667622A (zh) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201017945A (en) | Plasma treating methods of fabricating phase change memory devices, and memory devices so fabricated | |
CN100521224C (zh) | 半导体存储器件及其制造方法 | |
KR101437244B1 (ko) | 낮은 프로그래밍 전류를 위한 열차폐 저항성 메모리 소자 | |
US20050269667A1 (en) | Process for manufacturing integrated resistor and phase-change memory element including this resistor | |
JP5270100B2 (ja) | 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス | |
US20100163828A1 (en) | Phase change memory devices and methods for fabricating the same | |
US8350244B2 (en) | Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device | |
JPWO2008149605A1 (ja) | 抵抗変化素子およびこれを備えた半導体装置 | |
US9006022B2 (en) | Method for fabricating phase change memory | |
TW201027743A (en) | Method to reduce the reset current of PCM using stress liner layers | |
JP5142397B2 (ja) | 相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法 | |
JP5043044B2 (ja) | 半導体記憶装置の製造方法 | |
JP2007288016A (ja) | メモリ素子およびメモリ素子の製造方法 | |
US8822973B2 (en) | Memory cells and methods of forming memory cells | |
KR20100060323A (ko) | 가변저항 메모리 장치 및 그 형성 방법 | |
US20150056798A1 (en) | Methods of forming metal oxide | |
US20230180644A1 (en) | Global heater for phase change memory | |
JP5090375B2 (ja) | カルコゲナイド膜の形成方法及び記録素子の製造方法 | |
KR20160150282A (ko) | 절연 나노입자를 이용한 상변화 메모리 소자, 플렉서블 상변화 메모리 소자 및 그 제조방법 | |
JP6760910B2 (ja) | Otsデバイスの製造方法 | |
KR101166227B1 (ko) | 비휘발성 저항 스위칭 메모리 소자 및 제조방법 | |
JP2010226058A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2008091602A (ja) | 抵抗変化型メモリ素子材料の製造方法 | |
US20190267543A1 (en) | Semiconductor memory device and manufacturing methods thereof | |
US12004434B2 (en) | Fill-in confined cell PCM devices |