CN102931225A - 一种双极结晶体管及其制造方法 - Google Patents
一种双极结晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102931225A CN102931225A CN2011102268340A CN201110226834A CN102931225A CN 102931225 A CN102931225 A CN 102931225A CN 2011102268340 A CN2011102268340 A CN 2011102268340A CN 201110226834 A CN201110226834 A CN 201110226834A CN 102931225 A CN102931225 A CN 102931225A
- Authority
- CN
- China
- Prior art keywords
- bipolar junction
- junction transistor
- well region
- conductive layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
本发明公开了一种双极结晶体管及其制造方法。该双极结晶体管包括阱区、射电极、基电极、集电极与导电层。射电极、基电极与集电极通过阱区互相分开。导电层位于基电极与集电极之间的阱区上。该双极结晶体管的制造方法,包括:形成一导电层于一阱区上;以及形成一射电极、一基电极与一集电极于该阱区中,其中该射电极、该基电极与该集电极通过该阱区互相分开,该导电层位于该基电极与该集电极之间的该阱区上。
Description
技术领域
本发明是有关于半导体结构及其制造方法,特别是有关于双极结晶体管及其制造方法,采用新颖的N型双载子晶体管架构改善集极与射极间的击穿效应。
背景技术
半导体技术中的双极结晶体管(bipolar junction transistor;BJT)为掺杂的半导体材料构成的三端电子装置。双极结晶体管是因为其操作包括电子与空穴两者而命名。双极结晶体管中电荷流动的驱动力是电荷载子跨过两个不同电荷浓度的区域之间的结的双向扩散而造成。双极结晶体管可使用在放大或开关应用中。
发明内容
有鉴于此,本发明的主要目的在于提供一种双极结晶体管及其制造方法,该双极结晶体管的制造成本低且特性优良。
本发明提供的一种双极结晶体管。双极结晶体管包括阱区、射电极、基电极、集电极与导电层。射电极、基电极与集电极通过阱区互相分开。导电层位于基电极与集电极之间的阱区上。
本发明提供的一种双极结晶体管的制造方法。制造方法包括以下步骤。形成导电层于阱区上。形成射电极、基电极与集电极于阱区中。射电极、基电极与集电极通过阱区互相分开。导电层位于基电极与集电极之间的阱区上。
下文特举较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1绘示一实施例中双极结晶体管的俯视图。
图2绘示一实施例中双极结晶体管的剖面图。
图3绘示一实施例中双极结晶体管的俯视图。
图4至图7绘示一实施例中双极结晶体管的工艺。
图8为具有导电层的双极结晶体管的集电极电流-集电极至射电极压差特征曲线。
图9为不具导电层的双极结晶体管的集电极电流-集电极至射电极压差特征曲线。
图10绘示一实施例中的半导体电路。
图11绘示一实施例中的半导体电路。
【主要元件符号说明】
2:阱区
4、104:射电极
6、106:基电极
8、108:集电极
10、110:导电层
12、112:第一阱部分
14、114:第二阱部分
16、116:介电结构
18、118:衬底
20、120:埋藏层
22、122:掺杂区
124:掺杂层
126:介电元件
128:介电层
130:外延层
201、301、401:双极结晶体管
具体实施方式
图1绘示一实施例中双极结晶体管(BJT)的俯视图。图2绘示图1的双极结晶体管沿AA’线的剖面图。请参照图2,双极结晶体管包括阱区2、射电极4、基电极6、集电极8与导电层10。阱区2包括相邻近的第一阱部分12与第二阱部分14。射电极4、基电极6与集电极8通过阱区2互相分开。集电极8位于第一阱部分12中。射电极4与基电极6位于第二阱部分14中。集电极8与第一阱部分12可构成集极区。基电极6与第二阱部分14可构成基极区。
于实施例中,射电极4与集电极8(或集极区)之间的距离是最佳化以避免横向的击穿(1ateral punch through)。
导电层10位于基电极6与集电极8之间的第一阱部分12上。于一些实施例中,导电层10也延伸至第二阱部分14上。介电结构16位于导电层10与阱区2之间。导电层10可包括掺杂的多晶硅、金属硅化物或金属。导电层10可用作场板,改变电场的分布以提高双极结晶体管的崩溃电压(或称为击穿电压)。
请参照图2,双极结晶体管可包括衬底18与埋藏层20。第一阱部分12位于二阱部分14与埋藏层20之间。埋藏层20位于衬底18与第一阱部分12之间。使用埋藏层20可避免垂直方向的击穿(vertical punch through)。双极结晶体管可包括掺杂区22。
于一实施例中,射电极4、集电极8、第一阱部分12与埋藏层20具有第一导电型例如N导电型。基电极6、第二阱部分14、衬底18与掺杂区22具有相反于第一导电型的第二导电型例如P导电型。于此例中,双极结晶体管为NPN-BJT。然本发明并不限于此,于其它实施例中,双极结晶体管为具有相反电特性的PNP-BJT。
双极结晶体管并不限于如图1所示的矩形轮廓,也可具有其它合适的轮廓,如图3所示的圆形轮廓。
图4至图7绘示一实施例中双极结晶体管的工艺。请参照图4,形成埋藏层120于衬底118中。衬底118可包括硅。埋藏层120可以掺杂方式形成。可利用掺杂步骤形成掺杂层124于埋藏层120上。掺杂层124可具有第二导电型例如P导电型。
请参照图5,形成外延层130于掺杂层124上。外延层130可具有第二导电型例如P导电型。以掺杂方式分别于外延层130中形成如图6所示的第一阱部分112与掺杂区122。形成介电元件126于第一阱部分112与掺杂区122上。介电元件126可包括图6所示的场氧化物(FOX)。场氧化物的范围可利用图案化的硬掩模(hard mask)包括例如氮化物来定义。然本揭露并不限于此。于其它实施例中,介电元件126可包括浅沟道隔离(STI)。
请参照图7,形成介电层128于第一阱部分112上。介电层128可以热氧化法形成。介电元件126与介电层128可构成介电结构116。形成导电层110于介电结构116上。
形成第二阱部分114于第一阱部分112中。形成射电极104与基电极106于第二阱部分114中。形成集电极108于第一阱部分112中。举例来说,具有相同的第一导电型例如N导电型的射电极104与集电极108是同时形成。于一实施例中,射电极104、基电极106与集电极108是重掺杂以提供欧姆接触(ohm contact)。
本揭露所述的掺杂元件或外延元件可适当地调变。举例来说,外延层(例如图5中的外延层130)可以掺杂材料层所形成的掺杂元件来替代。
双极结晶体管各元件的尺寸可视设计而定。于一实施例中,双极结晶体管制造后可接着进行标准工艺(STD process)以形成其它的装置例如互补金属氧化物半导体(CMOS)或双重扩散金属氧化物半导体(DMOS)。由于实施例的双极结晶体管可利用双载子-互补金属氧化物半导体-双重扩散金属氧化物半导体(Bipolar-CMOS-DMOS;BCD)工艺形成,因此双极结晶体管可与其它装置例如金属氧化物半导体、电阻等等同时形成,有助于整合不同的装置在单一芯片上并提高电路的完整性,并降低制造成本且简化工艺。举例来说,可使用BCD技术制作电力电子转换器(power electronicconverter)中的静态开关(static switch)。
图8与图9分别为具有导电层与不具导电层的双极结晶体管的集电极电流-集电极至射电极压差(Ic-Vce)特征曲线。结果发现具有导电层的双极结晶体管(图8)的最大操作电压(45V)大于具有导电层的双极结晶体管(图9)的最大操作电压(33V)。
于实施例中,双极结晶体管可应用于各种合适的半导体电路,例如图10绘示的自发式直流变压器(self excited DC/DC converter),或图11绘示的达灵顿(Darlington)电路。请参照图10,直流变压器使用作为缓冲器的双极结晶体管201能够用以将高电压转换成低电压(VIN>VOUT)。请参照图11,达灵顿电路的输出电流实质上可放大两个双极结晶体管301、401的β值的乘积的倍率。
于上述揭露的实施例中,双极结晶体管使用埋藏层可避免垂直方向的击穿。射电极与集电极(或集极区)之间的距离最佳化以避免横向的击穿。导电层可用作场板,改变电场的分布以提高双极结晶体管的崩溃电压。双极结晶体管可利用BCD工艺形成,因此有助于整合不同的装置在单一芯片上并提高电路的完整性,并降低制造成本且简化工艺。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉此项技艺者,在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种双极结晶体管,包括:
一阱区;
一射电极;
一基电极;
一集电极,其中该射电极、该基电极与该集电极通过该阱区互相分开;以及
一导电层,位于该基电极与该集电极之间的该阱区上。
2.根据权利要求1所述的双极结晶体管,更包括一介电结构,位于该导电层与该阱区之间。
3.根据权利要求1所述的双极结晶体管,其中该导电层包括掺杂的多晶硅、金属硅化物或金属。
4.根据权利要求1所述的双极结晶体管,其中该射电极与该集电极具有一第一导电型,该基电极具有相反于该第一导电型的一第二导电型。
5.根据权利要求1所述的双极结晶体管,其中该阱区包括相邻近的一第一阱部分与一第二阱部分,该第一阱部分具有一第一导电型,该第二阱部分具有相反于该第一导电型的一第二导电型。
6.根据权利要求5所述的双极结晶体管,其中该导电层位于该第一阱部分上。
7.根据权利要求6所述的双极结晶体管,其中该导电层位于该第二阱部分上。
8.根据权利要求5所述的双极结晶体管,其中该集电极位于该第一阱部分中,该射电极与该基电极位于该第二阱部分中。
9.根据权利要求5所述的双极结晶体管,更包括一衬底与一埋藏层,其中该第一阱部分位于该二阱部分与该埋藏层之间,该埋藏层位于该衬底与该第一阱部分之间,该埋藏层具有该第一导电型,该衬底具有该第二导电型。
10.一种双极结晶体管的制造方法,包括:
形成一导电层于一阱区上;以及
形成一射电极、一基电极与一集电极于该阱区中,其中该射电极、该基电极与该集电极通过该阱区互相分开,该导电层位于该基电极与该集电极之间的该阱区上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102268340A CN102931225A (zh) | 2011-08-09 | 2011-08-09 | 一种双极结晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102268340A CN102931225A (zh) | 2011-08-09 | 2011-08-09 | 一种双极结晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102931225A true CN102931225A (zh) | 2013-02-13 |
Family
ID=47645988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102268340A Pending CN102931225A (zh) | 2011-08-09 | 2011-08-09 | 一种双极结晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931225A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111415977A (zh) * | 2020-02-28 | 2020-07-14 | 深圳第三代半导体研究院 | 一种氮化水平异质p-n结结构器件及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62291170A (ja) * | 1986-06-11 | 1987-12-17 | Nec Corp | 高耐圧半導体装置 |
JPH0291949A (ja) * | 1988-09-29 | 1990-03-30 | Nec Kansai Ltd | トランジスタ |
-
2011
- 2011-08-09 CN CN2011102268340A patent/CN102931225A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62291170A (ja) * | 1986-06-11 | 1987-12-17 | Nec Corp | 高耐圧半導体装置 |
JPH0291949A (ja) * | 1988-09-29 | 1990-03-30 | Nec Kansai Ltd | トランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111415977A (zh) * | 2020-02-28 | 2020-07-14 | 深圳第三代半导体研究院 | 一种氮化水平异质p-n结结构器件及其制备方法 |
CN111415977B (zh) * | 2020-02-28 | 2022-02-15 | 深圳第三代半导体研究院 | 一种氮化水平异质p-n结结构器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102301484B (zh) | 非对称结型场效应晶体管及其制造方法 | |
US9865729B1 (en) | Laterally diffused metal oxide semiconductor with segmented gate oxide | |
US9263438B2 (en) | Apparatus related to a diode device including a JFET portion | |
CN108258039B (zh) | 电导率调制漏极延伸mosfet | |
US8847312B2 (en) | LDMOS device and method for improved SOA | |
WO2010110725A1 (en) | Silicon carbide bipolar junction transistor | |
CN104183631B (zh) | 半导体器件、制造半导体器件的方法以及集成电路 | |
US20090159968A1 (en) | BVDII Enhancement with a Cascode DMOS | |
US9691874B2 (en) | Manufacturing method of semiconductor structure | |
KR100554465B1 (ko) | SOI 기판 위에 구현된 SiGe BiCMOS 소자 및그 제조 방법 | |
US9029976B1 (en) | Semiconductor device and method of fabricating the same | |
US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
CN113540223B (zh) | 绝缘栅极场效双极性晶体管及其制造方法 | |
EP2879182B1 (en) | Transistor, amplifier circuit and integrated circuit | |
TW201603289A (zh) | 接面場效電晶體、半導體裝置及其製造方法 | |
US8563387B2 (en) | Transistor and method of manufacturing a transistor | |
WO2007088494A1 (en) | Semiconductor device and method of manufacturing such a device | |
CN102931225A (zh) | 一种双极结晶体管及其制造方法 | |
US20150054132A1 (en) | Lateral bipolar junction transistor and fabrication method thereof | |
US8581339B2 (en) | Structure of NPN-BJT for improving punch through between collector and emitter | |
US8193602B2 (en) | Schottky diode with control gate for optimization of the on state resistance, the reverse leakage, and the reverse breakdown | |
EP2394298B1 (en) | Ic and ic manufacturing method | |
US8829650B2 (en) | Zener diode in a SiGe BiCMOS process and method of fabricating the same | |
CN106206565B (zh) | 二极管与二极管串电路 | |
US20050145953A1 (en) | Heterojunction BiCMOS integrated circuits and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130213 |