CN111344842A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN111344842A
CN111344842A CN201880073367.2A CN201880073367A CN111344842A CN 111344842 A CN111344842 A CN 111344842A CN 201880073367 A CN201880073367 A CN 201880073367A CN 111344842 A CN111344842 A CN 111344842A
Authority
CN
China
Prior art keywords
nitride semiconductor
layer
semiconductor device
opening
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880073367.2A
Other languages
English (en)
Other versions
CN111344842B (zh
Inventor
柴田大辅
田村聪之
平下奈奈子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of CN111344842A publication Critical patent/CN111344842A/zh
Application granted granted Critical
Publication of CN111344842B publication Critical patent/CN111344842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

氮化物半导体装置(100)具备：基板(110)；在基板(110)的上方被依次设置的漂移层(120)及阻挡层(130)；栅极开口部(140)，贯通阻挡层(130)而延伸到漂移层(120)；被依次设置的电子传输层(150)及电子供给层(151)，具有位于阻挡层(130)的上方的部分和沿着栅极开口部(140)的内表面的部分；栅极电极(170)，以覆盖栅极开口部(140)的方式而被设置；源极开口部(160)，贯通电子传输层(150)及电子供给层(151)而延伸到阻挡层(130)；源极电极(180S)，被设置在源极开口部(160)；以及漏极电极(180D)，被设置在基板(110)的背面侧，在平面视的情况下，栅极开口部(140)的长度方向上的端部(143)的轮廓(143a)的至少一部分，呈沿着圆弧或椭圆弧的形状。

Description

氮化物半导体装置
技术领域
本公开涉及氮化物半导体装置。
背景技术
GaN(氮化镓)等的氮化物半导体是能带隙大的宽禁带半导体，其特征为电击穿电场很大，电子的饱和漂移速度比GaAs(砷化镓)半导体或者Si(硅)半导体等大。氮化物半导体有利于高输出化且高耐压化，所以对使用氮化物半导体的功率晶体管进行了研究开发。
例如，在专利文献1公开了被形成为GaN基层叠体的半导体装置。在专利文献1所述的半导体装置具备：再生长层，位于覆盖被设置在GaN基层叠体的开口部的位置；以及栅极电极，沿着再生长层位于再生长层上。再生长层包括沟道，以既获得沟道的高迁移率，又获得纵方向的耐压及栅极电极端的耐压性能为目标。
(现有技术文献)
(专利文献)
专利文献1∶日本特开2011－138916号公报
然而，所述以往的氮化物半导体装置在开口部的端部中栅极－源极之间产生漏电流，进而出现半导体装置的耐压降低这样的问题。
发明内容
于是，本公开提供一种低漏电流，并且高耐压的氮化物半导体装置。
为了解决所述课题，本公开的一个方式涉及的氮化物半导体装置，具备：基板，具有相互背对的第一主面以及第二主面；具有第一导电型的第一氮化物半导体层，被设置在所述第一主面的上方；阻挡层，被设置在所述第一氮化物半导体层的上方；第一开口部，贯通所述阻挡层而延伸到所述第一氮化物半导体层；电子传输层以及电子供给层，从所述基板侧被依次设置，并且所述电子传输层以及电子供给层具有位于所述阻挡层的上方的部分和沿着所述第一开口部的内表面的部分；栅极电极，在所述电子供给层的上方并且以覆盖所述第一开口部的方式而被设置；第二开口部，在从所述栅极电极隔开的位置，贯通所述电子供给层以及所述电子传输层而延伸到所述阻挡层；源极电极，被设置在所述第二开口部，与所述阻挡层连接；以及漏极电极，被设置在所述第二主面侧，在对所述第一主面进行平面视的情况下，(i)所述第一开口部以及所述源极电极，在规定的方向上分别为细长状，(ii)所述第一开口部的在长度方向上的第一端部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
通过本公开，能够提供一种低漏电流，并且高耐压的氮化物半导体装置。
附图说明
图1是实施方式1涉及的氮化物半导体装置的截面图。
图2是示出实施方式1涉及的氮化物半导体装置的平面布置的平面图。
图3是示出图2的III区域中的栅极开口部的端部的形状的放大平面图。
图4是示出实施方式1的变形例涉及的栅极开口部的端部的形状的放大平面图。
图5是示出实施方式2涉及的氮化物半导体装置的平面布置的平面图。
图6是示出图5的VI区域中的栅极开口部的端部的形状的放大平面图。
图7是示出实施方式3涉及的氮化物半导体装置的平面布置的平面图。
图8是用于说明在实施方式3涉及的氮化物半导体装置中基板的偏移角(OffAngle)引起的生长异常的平面图。
图9是示出实施方式3涉及的栅极开口部的两端部的形状的放大平面图。
图10是示出实施方式4涉及的氮化物半导体装置的平面布置的平面图。
图11是示出实施方式4涉及的栅极开口部的两端部的形状的放大平面图。
具体实施方式
(成为本公开的基础的知识和见解)
本发明者们针对在背景技术的部分记载的以往的半导体装置，发现了存在以下的问题。
在以往的半导体装置中，在开口部的端部确认了再生长层的生长异常。本发明者研究了生长异常的原因，其结果发现了起因于以往的开口部的端部的平面视形状为六边形。具体而言，在开口部的端部的六边形的顶点成为生长奇异点，在该顶点的附近，从开口部的侧壁向多个方向生长。在顶点附近的再生长层，发生空穴(void)，该空穴成为漏电流的原因，结果导致半导体装置的耐压低下。
这样，在以往的半导体装置，存在产生漏电流并且耐压低下这样的问题。
为了解决所述问题，本公开的一个方式涉及的氮化物半导体装置，具备：基板，具有相互背对的第一主面以及第二主面；具有第一导电型的第一氮化物半导体层，被设置在所述第一主面的上方；阻挡层，被设置在所述第一氮化物半导体层的上方；第一开口部，贯通所述阻挡层而延伸到所述第一氮化物半导体层；电子传输层以及电子供给层，从所述基板侧被依次设置，并且所述电子传输层以及电子供给层具有位于所述阻挡层的上方的部分和沿着所述第一开口部的内表面的部分；栅极电极，在所述电子供给层的上方并且以覆盖所述第一开口部的方式而被设置；第二开口部，在从所述栅极电极隔开的位置，贯通所述电子供给层以及所述电子传输层而延伸到所述阻挡层；源极电极，被设置在所述第二开口部，与所述阻挡层连接；以及漏极电极，被设置在所述第二主面侧，在对所述第一主面进行平面视的情况下，(i)所述第一开口部以及所述源极电极，在规定的方向上分别为细长状，(ii)所述第一开口部的在长度方向上的第一端部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
通过上述，在平面视时第一开口部的端部的轮廓的至少一部分呈沿着圆弧或者椭圆弧的形状，所以能够控制从第一开口部的侧壁的生长方向的急剧的变化。因为生长方向的变化被抑制，所以电子供给层以及电子传输层等再生长层的生长异常被抑制，提高在第一开口部的端部的再生长层的膜质。因此，在该端部的漏电流被抑制，氮化物半导体装置的耐压的降低被抑制。如上所述，通过本实施方式涉及的氮化物半导体装置，能够实现低漏电流，并且高耐压。
此外例如可以是，所述栅极电极具备：金属膜；以及具有第二导电型的半导体层，位于所述金属膜与所述电子供给层之间，所述第二导电型的极性与所述第一导电型的极性不同。
从而，通过半导体层，能够提高栅极电极的正下方向的沟道的电势，所以能够减少栅极电极的正下方向的载流子浓度。从而能够使氮化物半导体装置进行常闭动作。
此外例如可以是，所述第一开口部具有：两个直线部，在对所述第一主面进行平面视的情况下，所述两个直线部沿着所述长度方向以直线状延伸，且所述源极电极位于所述两个直线部之间；以及第一连接部，是将所述两个直线部的端部彼此连接的所述第一端部。
通过上述，连接2个直线部的连接部的轮廓成为直径大的圆弧或者椭圆弧。因此，能够进一步抑制从连接部的侧壁的生长方向的急剧的变化，所以能够抑制再生长层的生长异常。从而，能够抑制连接部的附近的漏电流，能够抑制氮化物半导体装置的耐压的低下。
此外例如可以是，所述第一主面，具有沿着所述长度方向倾斜的偏移角。
通过上述，能够提高外延生长等而成膜的氮化物半导体的膜质。因为能够抑制在氮化物半导体产生的缺陷，能够减少因为缺陷引起的漏电流等，能够提高氮化物半导体装置的耐压。
此外例如可以是，所述第一端部是在所述第一开口部的长度方向上的两端部中，基于所述第一主面的偏移角而倾斜的上端侧的端部，在对所述第一主面进行平面视的情况下，(a)所述栅极电极包围所述源极电极，(b)第一距离是沿着所述长度方向的第一虚拟直线上的距离，并且是所述源极电极侧的所述第一连接部的轮廓与所述源极电极侧的所述栅极电极的轮廓之间的距离，(c)第二距离是在与所述第一虚拟直线正交的第二虚拟直线上的距离，并且是所述源极电极侧的所述直线部的轮廓与所述源极电极侧的所述栅极电极的轮廓之间的距离，所述第一距离比所述第二距离长。
通过上述，能够使产生基于偏移角的生长异常的区域和源极电极隔开，源极电极的附近容易形成没有产生生长异常的再生长层。因此，栅极电极恰当地控制沟道，所以能够抑制栅极－源极之间的漏电流。从而，通过本实施方式涉及的氮化物半导体装置，能够实现低漏电流，并且高耐压。
此外可以是例如，所述第一开口部还具有第二连接部，该第二连接部是与所述第一连接部相反一侧的所述两个直线部的端部彼此连接的连接部，所述第二连接部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
通过上述，在第一开口部的两端部能够抑制生长异常。因此，能够抑制在两端部的漏电流，并且抑制氮化物半导体装置的耐压的低下。
此外可以是例如，第三距离是在所述第一虚拟直线上的距离，并且是所述源极电极侧的所述第二连接部的轮廓与所述源极电极侧的所述栅极电极的轮廓之间的距离，所述第三距离为所述第一距离以下。
通过上述，因为能够分开产生基于偏移角的生长异常的区域和源极电极，所以能够抑制栅极－源极之间的漏电流。从而，通过本实施方式涉及的氮化物半导体装置，能够实现低漏电流，并且高耐压。
此外可以是例如，所述第三距离与所述第二距离相等。
通过上述，能够在平面布置上减少无用的空间，能够实现氮化物半导体装置的小型化。
此外可以是例如，所述第一开口部的在长度方向上的与第一端部相反一侧的第二端部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
通过上述，能够在第一开口部的两端部抑制生长异常。因此，能够抑制两端部的漏电流，并且抑制氮化物半导体装置的耐压的低下。
此外可以是例如，所述氮化物半导体装置，具备多个所述源极电极以及多个所述第一开口部，多个所述第一开口部的沿着所述长度方向上延伸的部分与多个所述源极电极，在与所述长度方向正交的方向上分别交替地排列设置。
通过上述，能够将多个沟道长度短的沟道设置在平面视时的面内，能够实现氮化物半导体装置的高输出化。
此外可以是例如，所述第一端部的轮廓的至少一部分，与圆弧或者椭圆弧一致。
通过上述，从第一开口部的侧壁的生长方向平滑地变化，所以能够充分抑制生长奇异点的产生。因此能够充分地抑制再生长层的生长异常，并且充分地抑制漏电流。
此外可以是例如，所述第一端部的轮廓的至少一部分，具有位于圆弧或者椭圆弧上的多个顶点，所述多个顶点的每个顶点的顶角，比120°大。
通过上述，在顶点附近从第一开口部的侧壁的生长方向几乎为相同的方向。因此，能够抑制在顶点附近的生长方向的急剧的变化，抑制生长奇异点的产生。因此能够抑制再生长层的生长异常，并且抑制漏电流。
此外可以是例如，所述阻挡层包括第二导电型的第二氮化物半导体层，所述第二导电型的极性与所述第一导电型的极性不同。
通过上述，在第一氮化物半导体层与第二氮化物半导体层的界面形成耗尽层，所以能够提高阻挡层对载流子的阻挡性能。因此能够抑制源极－漏极之间的漏电流的产生，能够提高氮化物半导体装置的耐压。
以下，针对实施方式，参考附图具体说明。
另外，以下说明的实施方式都是示出概括或者具体的例子。以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置位置、以及连接形式、步骤、步骤的顺序等是一个例子，主旨并非限定本公开。此外，以下的实施方式中的构成要素中，示出最上位概念的技术方案没有记载的构成要素，作为任意的构成要素来说明。
此外，各图是示意图，并非是严谨的图示。因此，例如在各图中缩尺等也并非一致。此外，在各图中，对实质上相同的构成赋予相同的符号，省略或简化重复说明。
此外，在本说明书中平行或者垂直等表示要素间的关系性的术语，以及长方形或者圆形等表示要素的形状的术语，以及数值范围不仅是示出严格意义的表述，还包括具有实际上同等范围，例如包括百分之几左右的差异的表述。
此外，在本说明书中，“上方”以及“下方”的术语并非是绝对的空间知觉上的上方向(铅直上方)以及下方向(铅直下方)，是作为以层叠结构中的层叠顺序为基础根据相对的位置关系而被定义的术语来使用。在本说明书中，以基板为基准，将设置有漂移层及栅极电极等的一侧设为“上方”，将设置有漏极电极的一侧设为“下方”。此外，“上方”以及“下方”的术语，不仅适用于2个构成要素相互隔开空间地配置，2个构成要素之间存在别的构成要素的情况，还适用于2个构成要素相互密接地配置，2个构成要素相接的情况。
此外，在本说明书以及附图中，a轴、m轴以及c轴示出在六方晶的晶体方位。a轴方向是用[11－20]表示的方向。m轴方向是用[1－100]表示的方向。c轴方向是用[0001]表示的方向。a轴、m轴以及c轴分别相互正交。
此外，在本说明书中，“平面视”是指沿着c轴方向看基板的上表面。具体而言，“平面视”相当于从正面看用(0001)表示的c面的情况。
此外，在本说明书中，AlGaN是表示三元混晶AlxGa1-xN(0≤x≤1)。以下，多元混晶将各自的构成元素的排列略记为例如AlInN、GaInN等。例如作为氮化物半导体之一的AlxGa1-x-yInyN(0≤x≤1，0≤y≤1，x+y＝1)，略记为AlGaInN。
(实施方式1)
[构成]
首先，针对实施方式1涉及的氮化物半导体装置的构成，利用图1以及图2进行说明。
图1是本实施方式涉及的氮化物半导体装置100的截面图。图2是示出本实施方式涉及的氮化物半导体装置100的平面布置的平面图。
在这里，图1示出沿着图2的I－I线的本实施方式涉及的氮化物半导体装置100的截面。此外，在图2中示出在透视源极电极衬垫181S及绝缘层190的情况下的氮化物半导体装置100的平面图。因此，与图1比较可以知道，图2示出的平面图中示出栅极金属膜172、阈值控制层171的一部分、电子供给层151的一部分、源极电极180S。
氮化物半导体装置100是具有以GaN以及AlGaN等氮化物半导体为主成分的半导体层的层叠结构的装置。具体而言，氮化物半导体装置100具有AlGaN膜与GaN膜的异质结构。
在AlGaN膜与GaN膜的异质结构中，通过(0001)面上的自发极化或者压电极化，在异质界面产生高浓度的二维电子气(2DEG∶2－Dimensional Electron Gas)。因此，即使在未掺杂状态下该界面也具有获得1×1013cm-2以上的界面载流子浓度的特征。
本实施方式涉及的氮化物半导体装置100是将在AlGaN/GaN的异质界面产生的二维电子气利用为沟道的场效应晶体管(FET∶Field EffectTransistor)。具体而言氮化物半导体装置100是纵向FET。
如图1所示，氮化物半导体装置100具备：基板110、漂移层120、阻挡层130、栅极开口部140、电子传输层150、电子供给层151、源极开口部160、栅极电极170、源极电极180S、漏极电极180D、栅极电极衬垫181G、源极电极衬垫181S、绝缘层190。阻挡层130具有第一阻挡层131、第二阻挡层132、第三阻挡层133。在本实施方式，电子传输层150和电子供给层151的界面成为AlGaN/GaN的异质界面。从而，在电子传输层150中发生2DEG，形成沟道。
基板110是由氮化物半导体构成的基板，具有相互背对的第一主面以及第二主面。第一主面是被形成漂移层120一侧的主面。具体而言，第一主面与c面大致一致。第二主面是被形成漏极电极180D一侧的主面。
基板110是例如由n+型的GaN构成的基板。另外，n型以及p型示出半导体的导电型。在本实施方式中，n型是氮化物半导体的第一导电型的一例。p型是第二导电型的一例，第二导电型的极性与第一导电型的极性不同。n+型示出对半导体过多添加n型的掺杂物的状态，即高掺杂(heavydoping)。此外，n－型示出对半导体过少添加n型的掺杂物的状态，即低掺杂。关于p+型以及p－型也同样。另外，i型示出没有添加掺杂物的状态。
漂移层120是被设置在基板110的第一主面的上方的具有第一导电型的第一氮化物半导体层的一例。漂移层120是例如由膜厚为8μm的n－型的GaN构成的膜，以与基板110的第一主面接触的方式被设置。漂移层120的载流子浓度，例如是1×1015cm-3以上且1×1017cm-3以下的范围，但是不限于此。漂移层120，通过有机金属气相外延生长(MOVPE)法等的晶体生长，从而形成在基板110的第一主面上。
阻挡层130被设置在漂移层120的上方。阻挡层130用于抑制源极电极180S与漏极电极180D之间的漏电流。具体而言，阻挡层130由第一阻挡层131、第二阻挡层132以及第三阻挡层133按照该顺序层叠而构成。
第一阻挡层131是极性与第一导电型的极性不同的第二导电型的第二氮化物半导体层的一例。例如，第一阻挡层131是厚度由400nm的p型GaN来形成的p型的氮化物半导体层，以与漂移层120的上表面接触的方式而被设置。第一阻挡层131例如在漂移层120的形成工序之后，接着根据MOVPE法等晶体生长法来形成，但是不限于此。第一阻挡层131，例如通过将镁(Mg)离子注入到i型GaN的方式来形成。
在这里，由第一阻挡层131与漂移层120形成的PN结，被施加反向电压的情况下，具体而言，漏极电极180D成为比源极电极180S高电位的情况下，耗尽层延伸到漂移层120。从而，能够使氮化物半导体装置100成为高耐压化。
另外，第一阻挡层131可以是绝缘层。例如，第一阻挡层131可以是通过将铁(Fe)离子注入到i型GaN而形成的绝缘层。在这个情况下，仅由第一阻挡层131的膜厚来决定耐压。通过使第一阻挡层131厚膜化，能够实现氮化物半导体装置100的高耐压化。
第二阻挡层132，被配置在第一阻挡层131上。第二阻挡层132，由绝缘性或者半绝缘性的氮化物半导体来形成。例如第二阻挡层132是掺杂了碳的厚度为200nm的GaN来形成的氮化物半导体层，与第一阻挡层131的上表面接触而被设置。第二阻挡层132，例如在第一阻挡层131的形成工序之后，接着通过MOVPE法等的晶体生长法来形成。
另外，第二阻挡层132有时包含在成膜时混入的硅(Si)或者氧(O)。在这个情况下，第二阻挡层132的碳浓度比硅浓度或者氧浓度低。例如，第二阻挡层132的碳浓度，例如是3×1017cm-3以上，也可以是1×1018cm-3以上。第二阻挡层132的硅浓度或者氧浓度，例如是5×1016cm-3以下，也可以是2×1016cm-3以下。
此外，第二阻挡层132，可以添加铁(Fe)、镁(Mg)、硼(B)的任意1个以上。具体而言，第二阻挡层132，可以通过将Fe、Mg或者B等离子注入到GaN来形成。注入的离子，只要是能够使第二阻挡层132高电阻化的离子，可以是所述种类以外的离子。
第二阻挡层132能够抑制形成寄生NPN结构。因此，能够减少通过形成寄生NPN结构而引起的氮化物半导体装置100的错误动作。
假设氮化物半导体装置100不具备第二阻挡层132的情况下，在源极电极180S与漏极电极180D之间，具有n型的电子供给层151、电子传输层150以及第三阻挡层133/p型的第一阻挡层131/n型的漂移层120这样的层叠结构。该层叠结构，成为由寄生NPN结构构成的寄生双极晶体管。
在氮化物半导体装置100为截止状态的情况下，在第一阻挡层131电流流动时，该寄生双极晶体管成为导通，会使氮化物半导体装置100的耐压低下。在这个情况下，容易产生氮化物半导体装置100的错误动作。另外，在寄生双极晶体管的影响充分地小的情况下，氮化物半导体装置100可以不具备第二阻挡层132。
第三阻挡层133，被设置在第二阻挡层132上。第三阻挡层133，例如是由厚度为20nm的AlGaN形成的氮化物半导体层，与第二阻挡层132的上表面接触而被设置。第三阻挡层133可以由InAlGaN来形成。第三阻挡层133，例如在第二阻挡层132的形成工序之后，接着通过MOVPE法等的晶体生长法而被形成。
第三阻挡层133抑制来自第一阻挡层131的Mg等的p型杂质的扩散。假设Mg扩散到电子传输层150中的沟道的情况下，2DEG的载流子浓度低下，有可能增加导通电阻。另外，Mg的扩散的程度，根据外延生长的生长条件等而不同。因此，在Mg的扩散被抑制的情况下，氮化物半导体装置100可以不具备第三阻挡层133。
此外，第三阻挡层133可以具有向电子传输层150与电子供给层151的界面形成的沟道提供电子的功能。第三阻挡层133，例如比电子供给层151能带隙大。
栅极开口部140是贯通阻挡层130而延伸到漂移层120的第一开口部的一例。具体而言，栅极开口部140从第三阻挡层133的上表面按照第三阻挡层133、第二阻挡层132以及第一阻挡层131这样的顺序贯通而延伸到漂移层120。在本实施方式如图1所示，栅极开口部140的底面比起漂移层120与第一阻挡层131的界面位于更下侧。
在本实施方式，栅极开口部140，以越远离基板110，开口面积越大的方式而被形成。具体而言，栅极开口部140的侧面部，以斜方向倾斜。例如，栅极开口部140的截面形状是逆梯形，更具体而言是逆等腰梯形。另外，图2中虚线示出栅极开口部140的底面的轮廓。栅极开口部140的上端的轮廓，比图2示出的轮廓大一圈。
栅极开口部140在基板110的第一主面上，从漂移层120到第三阻挡层133依次形成之后，使漂移层120露出一部分的方式，对第三阻挡层133、第二阻挡层132及第一阻挡层131进行蚀刻来形成。此时，漂移层120的表层部分也被除去，栅极开口部140的底面位于比漂移层120的上表面更下方而被形成。栅极开口部140，例如通过光刻的图案形成、以及干蚀等形成为规定形状。
电子传输层150是具有位于阻挡层130的上方的部分和位于沿着栅极开口部140的内表面的部分的再生长层。具体而言，电子传输层150，沿着第三阻挡层133的上表面以及栅极开口部140的侧面以及底面，以大致均一的膜厚而被形成。例如，电子传输层150，由厚度为100nm的GaN来形成。电子传输层150在形成栅极开口部140之后，通过结晶的再生长而被形成。
电子传输层150在栅极开口部140的底面与漂移层120接触，在栅极开口部140的侧面与阻挡层130接触。进而，电子传输层150与阻挡层130的上表面接触，具体而言与第三阻挡层133的上表面接触。
电子传输层150具有沟道。具体而言，电子传输层150与电子供给层151的界面的附近，二维电子气作为沟道来形成。
电子传输层150例如是未掺杂，但是可以通过Si掺杂等而被n型化。此外，例如膜厚为1nm左右的AlN膜可以被设置在电子传输层150与电子供给层151之间。AlN膜可以抑制合金扩散，提高沟道的迁移率。
电子供给层151是具有位于阻挡层130的上方的部分和沿着栅极开口部140的内表面的部分的再生长层。电子传输层150和电子供给层151，从基板110侧按照电子传输层150、电子供给层151的顺序而被设置。具体而言，电子供给层151沿着电子传输层150的上表面的形状，以大致均一的膜厚而被形成。例如，电子供给层151，由厚度为50nm的AlGaN来形成。电子供给层151与电子传输层150的上表面接触，形成AlGaN/GaN的异质界面。电子供给层151，在电子传输层150的形成工序之后，接着通过晶体的再生长来形成。
电子供给层151向在电子传输层150形成的沟道提供电子。另外如上所述，在本实施方式中，第三阻挡层133也具有提供电子的功能。电子供给层151以及第三阻挡层133均由AlGaN形成，这个时候的Al成分比没有特别限定。例如，电子供给层151的Al成分比可以是20％，第三阻挡层133的Al成分比可以是25％。
源极开口部160是在与栅极电极170隔开的位置，贯通电子供给层151以及电子传输层150，而延伸到阻挡层130的第二开口部的一例。具体而言，源极开口部160以电子供给层151、电子传输层150、第三阻挡层133以及第二阻挡层132的顺序贯通，而延伸到第一阻挡层131。在本实施方式中如图1所示，源极开口部160的底面，位于第一阻挡层131与第二阻挡层132的界面的下侧。在平面视时，源极开口部160，被设置在与栅极开口部140隔开的位置。
如图1所示，源极开口部160被形成为开口面积是大致一定的面积。具体而言，源极开口部160的侧面部沿着基板110的厚度方向大致平行。例如，源极开口部160的截面形状是长方形。或者源极开口部160的截面形状，也可以与栅极开口部140同样是逆梯形。
源极开口部160，在电子供给层151或者阈值控制层171的形成工序之后，接着通过对电子供给层151、电子传输层150、第三阻挡层133及第二阻挡层132进行蚀刻来形成源极开口部160，以使第一阻挡层131露出在与栅极开口部140不同的区域。此时，通过除去第一阻挡层131的表层部分，源极开口部160的底面被形成在第一阻挡层131的上表面的下方。源极开口部160，例如通过光刻的图案形成以及干蚀等形成为规定形状。
栅极电极170在电子供给层151的上方，并且以覆盖栅极开口部140的方式而被设置。栅极电极170具备阈值控制层171和栅极金属膜172。
阈值控制层171是位于栅极金属膜172与电子供给层151之间，具有第二导电型的半导体层的一例。具体而言，阈值控制层171以沿着电子供给层151的上表面的形状，与电子供给层151的上表面接触并且大致均一的膜厚来形成。例如，阈值控制层171，由膜厚为200nm的p型的AlGaN形成。阈值控制层171，以与电子供给层151的上表面和栅极金属膜172的下表面的双方接触的方式而被设置。
阈值控制层171，例如在电子供给层151的形成之后，接着通过晶体的再生长及图案形成而被形成。另外，阈值控制层171，也可以在形成了源极开口部160之后，通过晶体的再生长以及图案形成而被形成。
阈值控制层171，能够提高在栅极金属膜172的正下方向形成的沟道的电势。从而，能够提高阈值电压，所以能够实现氮化物半导体装置100的常闭化(normally off)。
另外，阈值控制层171可以不是氮化物半导体，也可以用绝缘性的材料来形成。例如，阈值控制层171，可以由硅氮化物(SiN)或者硅氧化物(SiO)等来形成。
栅极金属膜172，在电子供给层151的上方，并且以覆盖栅极开口部140的方式而被设置。在本实施方式中，栅极金属膜172以沿着阈值控制层171的上表面的形状，与阈值控制层171的上表面接触并且大致均一的膜厚来形成。
栅极金属膜172，利用金属等导电性的材料而被形成。例如，栅极金属膜172利用钯(Pd)而被形成。另外，栅极金属膜172的材料，能够使用与n型的半导体被肖特基连接的材料，例如能够使用镍(Ni)基材料、硅化钨(WSi)、金(Au)等。栅极金属膜172，例如对通过溅镀或者蒸镀等成膜的导电膜进行图案化而被形成。
栅极金属膜172，以不与源极电极180S接触的方式，在平面视时隔开地形成。具体而言，在平面视时，栅极金属膜172，形成在阈值控制层171的内侧。因此，如图2所示，在平面视时沿着栅极金属膜172的轮廓，显出阈值控制层171的一部分。
源极电极180S是被设置在源极开口部160，并且与阻挡层130连接的电极。具体而言，源极电极180S以填充源极开口部160内的方式而被设置，与第一阻挡层131连接。此外，源极电极180S，与电子供给层151、电子传输层150、第三阻挡层133以及第二阻挡层132的各自的端面接触。源极电极180S，与电子传输层150及电子供给层151是欧姆连接(Ohmiccontact)。
源极电极180S，利用金属等的导电性的材料而被形成。作为源极电极180S的材料，能够使用例如Ti/Al等，与n型的半导体层欧姆连接的材料。源极电极180S，例如对通过溅镀或者蒸镀等成膜的导电膜进行图案化而被形成。
通过源极电极180S与第一阻挡层131连接，能够固定第一阻挡层131的电位。从而，能够使氮化物半导体装置100的动作稳定。
另外，Al与由p型的氮化物半导体构成的第一阻挡层131被肖特基连接。因此，在源极电极180S的下层部分，可以设置Pd或者Ni等的功函数大的金属材料，该金属材料针对p型的氮化物半导体成为低接触电阻。从而能够进一步使第一阻挡层131的电位稳定。
漏极电极180D，被设置在基板110的第二主面侧。漏极电极180D，利用金属等导电性的材料而被形成。作为漏极电极180D的材料，与源极电极S的材料同样，例如能够使用Ti/Al等，与n型的半导体层欧姆连接的材料。漏极电极180D例如通过溅镀或者蒸镀等形成导电膜而被形成。
栅极电极衬垫181G，与栅极电极170电连接。栅极电极衬垫181G，如图2所示，被设置在氮化物半导体装置100的最上层。在本实施方式中，栅极金属膜172以一张板状的形状来形成，栅极电极衬垫181G，仅设置在氮化物半导体装置100的进行平面视时的一部分区域。栅极电极衬垫181G，与栅极电极170的控制用的电源连接。
源极电极衬垫181S，与多个源极电极180S的每一个电连接。源极电极衬垫181S，如图2所示，被设置在氮化物半导体装置100的最上层。在本实施方式中，多个源极电极180S分别形成为岛状。因此，源极电极衬垫181S以覆盖多个源极电极180S的每一个的方式，在氮化物半导体装置100的平面视时，被设置在除了栅极电极衬垫181G的大部分区域。源极电极衬垫181S例如被接地。
绝缘层190为了使栅极电极170与源极电极衬垫181S及源极电极180S电绝缘而被设置。绝缘层190，例如是硅氧化膜或者硅氮化膜等。
[平面布置]
接着关于本实施方式涉及的氮化物半导体装置100的平面布置，利用图2说明。
如图2所示，氮化物半导体装置100具备多个源极电极180S以及多个栅极开口部140。多个源极电极180S以及多个栅极开口部140在规定的方向上分别为细长状。在本实施方式中，规定的方向是构成基板110的GaN的a轴方向。另外规定的方向，即长度方向可以是与a轴方向交叉的方向。这个时候的规定的方向与a轴方向构成的角度，例如可以是1°以下。
如图2所示，源极电极180S沿着a轴方向以直线状细长地延伸。源极电极180S的平面视形状，例如是长度方向的长度为短方向的长度的10倍以上的充分长的长方形。多个源极电极180S的各自的平面视形状，相互大致相同。另外，在被设置有栅极电极衬垫181G的区域中，为了避开与栅极电极衬垫181G接触，源极电极180S的长度变短。
多个源极电极180S，在与各自延伸的a轴方向正交的方向，即沿着m轴方向排列。进而，多个源极电极180S也在a轴方向上排列。在图2示出的例子中，氮化物半导体装置100具备以2行×9列的矩阵状配置的总共18个源极电极180S。另外，沿着a轴方向排列的2个源极电极180S，可以作为1条长的源极电极来构成。
另外，多个源极电极180S可以在长度方向的两端部的至少一方相互连接。具体而言，多个源极电极180S可以是被构成为梳子状的电极的指状部分。
如图2所示，栅极电极170，在平面视时包围源极电极180S。具体而言，栅极金属膜172是在基板110的整个面设置的1个导电层，在与多个源极电极180S的各个对应的区域被设置了开口。被设置在栅极金属膜172的多个开口，以与源极电极衬垫181S电连接的方式，使源极电极180S露出。关于阈值控制层171也同样。在平面视时，这些开口在a轴方向上呈细长状，长度方向的端部的轮廓呈沿着圆弧的形状。另外，开口的平面视形状，可以是在a轴方向上的细长的长方形。此外，栅极电极170可以是具有与栅极开口部140对应的指状部分的梳子状的电极。
栅极开口部140，沿着a轴方向以直线状细长地延伸。栅极开口部140的平面视形状，例如是长度方向的长度为短方向的长度的10倍以上充分地长的长方形，在长度方向上的两端部的轮廓呈沿着圆弧或者椭圆弧的形状。栅极开口部140，从沿着a轴方向排列的2个源极电极180S的一端延伸到另一端。
多个栅极开口部140沿着m轴方向排列，该m轴方向是与栅极开口部140分别延伸的a轴方向正交的方向。在图2示出的例子中，氮化物半导体装置100具备10个栅极开口部140，该栅极开口部140沿着m轴方向与源极电极180S交替地排列。多个栅极开口部140的沿着长度方向上延伸的部分与多个源极电极180S，在m轴方向上分别交替地排列设置。另外，多个栅极开口部140可以与源极电极180S同样地沿着a轴方向排列。
在本实施方式中，栅极开口部140的长度方向是a轴方向，所以栅极开口部140的侧壁的大半部分可以作为m面。从而，能够抑制在栅极开口部140的侧壁产生GaN结晶的小面(Facet)。因此，能够实现针对栅极电极170的良好的电极接触，以及沿着侧壁部的沟道的低电阻化。
[栅极开口部的端部的形状]
在这里，关于栅极开口部140的端部143的平面视形状，利用图3进行说明。
图3是示出在图2的III区域的栅极开口部140的端部143的形状的放大平面图。另外，在图3中只图示了氮化物半导体装置100的构成中的栅极开口部140。具体而言，栅极开口部140的底面的轮廓用实线来示出。
端部143是在栅极开口部140的长度方向上的第一端部的一例。如图3所示，端部143的轮廓143a的至少一部分，呈沿着圆弧或者椭圆弧的形状。在本实施方式中，端部143的轮廓143a的至少一部分，与圆弧或者椭圆弧一致。
具体而言，轮廓143a与以点P为中心的圆C的圆弧一致。例如，轮廓143a与圆C的全周的一半，即半圆弧一致。例如，圆C的直径与栅极开口部140的宽度(即短方向的长度)相等。轮廓143a不限于半圆弧，可以与1/4圆弧一致。
另外，如图2所示，栅极开口部140的长度方向上的端部143的相反一侧的端部的轮廓的至少一部分，也呈沿着圆弧或者椭圆弧的形状。具体而言，该相反一侧的端部具有以m轴为基准，将端部143反转的形状。
[效果等]
在图3中用白色的箭头记号表示在栅极开口部140内形成的再生长层的生长方向。再生长层，具体而言是电子传输层150、电子供给层151及阈值控制层171。
再生长层的生长方向是相对于栅极开口部140的轮廓正交的方向，并且是朝向栅极开口部140内部的方向。因此，端部143的轮廓143a与圆弧一致，所以生长方向是朝向圆弧的中心的点P的方向，沿着圆弧平滑地变化。换言之，在端部143不发生生长方向的急剧的变化，难以产生再生长层的生长奇异点。
因为难以产生生长奇异点，所以结晶的再生长稳定，能够抑制在再生长层内产生空穴。因为再生长层的膜质提高，所以能够抑制在端部143的漏电流，抑制氮化物半导体装置100的耐压的低下。
如上所述，本实施方式涉及的氮化物半导体装置100，能够实现低漏电流，并且高耐压。
[变形例]
接着说明实施方式1的变形例。
在本变形例中，与实施方式1相比，栅极开口部的平面视形状不同。以下与实施方式1的不同点为中心进行说明。在本变形例中，没有特别说明的部分与实施方式1相同。
图4是示出本变形例涉及的栅极开口部240的端部243的形状的放大平面图。与图3同样，图4示出相当于图2的III区域的部分。
本变形例涉及的栅极开口部240的端部243是相当于实施方式1涉及的栅极开口部140的端部143的部分。端部243的轮廓243a的至少一部分，呈沿着圆弧或者椭圆弧的形状。在本变形例中，端部243的轮廓243a的至少一部分具有位于圆弧或者椭圆弧上的多个顶点。此时，多个顶点的每一个顶点的顶角比120°大。
具体而言，如图4所示，轮廓243a具有顶点Q1～Q7，所述顶点位于点P为中心的圆C的圆弧上。相邻的顶点之间用直线来连接。换言之，轮廓243a与多边形的外周的一部分一致。例如，轮廓243a，与正n边形的外周的一部分一致。在这里，n是7以上的自然数。在本变形例，n的值是8。顶点Q1～Q7的各个顶角θ1～θ7是135°。
另外，例如n的值不限于8，还可以是16、32、64、128、256等。此外，顶角θ1～θ7可以相互不同。此外，连接相邻的顶点的边的长度，也可以相互不同。
在本变形例涉及的氮化物半导体装置中，栅极开口部240的端部243的顶点Q1～Q7的周围，生长方向发生变化。此时，顶角θ1～θ7比120°大，所以抑制了生长方向的大的变化。换言之，顶点Q1～Q7很难成为生长奇异点，所以结晶的再生长稳定，能够抑制在再生长层内产生空穴。因为再生长层的膜质提高，所以在端部243的漏电流被抑制，本变形例涉及的氮化物半导体装置的耐压的降低被抑制。
如上所述，本变形例涉及的氮化物半导体装置，能够实现低漏电流，并且高耐压。
(实施方式2)
接着说明实施方式2。
在实施方式2中，与实施方式1相比，栅极开口部的平面视形状不同。下面以与实施方式1的不同点为中心进行说明。在本实施方式，没有特别说明的部分，与实施方式1相同。
图5是示出本实施方式涉及的氮化物半导体装置300的平面布置的平面图。与图2同样，图5示出在透视源极电极衬垫181S以及绝缘层190的情况下的氮化物半导体装置300。另外在本实施方式涉及的氮化物半导体装置300中，图5的沿着I－I线的截面结构与图1示出的截面结构一样。
如图5所示，氮化物半导体装置300，与实施方式1涉及的氮化物半导体装置100相比，具备栅极开口部340，而不具备栅极开口部140。栅极开口部340是贯通阻挡层130，而延伸到漂移层120的第一开口部的一例。
1个栅极开口部340具有将实施方式1涉及的2个栅极开口部140在长度方向的两端部分别连接的形状。在平面视时，栅极开口部340，沿着a轴方向具有细长的O字形状、或者跑道形状。具体而言，如图5所示，栅极开口部340具备2个直线部341、连接部342、以及连接部343。
2个直线部341，在对第一主面进行平面视的情况下，沿着规定的方向以直线状延伸，且源极电极180S位于2个直线部341之间。具体而言，2个直线部341相互平行，并且沿着a轴方向以直线状延伸。
连接部342是将2个直线部341的端部彼此连接的第一连接部的一例。连接部342是栅极开口部340的第一端部。连接部342以包围源极电极180S的长度方向上的一方的端部的方式而被设置。
连接部343是与连接部342相反一侧的2个直线部341的端部彼此连接的第二连接部的一例。连接部343是在栅极开口部340的长度方向上的两端部中，与第一端部相反一侧的第二端部。连接部343以包围源极电极180S的长度方向上的另一方的端部的方式而被设置。
在此，关于栅极开口部340的端部即连接部343的平面视形状，利用图6进行说明。另外，连接部342的平面视形状是以m轴为基准将图6示出的形状反转的形状。
图6是示出图5的VI区域的栅极开口部340的端部的形状的放大平面图。另外，图6与图3同样，在氮化物半导体装置300的构成中仅图示栅极开口部340。具体而言，栅极开口部340的底面的轮廓用实线来表示。
连接部343的轮廓343a以及343b的至少一部分，分别呈沿着圆弧或者椭圆弧的形状。在本实施方式中，轮廓343a与343b的至少一部分，与圆弧或者椭圆弧一致。
具体而言，如图6所示，轮廓343a与以点P为中心的圆C1的圆弧一致。例如，轮廓343a与圆C1的全周的一半，即半圆弧一致。例如，圆C1的直径，与相邻的2个直线部341之间的距离相等。
轮廓343b与以点P为中心的圆C2的圆弧一致。例如，轮廓343b与圆C2的全周的一半，即半圆弧一致。例如，圆C2的直径，与相邻的2个直线部341之间的距离与2个直线部341的各自的宽度(即短方向的长度)的总和相等。另外，圆C1和圆C2可以是中心不同。
此外，轮廓343a以及343b的至少一方，与实施方式1的变形例同样，可以是多边形的外周的一部分。或者，轮廓343a以及343b的一方，可以不必沿着圆弧或者椭圆弧。
如上所述，连接部342以及343各自的轮廓沿着的圆弧或者椭圆弧的直径变大。因此，如图6所示，在连接部342以及343的再生长层的生长方向，与实施方式1涉及的栅极开口部140相比，变化更平滑。因此，在连接部342及343，能够更加抑制生长奇异点的发生，所以更加提高再生长层的膜厚。
从而，通过本实施方式涉及的氮化物半导体装置300，能够更加减少漏电流，并且更加提高耐压。
(实施方式3)
接着说明实施方式3。
在实施方式3中，与实施方式2相比，栅极开口部的形状不同。下面以与实施方式2的不同点为中心进行说明。在本实施方式，没有特别说明的部分是与实施方式2相同的部分。
图7是示出本实施方式涉及的氮化物半导体装置400的平面布置的平面图。与图2同样，图7示出对源极电极衬垫181S及绝缘层190进行透视的情况下的氮化物半导体装置400。另外，本实施方式涉及的氮化物半导体装置400，在图7的I－I线的截面结构与图1示出的截面结构相同。
如图7所示，氮化物半导体装置400，与实施方式2涉及的氮化物半导体装置300相比，具备栅极开口部440，以代替栅极开口部340。栅极开口部440是贯通阻挡层130，而延伸到漂移层120的第一开口部的一例。
栅极开口部440，在平面视时，沿着a轴方向具有细长的O字形状。具体而言，栅极开口部440具备2个直线部441、连接部342、以及连接部343。连接部342及343，如实施方式2的说明，该轮廓的至少一部分呈沿着圆弧或者椭圆弧的形状。
2个直线部441沿着a轴方向以直线状延伸，并且源极电极180S位于2个直线部441之间。2个直线部441比起实施方式2涉及的直线部341，沿着a轴方向的长度长。由于2个直线部441延伸地较长，所以连接部342以及连接部343的各自与源极电极180S之间的距离变长。
以下说明2个直线部441的长度长的理由。
在本实施方式中，基板110的第一主面具有沿着a轴方向倾斜的偏移角。具体而言，基板110的第一主面，以针对GaN的c面越是朝向[11－20]的方向就越低的方式倾斜。此时的偏移角是例如大约0.4°。在图7的平面图中，下侧部分是高的一侧，上侧部分是低的一侧。
通过基板110的第一主面具有偏移角，从而在第一主面上的晶体生长被促进，能够形成膜质出色的漂移层120等。另一方面，由于偏移角有可能使在栅极开口部440形成的再生长层出现生长异常。
图8是用于说明在本实施方式涉及的氮化物半导体装置400中基板110的偏移角(off angle)引起的生长异常的平面图。在图8中在构成氮化物半导体装置400的构成要素中，只图示了栅极开口部440。
此时，连接部342是在栅极开口部340的长度方向上的两端部中，由于基板110的第一主面的偏移角而倾斜的上端侧的端部，即图8的高的一侧的端部。连接部343是栅极开口部340的长度方向上的两端部中，由于基板110的第一主面的偏移角而倾斜的下端侧的端部，即图8的低的一侧的端部。
此时，与连接部342相邻的区域450x，即通过偏移角比连接部342低的区域450x中，发生再生长层的生长异常。换言之，区域450x是单面坡的生长异常区域。另外，在基板110的偏移角的倾斜朝向为相反方向的情况下，区域450x产生在连接部343侧。
通过在区域450x产生生长异常，从而再生长层的膜厚变薄。因此，区域450x包含源极电极180S的一部分的情况下，栅极电极170与源极电极180S之间有可能发生漏电流。
于是，在本实施方式中，为了在区域450x不包含源极电极180S，在平面视时，确保连接部342与源极电极180S之间的大的距离。
图9是示出本实施方式涉及的栅极开口部440的两端部的形状的放大平面图。在图9示出平面视时的虚拟直线L1及L2。
虚拟直线L1是沿着源极电极180S以及栅极开口部440的长度方向的第一虚拟直线的一例。具体而言，虚拟直线的L1与a轴方向平行，并且穿过源极电极180S以及栅极开口部440各自的短方向的中心。
虚拟直线L2是与虚拟直线L1正交的第二虚拟直线的一例。虚拟直线L2与m轴方向平行。虽然与图9图示的例子不同，虚拟直线L2可以穿过源极电极180S以及栅极开口部440各自的长度方向的中心。
图9示出的距离Lg1是第一距离的一例。距离Lg1是虚拟直线L1上的距离，并且是源极电极180S侧的连接部342的轮廓与源极电极180S侧的栅极电极170的轮廓之间的距离，具体而言，距离Lg1是源极电极180S侧的连接部342的轮廓与源极电极180S侧的阈值控制层171的轮廓之间的距离。
距离Lg2是第二距离的一例。距离Lg2是在虚拟直线L2上的距离，并且是源极电极180S侧的直线部441的轮廓与源极电极180S侧的栅极电极170的轮廓之间的距离。具体而言，距离Lg2是源极电极180S侧的直线部441的轮廓与源极电极180S侧的阈值控制层171的轮廓之间的距离。
距离Lg3是第三距离的一例。距离Lg3是在虚拟直线L1上的距离，并且是源极电极180S侧的连接部343的轮廓与源极电极180S侧的栅极电极170的轮廓之间的距离。具体而言，距离Lg3是源极电极180S侧的连接部343的轮廓与源极电极180S侧的阈值控制层171的轮廓之间的距离。
另外，距离Lg1～Lg3均示出栅极开口部440的源极电极180S侧的轮廓与栅极电极170(具体而言，阈值控制层171)的源极电极180S侧的轮廓之间的距离。在截面视的情况下，距离Lg1～Lg3，相当于图1示出的距离Lg。
在本实施方式中，距离Lg1比距离Lg2长。进而，距离Lg3为距离Lg1以下。具体而言，距离Lg3与距离Lg1相等。即满足Lg2<Lg1＝Lg3。
因为距离Lg1与距离Lg3相等，所以如图7所示氮化物半导体装置400的平面布置成为对称。具体而言，在平面视时，将与通过氮化物半导体装置400的中心的m轴平行的线作为对称的轴，氮化物半导体装置400具有线对称的平面布置。
在此，如图9所示，距离Lg1例如比在有可能发生生长异常的区域450x的虚拟直线的L1上的长度长。从而，由于偏移角有可能产生生长异常的区域450x，没有从栅极电极170正下方向露出到源极电极180S侧。也就是，在平面视时，与源极电极180S最近的栅极电极170的正下方向，形成没有产生由于偏移角的生长异常的再生长层。因此，栅极电极170恰当地控制沟道，所以能够抑制漏电流。
如上所述，通过本实施方式涉及的氮化物半导体装置400，能够实现低漏电流，并且高耐压。
(实施方式4)
接着说明实施方式4。
在实施方式4中，与实施方式3相比，栅极开口部的形状不同。下面以与实施方式3的不同点为中心进行说明。在本实施方式，没有特别说明的部分是与实施方式3相同的部分。
图10是示出本实施方式涉及的氮化物半导体装置500的平面布置的平面图。与图7同样，图10示出对源极电极衬垫181S及绝缘层190进行透视的情况下的氮化物半导体装置500。另外，本实施方式涉及的氮化物半导体装置500，在图10中I－I线的截面结构与图1示出的截面结构相同。
如图10所示，氮化物半导体装置500，与实施方式3涉及的氮化物半导体装置400相比，具备栅极开口部540，以代替栅极开口部440。栅极开口部540是贯通阻挡层130，而延伸到漂移层120的第一开口部的一例。
栅极开口部540，在平面视时，沿着a轴方向具有细长的O字形状。具体而言，栅极开口部540具备2个直线部541、连接部342、以及连接部343。连接部342及343，如实施方式2的说明，该轮廓的至少一部分呈沿着圆弧或者椭圆弧的形状。
2个直线部541沿着a轴方向以直线状延伸，并且源极电极180S位于2个直线部541之间。2个直线部541比起实施方式2涉及的直线部341，沿着a轴方向的长度长，比实施方式3涉及的直线部441短。在本实施方式中由于2个直线部541延伸地较长，所以连接部342与源极电极180S之间的距离变长。
图11是示出本实施方式涉及的栅极开口部540的两端部的形状的放大平面图。在图11示出平面视时的虚拟直线L1及L2。如图11示出的虚拟直线L1及L2，以及距离Lg1～Lg3分别与实施方式3相同。
在此，如同利用图8说明一样，生长异常发生的区域450x，只在连接部342侧生成，不在连接部343侧生成。因此，在连接部343侧的距离Lg3可以不用确保很长。
于是，在本实施方式中，距离Lg3与距离Lg2相等。从而氮化物半导体装置500的平面布置中能够减少无用的空间，所以能够使氮化物半导体装置500小型化。
此外，在本实施方式涉及的氮化物半导体装置500中，与实施方式3同样，在平面视时，与源极电极180S最近的栅极电极170的正下方向，形成没有产生由于偏移角的生长异常的再生长层。因此，栅极电极170恰当地控制沟道，所以能够抑制漏电流。
(其他的实施方式)
以上，关于1个或者多个方案涉及的氮化物半导体装置，根据实施方式进行了说明，但是本公开并非被这些实施方式所限定。在不超出本发明的宗旨的范围内，将本领域技术人员想出的各种变形实施在本实施方式、或者将不同的实施方式中的构成要素进行组合构筑的形式，也包括在本公开的范围内。
例如，在所述的各个实施方式中示出了第一导电型是n、n+或n－型，第二导电型是p、p+或p－型的例子，不过不仅限于此。可以是第一导电型是p、p+或p－型，第二导电型是n、n+或n－型。
此外，例如在各个实施方式中，氮化物半导体装置可以不具备阈值控制层171。换言之，栅极电极可以只具备金属膜。
此外，例如在实施方式2～4中，第一开口部的平面视形状呈O字形状或者跑道形状为例子，但是不限于此，可以是U字形状。换言之，第一开口部可以不具备第二连接部。在这个情况下，2个直线部的没有彼此连接的端部的轮廓，可以与实施方式1或者该变形例同样，分别呈沿着圆弧或者椭圆弧的形状。
此外，例如在各个实施方式中，第一开口部的两端部的轮廓可以是相互不同的形状。具体而言可以是第一开口部的一方的端部的轮廓是圆弧，另一方的端部的轮廓是正N边形。此外，可以是例如仅第一开口部的一方的端部的轮廓，呈沿着圆弧或者椭圆弧的形状。
此外，例如各个实施方式中，栅极开口部的长度方向为GaN的a轴方向为例子进行了说明，但是不限于此。例如，栅极开口部的长度方向，可以是m轴方向。
此外，在所述各个实施方式中，在技术方案或者与其均等的范围内，可以进行各种变更、调换、附加、省略等。
本公开能够作为低漏电流、并且高耐压的氮化物半导体装置来使用，例如，利用于电视机等民生设备的电源电路等所使用的功率装置等。
符号说明
100，300，400，500 氮化物半导体装置
110 基板
120 漂移层(第一氮化物半导体层)
130 阻挡层
131 第一阻挡层(第二氮化物半导体层)
132 第二阻挡层
133 第三阻挡层
140，240，340，440，540 栅极开口部(第一开口部)
143，243 端部
143a，243a，343a，343b 轮廓
150 电子传输层
151 电子供给层
160 源极开口部(第二开口部)
170 栅极电极
171 阈值控制层
172 栅极金属膜
180D 漏极电极
180S 源极电极
181G 栅极电极衬垫
181S 源极电极衬垫
190 绝缘层
341，441，541 直线部
342，343 连接部
450x 区域

Claims (13)

1.一种氮化物半导体装置，具备：
基板，具有相互背对的第一主面以及第二主面；
具有第一导电型的第一氮化物半导体层，被设置在所述第一主面的上方；
阻挡层，被设置在所述第一氮化物半导体层的上方；
第一开口部，贯通所述阻挡层而延伸到所述第一氮化物半导体层；
电子传输层以及电子供给层，从所述基板侧被依次设置，并且所述电子传输层以及电子供给层具有位于所述阻挡层的上方的部分和沿着所述第一开口部的内表面的部分；
栅极电极，在所述电子供给层的上方并且以覆盖所述第一开口部的方式而被设置；
第二开口部，在从所述栅极电极隔开的位置，贯通所述电子供给层以及所述电子传输层而延伸到所述阻挡层；
源极电极，被设置在所述第二开口部，与所述阻挡层连接；以及
漏极电极，被设置在所述第二主面侧，
在对所述第一主面进行平面视的情况下，
(i)所述第一开口部以及所述源极电极，在规定的方向上分别为细长状，
(ii)所述第一开口部的在长度方向上的第一端部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
2.如权利要求1所述的氮化物半导体装置，
所述栅极电极具备：
金属膜；以及
具有第二导电型的半导体层，位于所述金属膜与所述电子供给层之间，所述第二导电型的极性与所述第一导电型的极性不同。
3.如权利要求1或者2所述的氮化物半导体装置，
所述第一开口部具有：
两个直线部，在对所述第一主面进行平面视的情况下，所述两个直线部沿着所述长度方向以直线状延伸，且所述源极电极位于所述两个直线部之间；以及
第一连接部，是将所述两个直线部的端部彼此连接的所述第一端部。
4.如权利要求3所述的氮化物半导体装置，
所述第一主面，具有沿着所述长度方向倾斜的偏移角。
5.如权利要求4所述的氮化物半导体装置，
所述第一端部是在所述第一开口部的长度方向上的两端部中，基于所述第一主面的偏移角而倾斜的上端侧的端部，
在对所述第一主面进行平面视的情况下，
(a)所述栅极电极包围所述源极电极，
(b)第一距离是沿着所述长度方向的第一虚拟直线上的距离，并且是所述源极电极侧的所述第一连接部的轮廓与所述源极电极侧的所述栅极电极的轮廓之间的距离，
(c)第二距离是在与所述第一虚拟直线正交的第二虚拟直线上的距离，并且是所述源极电极侧的所述直线部的轮廓与所述源极电极侧的所述栅极电极的轮廓之间的距离，
所述第一距离比所述第二距离长。
6.如权利要求5所述的氮化物半导体装置，
所述第一开口部还具有第二连接部，该第二连接部是与所述第一连接部相反一侧的所述两个直线部的端部彼此连接的连接部，
所述第二连接部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
7.如权利要求6所述的氮化物半导体装置，
第三距离是在所述第一虚拟直线上的距离，并且是所述源极电极侧的所述第二连接部的轮廓与所述源极电极侧的所述栅极电极的轮廓之间的距离，所述第三距离为所述第一距离以下。
8.如权利要求7所述的氮化物半导体装置，
所述第三距离与所述第二距离相等。
9.如权利要求1至5的任一项所述的氮化物半导体装置，
所述第一开口部的在长度方向上的与第一端部相反一侧的第二端部的轮廓的至少一部分，呈沿着圆弧或椭圆弧的形状。
10.如权利要求1至9的任一项所述的氮化物半导体装置，
所述氮化物半导体装置，具备多个所述源极电极以及多个所述第一开口部，
多个所述第一开口部的沿着所述长度方向上延伸的部分与多个所述源极电极，在与所述长度方向正交的方向上分别交替地排列设置。
11.如权利要求1至10的任一项所述的氮化物半导体装置，
所述第一端部的轮廓的至少一部分，与圆弧或者椭圆弧一致。
12.如权利要求1至10的任一项所述的氮化物半导体装置，
所述第一端部的轮廓的至少一部分，具有位于圆弧或者椭圆弧上的多个顶点，
所述多个顶点的每个顶点的顶角，比120°大。
13.如权利要求1至12的任一项所述的氮化物半导体装置，
所述阻挡层包括第二导电型的第二氮化物半导体层，所述第二导电型的极性与所述第一导电型的极性不同。
CN201880073367.2A 2017-11-16 2018-08-31 氮化物半导体装置 Active CN111344842B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017220910 2017-11-16
JP2017-220910 2017-11-16
PCT/JP2018/032357 WO2019097813A1 (ja) 2017-11-16 2018-08-31 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN111344842A true CN111344842A (zh) 2020-06-26
CN111344842B CN111344842B (zh) 2023-02-21

Family

ID=66537818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880073367.2A Active CN111344842B (zh) 2017-11-16 2018-08-31 氮化物半导体装置

Country Status (4)

Country Link
US (2) US11621328B2 (zh)
JP (1) JP7017579B2 (zh)
CN (1) CN111344842B (zh)
WO (1) WO2019097813A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021140898A1 (zh) * 2020-01-08 2021-07-15
JP7354029B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
WO2022091742A1 (ja) * 2020-10-29 2022-05-05 パナソニックＩｐマネジメント株式会社 窒化物半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138916A (ja) * 2009-12-28 2011-07-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US20140004668A1 (en) * 2011-04-05 2014-01-02 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride electronic devices
KR20140012855A (ko) * 2012-07-23 2014-02-04 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
CN104620366A (zh) * 2012-09-12 2015-05-13 松下知识产权经营株式会社 半导体装置
JP2015162578A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
US20160111501A1 (en) * 2014-10-17 2016-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method to define the active region of a transistor employing a group iii-v semiconductor material
CN105702734A (zh) * 2014-12-10 2016-06-22 瑞萨电子株式会社 半导体器件及制造半导体器件的方法
WO2017138505A1 (ja) * 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058431B4 (de) * 2003-12-05 2021-02-18 Infineon Technologies Americas Corp. III-Nitrid Halbleitervorrichtung mit Grabenstruktur
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5003813B2 (ja) * 2010-11-15 2012-08-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2013005511A (ja) * 2011-06-14 2013-01-07 Sumitomo Electric Ind Ltd パワーモジュールおよび電力変換回路
JP2013062442A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP5458084B2 (ja) * 2011-12-05 2014-04-02 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2013172108A (ja) * 2012-02-22 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5880311B2 (ja) * 2012-06-26 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置
US9660038B2 (en) * 2012-09-16 2017-05-23 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
JP6511645B2 (ja) * 2014-02-13 2019-05-15 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP6318914B2 (ja) * 2014-06-30 2018-05-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2016147541A1 (ja) * 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
JP6755892B2 (ja) * 2016-02-08 2020-09-16 パナソニック株式会社 半導体装置
JPWO2018042835A1 (ja) * 2016-08-31 2019-06-24 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2018088063A1 (ja) * 2016-11-11 2018-05-17 住友電気工業株式会社 炭化珪素半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138916A (ja) * 2009-12-28 2011-07-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US20140004668A1 (en) * 2011-04-05 2014-01-02 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride electronic devices
KR20140012855A (ko) * 2012-07-23 2014-02-04 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
CN104620366A (zh) * 2012-09-12 2015-05-13 松下知识产权经营株式会社 半导体装置
JP2015162578A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
US20160111501A1 (en) * 2014-10-17 2016-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method to define the active region of a transistor employing a group iii-v semiconductor material
CN105702734A (zh) * 2014-12-10 2016-06-22 瑞萨电子株式会社 半导体器件及制造半导体器件的方法
WO2017138505A1 (ja) * 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US11621328B2 (en) 2023-04-04
US20200312964A1 (en) 2020-10-01
JP7017579B2 (ja) 2022-02-08
WO2019097813A1 (ja) 2019-05-23
CN111344842B (zh) 2023-02-21
JPWO2019097813A1 (ja) 2020-11-19
US20230215923A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US7750369B2 (en) Nitride semiconductor device
US10529843B2 (en) Semiconductor device
JP4041075B2 (ja) 半導体装置
US9029915B2 (en) Nitride semiconductor device
US8405125B2 (en) Semiconductor device and method for producing the same
US20140110759A1 (en) Semiconductor device
US20090321854A1 (en) Mis field effect transistor and method for manufacturing the same
JP2008053449A (ja) 半導体装置およびその製造方法
JP2011228428A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
US20230215923A1 (en) Nitride semiconductor device
JP6755892B2 (ja) 半導体装置
JP7157138B2 (ja) 窒化物半導体装置
US11515412B2 (en) Nitride semiconductor device
JP2013229486A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JPWO2018181237A1 (ja) 半導体装置
WO2023219046A1 (ja) 窒化物半導体装置
US20210005741A1 (en) Nitride semiconductor apparatus and manufacturing method thereof
JP2012138635A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Osaka, Japan

Applicant after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

GR01 Patent grant
GR01 Patent grant