JPWO2018181237A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2018181237A1
JPWO2018181237A1 JP2019509844A JP2019509844A JPWO2018181237A1 JP WO2018181237 A1 JPWO2018181237 A1 JP WO2018181237A1 JP 2019509844 A JP2019509844 A JP 2019509844A JP 2019509844 A JP2019509844 A JP 2019509844A JP WO2018181237 A1 JPWO2018181237 A1 JP WO2018181237A1
Authority
JP
Japan
Prior art keywords
compound semiconductor
electrode
substrate
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019509844A
Other languages
English (en)
Inventor
鈴木　朝実良
朝実良 鈴木
弘明 上野
弘明 上野
秀俊 石田
秀俊 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2018181237A1 publication Critical patent/JPWO2018181237A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本発明の課題は、低抵抗化を図ることが可能な半導体装置を提供することである。半導体装置（１）は、基板（２）と、半導体部（３）と、第１電極（４）及び第２電極（５）と、を備える。基板（２）は、基板（２）の厚さ方向（Ｄ３）において互いに反対側にある第１面（２１）及び第２面（２２）を有する。半導体部（３）は、基板（２）の第１面（２１）上に設けられている。半導体部（３）は、第１化合物半導体部（３１）と第２化合物半導体部（３２）とのヘテロ接合（３５）であって基板（２）の第１面（２１）に沿った第１方向（Ｄ１）に交差するヘテロ接合（３５）を有する。第１電極（４）及び第２電極（５）は、基板（２）の第１面（２１）に沿ってかつヘテロ接合（３５）に沿った第２方向（Ｄ２）において半導体部（３）の第１端面（３０１）及び第２端面（３０２）のそれぞれに配置されており、ヘテロ接合（３５）に電気的に接続されている。

Description

本発明は、一般に半導体装置に関し、より詳細には、ヘテロ接合を有する半導体装置に関する。
従来、半導体装置として、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ等の窒化物半導体装置が知られている（特許文献１）。
特許文献１に記載された窒化物半導体装置は、主面の面方位が（０００１）面であるサファイアからなる基板と、アンドープのＧａＮからなる第１の半導体層と、第１の半導体層の上に形成されたアンドープのＡｌ0.15Ｇａ0.85Ｎからなる第２の半導体層と、第２の半導体層の上に部分的に形成されたコントロール領域と、コントロール領域の上に形成されたゲート電極と、第２の半導体層の上に形成されたソース電極及びドレイン電極と、を有している。コントロール領域は、コントロール層と、コンタクト層と、からなる。コントロール層は、第２の半導体層の上に形成されたｐ型Ａｌ0.15Ｇａ0.85Ｎからなる。コンタクト層は、コントロール層の上に形成された高濃度のｐ型ＧａＮからなる。
トランジスタ、ダイオード等の半導体装置では、オン状態のときの損失が低いのが好ましい。
特開２００７−２０１０９３号公報
本発明の目的は、低抵抗化を図ることが可能な半導体装置を提供することにある。
本発明に係る一態様の半導体装置は、基板と、半導体部と、第１電極及び第２電極と、を備える。前記基板は、前記基板の厚さ方向において互いに反対側にある第１面及び第２面を有する。前記半導体部は、前記基板の前記第１面上に設けられている。前記半導体部は、第１化合物半導体部と第２化合物半導体部とのヘテロ接合であって前記基板の前記第１面に沿った第１方向に交差する前記ヘテロ接合を有する。前記第１電極及び前記第２電極は、前記基板の前記第１面に沿ってかつ前記ヘテロ接合に沿った第２方向において前記半導体部の第１端面及び第２端面のそれぞれに配置されている。前記第１電極及び前記第２電極は、前記ヘテロ接合に電気的に接続されている。
この半導体装置において、前記基板が窒化物半導体基板であり、前記基板の前記第１面がｃ軸に沿った結晶面であるのが好ましい。前記第１方向が前記ｃ軸に沿った方向であるのが好ましい。前記第１化合物半導体部及び前記第２化合物半導体部の各々が窒化物半導体であるのが好ましい。
この半導体装置において、前記半導体部は、前記ヘテロ接合を複数有するのが好ましい。
この半導体装置において、前記複数のヘテロ接合が平行であるのが好ましい。
この半導体装置において、前記半導体部では、前記第２化合物半導体部のバンドギャップエネルギが前記第１化合物半導体部のバンドギャップエネルギよりも大きい。この半導体装置では、前記第１電極と前記第２電極との間で前記第１方向に交差し少なくとも前記第２化合物半導体部を介して前記ヘテロ接合に対向するゲート電極を備えてもよい。
この半導体装置では、前記第１方向において前記ゲート電極と前記第２化合物半導体部との間に介在し、前記第２化合物半導体部及び前記第１化合物半導体部に空乏層を形成するゲート層を更に備えるのが好ましい。
上述の半導体装置において、前記半導体部は、前記第１方向において前記第１化合物半導体部における前記第２化合物半導体部側とは反対側に位置する第３化合物半導体部を更に有する。前記半導体部では、前記第２化合物半導体部のバンドギャップエネルギ及び前記第３化合物半導体部のバンドギャップエネルギの各々が前記第１化合物半導体部のバンドギャップエネルギよりも大きい。この半導体装置において、前記基板が窒化物半導体基板であり、前記基板の前記第１面がｃ軸に沿った結晶面であり、前記第１化合物半導体部、前記第２化合物半導体部及び前記第３化合物半導体部の各々が窒化物半導体であるのが好ましい。前記半導体部は、前記第１方向において互いに離れて並んでいる複数のダブルヘテロ構造部を有するのが好ましい。前記複数のダブルヘテロ構造部の各々は、前記第１方向において、前記第３化合物半導体部、前記第１化合物半導体部及び前記第２化合物半導体部がこの順に並んでおり、前記第１化合物半導体部と前記第２化合物半導体部との前記ヘテロ接合からなる第１ヘテロ接合と、前記第１化合物半導体部と前記第３化合物半導体部とのヘテロ接合からなる第２ヘテロ接合と、を有する。前記第１電極と前記第２電極とのうちいずれか一方がアノード電極を構成し、他方がカソード電極を構成してもよい。
図１は、本発明の一実施形態に係る半導体装置の斜視図である。 図２は、同上の半導体装置の平面図である。 図３は、同上の半導体装置を示し、図２のＸ１−Ｘ１線断面図である。 図４は、同上の半導体装置を示し、図２のＸ２−Ｘ２線断面図である。 図５は、同上の半導体装置を示す横断面図である。 図６Ａ〜６Ｃは、同上の半導体装置の製造方法を説明するための主要工程断面図である。 図７Ａ〜７Ｃは、同上の半導体装置の製造方法を説明するための主要工程断面図である。 図８Ａ〜８Ｃは、同上の半導体装置の製造方法を説明するための主要工程横断面図である。 図９は、本発明の一実施形態の変形例１に係る半導体装置の斜視図である。 図１０は、本発明の一実施形態の変形例２に係る半導体装置の斜視図である。
下記の実施形態等において説明する図１〜１０は、模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態）
以下では、本実施形態の半導体装置１について、図１〜５に基づいて説明する。
半導体装置１は、基板２と、半導体部３と、第１電極４及び第２電極５と、を備える。基板２は、基板２の厚さ方向Ｄ３において互いに反対側にある第１面２１及び第２面２２を有する。半導体部３は、基板２の第１面２１上に設けられている。半導体部３は、第１化合物半導体部３１と第２化合物半導体部３２とのヘテロ接合３５であって基板２の第１面２１に沿った第１方向Ｄ１に交差するヘテロ接合３５を有する。第１電極４及び第２電極５は、基板２の第１面２１に沿ってかつヘテロ接合３５に沿った第２方向Ｄ２において半導体部３の第１端面３０１（図２参照）及び第２端面３０２（図２参照）のそれぞれに配置されている。第１電極４及び第２電極５は、ヘテロ接合３５に電気的に接続されている。
以上の構成により、半導体装置１は、第１電極４と第２電極５との間の抵抗の低抵抗化を図ることが可能となる。
本実施形態の半導体装置１は、電界効果トランジスタチップであり、第１電極４及び第２電極５とは別に第３電極６を更に備える。ここにおいて、半導体装置１では、第１電極４、第２電極５及び第３電極６が、それぞれ、ソース電極、ドレイン電極及びゲート電極を構成している。以下では、説明の便宜上、第１電極４、第２電極５及び第３電極６を、それぞれ、ソース電極４、ドレイン電極５及びゲート電極６と称することもある。
半導体装置１の各構成要素については、以下に、より詳細に説明する。
半導体装置１の平面視形状は、例えば、正方形状である。「半導体装置１の平面視形状」とは、基板２の厚さ方向Ｄ３の一の方向から見た半導体装置１の外周形状である。半導体装置１の平面視でのチップサイズ（chip size）は、例えば、１ｍｍ□（１ｍｍ×１ｍｍ）であるが、これに限らない。また、半導体装置１の平面視形状は、正方形状に限らず、例えば、長方形状等でもよい。
基板２は、半導体部３を支持している。基板２は、例えば、単結晶のＧａＮ基板である。したがって、基板２の結晶構造は、六方晶系である。上述の第１方向Ｄ１は、基板２のｃ軸に沿った方向（例えば、基板２のｃ軸に平行な方向）である。基板２のｃ軸は、図２において右向きである。図１の左側には、基板２のｃ軸を表す結晶軸〔０００１〕と、ｍ軸を表す結晶軸〔１−１００〕と、を示してある。単結晶のＧａＮ基板は、半絶縁性ＧａＮ基板であるが、これに限らず、ｎ型ＧａＮ基板でもよい。
基板２は、上述のように、基板２の厚さ方向Ｄ３において互いに反対側にある第１面２１及び第２面２２を有する。ここにおいて、基板２の第１面２１は、ｍ面である。ｍ面は、例えば、（１−１００）面である。ここにおいて、面方位のミラー指数（Miller Index）に付加された“−”の符号は、当該符号に続く一の指数の反転を意味している。（１−１００）面は、４つの指数を括弧のなかに入れて表記したミラー指数による結晶面である。
基板２の第１面２１は、ｃ軸に沿った無極性面であればよく、ｍ面に限らず、例えば、ａ面でもよい。ａ面は、例えば、（１１２０）面である。また、基板２の第１面２１は、例えば、ｍ面からのオフ角（以下、「第１オフ角」という）が０°よりも大きく５°以下の結晶面でもよい。ここにおいて、「第１オフ角」とは、ｍ面に対する第１面２１の傾斜角である。したがって、第１オフ角が０°であれば、第１面２１は、ｍ面である。同様に、基板２の第１面２１は、例えば、ａ面からのオフ角（以下、「第２オフ角」という）が０°よりも大きく５°以下の結晶面でもよい。ここにおいて、「第２オフ角」とは、ａ面に対する第１面２１の傾斜角である。したがって、第２オフ角が０°であれば、第１面２１は、ａ面である。基板２の厚さは、例えば、１００μｍ〜７００μｍである。
半導体部３は、基板２の第１面２１上に設けられている。半導体部３は、第１化合物半導体部３１と、第２化合物半導体部３２と、を有する。半導体部３では、第１化合物半導体部３１と第２化合物半導体部３２とが第１方向Ｄ１において並んでいる。また、半導体部３は、第３化合物半導体部３３を更に有する。第３化合物半導体部３３は、第１方向Ｄ１において第１化合物半導体部３１における第２化合物半導体部３２側とは反対側に位置している。また、半導体部３は、第４化合物半導体部３４を更に有する。第４化合物半導体部３４は、基板２の厚さ方向Ｄ３において第１化合物半導体部３１における基板２側とは反対側に位置している。
半導体部３では、第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４の各々のバンドギャップエネルギが、第１化合物半導体部３１のバンドギャップエネルギよりも大きい。また、半導体部３では、第１方向Ｄ１において第２化合物半導体部３２及び第３化合物半導体部３３の各々の厚さが第１化合物半導体部３１の厚さよりも薄い。また、半導体部３では、基板２の厚さ方向Ｄ３において第４化合物半導体部３４の厚さが、第１化合物半導体部３１の厚さよりも薄い。
基板２の厚さ方向Ｄ３における第１化合物半導体部３１の厚さは、例えば、１０μｍであるが、これに限らず、例えば５μｍ〜２５μｍ程度であるのが好ましい。また、第１方向Ｄ１における第１化合物半導体部３１の厚さは、例えば、８μｍである。また、第１方向Ｄ１における第２化合物半導体部３２及び第３化合物半導体部３３の各々の厚さは、例えば、２０ｎｍである。基板２の厚さ方向Ｄ３における第４化合物半導体部３４の厚さは、例えば、２０ｎｍである。
第１化合物半導体部３１、第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４の各々は、III−Ｖ族化合物半導体（ここでは、窒化物半導体）である。より詳細には、第１化合物半導体部３１が、アンドープのＧａＮ結晶であり、第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４の各々が、アンドープのＡｌＧａＮ結晶である。半導体部３では、第２化合物半導体部３２の組成比と第３化合物半導体部３３の組成比と第４化合物半導体部３４の組成比とが同じであるが、これに限らず、異なっていてもよい。組成比は、例えば、ＥＤＸ法（Energy Dispersive X-ray Spectroscopy）による組成分析で求めた値である。組成比の相対的な大小関係を議論する上では、組成比は、ＥＤＸ法に限らず、例えば、オージェ電子分光法（Auger Electron Spectroscopy）による組成分析で求めた値でもよい。
半導体部３は、第１化合物半導体部３１と第２化合物半導体部３２とのヘテロ接合３５（以下、「第１ヘテロ接合３５」ともいう）を有する。第１ヘテロ接合３５は、基板２の第１面２１に沿った第１方向Ｄ１に交差（本実施形態では、直交）する。また、半導体部３は、第１化合物半導体部３１と第３化合物半導体部３３とのヘテロ接合３６（以下、「第２ヘテロ接合３６」ともいう）を有する。第２ヘテロ接合３６は、基板２の第１面２１に沿った第１方向Ｄ１に交差（本実施形態では、直交）する。第１ヘテロ接合３５及び第２ヘテロ接合３６の各々は、第１方向Ｄ１に直交する（つまり、第１ヘテロ接合３５及び第２ヘテロ接合３６の各々と第１方向Ｄ１とのなす角度が９０°である）場合に限らない。第１ヘテロ接合３５及び第２ヘテロ接合３６の各々は、例えば、第１方向Ｄ１に８０°〜１００°の範囲で交差してもよい。
第１化合物半導体部３１は、基板２の第１面２１上に直接形成されている。第１化合物半導体部３１は、第１方向Ｄ１において互いに反対側にある第１表面３１１及び第２表面３１２と、基板２の厚さ方向Ｄ３において基板２側とは反対側の第３表面３１３と、を有する。第１表面３１１は、第１化合物半導体部３１のIII族極性面（本実施形態では、Ｇａ極性面）である。Ｇａ極性面（＋ｃ面）は、（０００１）面である。第１表面３１１は、III族極性面に限らず、III族極性面に対して１°〜１０°程度傾いた結晶面でもよい。第２表面３１２は、第１化合物半導体部３１のＶ族極性面（本実施形態では、Ｎ極性面）である。Ｎ極性面（−ｃ面）は、（０００−１）面である。第２表面３１２は、Ｖ族極性面に限らず、Ｖ族極性面に対して１°〜１０°程度傾いた結晶面でもよい。第３表面３１３は、第１化合物半導体部３１の無極性面（本実施形態では、ｍ面）である。第３表面３１３は、ｍ面に限らず、例えば、ａ面でもよい。また、第３表面３１３は、ｍ面からのオフ角（「第３オフ角」）が０°よりも大きく５°以下の結晶面でもよい。また、第３表面３１３は、ａ面からのオフ角（「第４オフ角」）が０°よりも大きく５°以下の結晶面でもよい。
半導体部３では、第１化合物半導体部３１の第１表面３１１を含むように第１ヘテロ接合３５が形成されている。また、半導体部３では、第１化合物半導体部３１の第２表面３１２を含むように第２ヘテロ接合３６が形成されている。
半導体部３では、第１方向Ｄ１に交差する第１ヘテロ接合３５の近傍に、窒化物半導体（ここでは、第２化合物半導体部３２を構成するアンドープのＡｌＧａＮ結晶）の自発分極及びピエゾ分極によって、２次元電子ガス（two-dimensional electron gas）３７が発生している。言い換えれば、半導体部３では、第１化合物半導体部３１と第２化合物半導体部３２とのヘテロ接合３５が、２次元電子ガス３７を発生させる。２次元電子ガス３７を含む領域（以下、「２次元電子ガス層」ともいう）は、ｎチャネル層（電子伝導層）として機能することが可能である。また、半導体部３では、窒化物半導体（ここでは、第３化合物半導体部３３を構成するアンドープのＡｌＧａＮ結晶）の自発分極及びピエゾ分極によって、第１方向Ｄ１に交差する第２ヘテロ接合３６の近傍に、２次元正孔ガス（two-dimensional hole gas）３８が発生している。２次元正孔ガス３８を含む領域（以下、「２次元正孔ガス層」ともいう）は、ｐチャネル層（正孔伝導層）として機能することが可能である。２次元電子ガス３７及び２次元正孔ガス３８の各々は、基板２と電気的に絶縁されている。
半導体部３は、第１方向Ｄ１において互いに離れて並んでいる複数（例えば、１０００個）のダブルヘテロ構造部３０を有するのが好ましい。複数のダブルヘテロ構造部３０の各々は、第１方向Ｄ１において、第３化合物半導体部３３、第１化合物半導体部３１及び第２化合物半導体部３２がこの順に並んでいる。半導体部３では、複数のダブルヘテロ構造部３０の各々が、第４化合物半導体部３４を有する。半導体部３は、第１化合物半導体部３１、第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４の各々を複数有する。
複数のダブルヘテロ構造部３０の各々は、上述の第１ヘテロ接合３５と、第２ヘテロ接合３６と、を有する。これにより、半導体部３は、第１ヘテロ接合３５を複数（例えば、１０００個）有し、かつ、第２ヘテロ接合３６を複数（例えば、１０００個）有する。ここにおいて、半導体部３では、複数の第１ヘテロ接合３５が平行であり、かつ、複数の第２ヘテロ接合３６が平行である。半導体装置１では、複数の第１ヘテロ接合３５が第１方向Ｄ１において略等間隔で並んでいる。半導体装置１では、第１方向Ｄ１において隣り合う第１ヘテロ接合３５間の距離が、例えば１０μｍである。また、半導体装置１では、第１方向Ｄ１において隣り合う第２ヘテロ接合３６間の距離が、例えば１０μｍである。
半導体部３は、例えば、エピタキシャル成長技術、フォトリソグラフィ技術及びエッチング技術等を利用して形成されている。
第１化合物半導体部３１は、例えば、エピタキシャル成長法等を利用して形成することができる。この場合のエピタキシャル成長法は、例えば、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）である。エピタキシャル成長法は、ＭＯＶＰＥに限らず、例えば、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）、ＭＢＥ（Molecular Beam Epitaxy）等を採用してもよい。第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４は、例えば、エピタキシャル成長法等を利用して形成することができる。この場合のエピタキシャル成長法は、ＭＯＶＰＥを採用するのが好ましい。アンドープのＧａＮ結晶及びアンドープのＡｌＧａＮ結晶は、それぞれの成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。
半導体装置１は、上述のように、第１電極４（ソース電極４）、第２電極５（ドレイン電極５）及び第３電極６（ゲート電極６）を備える。
ソース電極４及びドレイン電極５は、基板２の第１面２１に沿ってかつ第１ヘテロ接合３５に沿った第２方向Ｄ２において半導体部３の第１端面３０１及び第２端面３０２のそれぞれに配置されている。第１電極４及び第２電極５は、第１ヘテロ接合３５に電気的に接続されている。より詳細には、第１電極４及び第２電極５は、複数の第１ヘテロ接合３５に電気的に接続されている。また、第１電極４及び第２電極５は、複数の第２ヘテロ接合３６に電気的に接続されている。第１電極４及び第２電極５の各々は、複数の第１ヘテロ接合３５及び複数の第２ヘテロ接合３６それぞれとオーミック接触（Ohmic Contact）が得られるように形成されている。
ゲート層７は、半導体部３に空乏層８（図４及び５参照）を発現させてノーマリオフの電界トランジスタを実現するための層である。ゲート層７は、第２方向Ｄ２において第１電極４及び第２電極５それぞれから離れている。ゲート層７は、第１方向Ｄ１においてゲート電極６とダブルヘテロ構造部３０との間に介在する。ゲート層７は、半導体装置１において、ゲート電極６とソース電極４との間に電圧が印加されておらず、ドレイン電極５とソース電極４との間に電圧が印加されていないときに、半導体部３に空乏層８を形成する。
本実施形態の半導体装置１では、第２方向Ｄ２におけるゲート層７とソース電極４との距離は、第２方向Ｄ２におけるゲート層７とドレイン電極５との距離よりも短い。ゲート層７は、第２方向Ｄ２に直交する断面で見ると、半導体部３の表面に沿って形成されている。要するに、ゲート層７は、複数のダブルヘテロ構造部３０に跨って形成されている。ここにおいて、ゲート層７は、第２方向Ｄ２に直交する面内において蛇行した形状である。ゲート層７は、例えば、ｐ型金属酸化物半導体層である。ここにおいて、ｐ型金属酸化物半導体層は、ＮｉＯ層である。ＮｉＯ層は、例えば、リチウム、ナトリウム、カリウム、ルビジウム及びセシウムの群から選ばれる少なくとも１種のアルカリ金属を不純物として含んでいてもよい。また、ＮｉＯ層は、例えば、不純物として添加されたときに一価となる銀、銅等の遷移金属を含んでいてもよい。第１方向Ｄ１におけるゲート層７の厚さは、例えば、１００ｎｍである。
ゲート電極６は、ゲート層７上に形成されている。要するに、ゲート電極６は、ゲート層７の表面に沿って形成されている。ゲート電極６は、第２方向Ｄ２に直交する断面で見ると、ゲート層７を介して半導体部３の表面に沿って形成されている。ゲート電極６は、ゲート層７を介して、複数のダブルヘテロ構造部３０に跨って形成されている。ここにおいて、ゲート電極６は、第２方向Ｄ２に直交する面内において蛇行した形状である。
半導体装置１では、基板２の厚さ方向Ｄ３においてソース電極４、ドレイン電極５及びゲート電極６と基板２との間に、半導体部３の一部が介在しているが、基板２が半絶縁性ＧａＮ基板なので、第１電極４、第２電極５及び第３電極６それぞれの少なくとも一部が、例えば基板２上に直接形成されていてもよい。ただし、基板２がｎ型ＧａＮ基板の場合には、ソース電極４、ドレイン電極５及びゲート電極６を互いに絶縁分離するために、基板２の厚さ方向Ｄ３においてソース電極４、ドレイン電極５及びゲート電極６と基板２との間に、半導体部３の一部が介在しているのが好ましい。
半導体装置１を構成する電界効果トランジスタチップは、電界効果トランジスタ部１０と、基板２と、を備える。ここにおいて、電界効果トランジスタ部１０は、半導体部３、ソース電極４、ドレイン電極５、ゲート電極６及びゲート層７を含む。
半導体装置１では、ゲート電極６とドレイン電極５との間の距離であるゲート−ドレイン間距離Ｌgd（図２参照）によって半導体装置１の耐圧を決めることができる。また、半導体装置１では、ドレイン電極５とソース電極４との間の距離であるドレイン−ソース間距離Ｌdsによって抵抗（オン抵抗）を決めることができる。オン抵抗は、ドレイン−ソース間距離Ｌdsだけでなく、基板２の厚さ方向Ｄ３に沿った方向における第１ヘテロ接合３５の長さ等にも依存する。
以上説明した本実施形態の半導体装置１は、基板２と、半導体部３と、第１電極４及び第２電極５と、を備える。基板２は、基板２の厚さ方向Ｄ３において互いに反対側にある第１面２１及び第２面２２を有する。半導体部３は、基板２の第１面２１上に設けられている。半導体部３は、第１化合物半導体部３１と第２化合物半導体部３２とのヘテロ接合３５であって基板２の第１面２１に沿った第１方向Ｄ１に交差するヘテロ接合３５を有する。第１電極４及び第２電極５は、基板２の第１面２１に沿ってかつヘテロ接合３５に沿った第２方向Ｄ２において半導体部３の第１端面３０１及び第２端面３０２のそれぞれに配置されており、ヘテロ接合３５に電気的に接続されている。
以上の構成により、半導体装置１は、第１電極４と第２電極５との間の抵抗の低抵抗化を図ることが可能となる。
また、半導体装置１では、基板２が窒化物半導体基板であり、基板２の第１面２１がｃ軸に沿った結晶面である。半導体装置１では、第１化合物半導体部３１及び第２化合物半導体部３２の各々が窒化物半導体である。これにより、半導体装置１では、高耐圧化及び低抵抗化を図ることが可能となる。
半導体装置１では、基板２の厚さ方向Ｄ３における第１ヘテロ接合３５の長さを長くするほど半導体装置１のＲonＡ（単位面積当たりのオン抵抗であり、単位は例えばΩ・ｃｍ2）の低抵抗化を図れる。ここにおいて、「ＲonＡ」は、Ｒon（オン抵抗であり、単位はΩ）と電界効果トランジスタ部１０の面積（平面視における電界効果トランジスタチップのチップ面積であり、例えば、１ｃｍ×１ｃｍ＝１ｃｍ2）との積である。
また、半導体装置１では、第１ヘテロ接合３５の数が多いほど低抵抗化を図れるので、第１方向Ｄ１において隣り合う第１ヘテロ接合３５間の距離を短くして第１ヘテロ接合３５の数を増やすことにより、半導体装置１のＲonＡの低抵抗化を図ることが可能となる。要するに、半導体装置１では、高耐圧化を図りつつＲonＡの低抵抗化を図ることが可能となる。
以下では、半導体装置１の製造方法の一例について図６Ａ〜８Ｃに基づいて簡単に説明する。
半導体装置１の製造方法では、まず、複数の半導体装置１それぞれの基板２の元になるウェハ２０（図６Ａ参照）を準備する。ウェハ２０は、例えば、ＧａＮウェハである。ウェハ２０は、その厚さ方向において互いに反対側にある第１面２０１及び第２面２０２を有する。
半導体装置１の製造方法では、ウェハ２０を準備した後、第１工程〜第６工程を順次行う。
第１工程では、ウェハ２０の前処理を行ってから、ウェハ２０をエピタキシャル成長装置に導入し、その後、ウェハ２０の第１面２０１上に第１化合物半導体部３１の元になる第１化合物半導体層３１０（ここでは、アンドープのＧａＮ層）をエピタキシャル成長法により積層（エピタキシャル成長）する（図６Ａ参照）。ウェハ２０の第１面２０１は、基板２の第１面２１に相当する表面である。エピタキシャル成長装置としてＭＯＶＰＥ装置を採用する場合、Ｇａの原料ガスとしては、例えば、トリメチルガリウム（ＴＭＧａ）を採用する。また、Ｎの原料ガスとしては、ＮＨ3を採用する。各原料ガスそれぞれのキャリアガスとしては、例えば、Ｈ2ガス、Ｎ2ガス、Ｈ2ガスとＮ2ガスとの混合ガス等を採用する。第１化合物半導体層３１０の成長条件については、基板温度、Ｖ／III比、各原料ガスの供給量、成長圧力等を適宜設定すればよい。「基板温度」とは、ウェハ２０の温度を意味する。エピタキシャル成長装置としてＭＯＶＰＥ装置を採用する場合、「基板温度」は、例えば、ウェハ２０を支持するサセプタ（susceptor）の温度を代用することができる。例えば、基板温度は、熱電対により測定したサセプタの温度を代用することができる。「Ｖ／III比」とは、III族元素の原料ガスのモル供給量［μmol/min］に対するＶ族元素の原料ガスのモル供給量［μmol/min］の比である。「成長圧力」とは、各原料ガス及び各キャリアガスをＭＯＶＰＥ装置の反応炉内に供給している状態における反応炉内の圧力である。
第１工程では、第１化合物半導体層３１０をエピタキシャル成長した後、ウェハ２０と第１化合物半導体層３１０とを含むウェハ２０Ａをエピタキシャル成長装置から取り出す。
第２工程では、フォトリソグラフィ技術及びエッチング技術等を利用して第１化合物半導体層３１０をパターニングする（図６Ｂ参照）。より詳細には、第２工程では、ウェハ２０Ａにおいて第１化合物半導体層３１０の表面から複数のトレンチ３３０を形成することによって、ウェハ２０とパターニングされた第１化合物半導体層３１０とを含むウェハ２０Ｂを得る。複数のトレンチ３３０は、第１方向Ｄ１において並んでいる。トレンチ３３０の深さは、例えば、基板２の厚さ方向Ｄ３における第１ヘテロ接合３５の設計長さと同じ値である。ウェハ２０Ａでは、ウェハ２０が半絶縁性ＧａＮウェハの場合、トレンチ３３０の深さがウェハ２０に達する深さでもよいが、ウェハ２０がｎ型ＧａＮウェハの場合、トレンチ３３０の底面とウェハ２０の第１面２０１との間に第１化合物半導体層３１０の一部が介在しているのが好ましい。これにより、ウェハ２０がｎ型ＧａＮウェハの場合でも、半導体装置１において半導体部３の２次元電子ガス３７及び２次元正孔ガス３８の各々と基板２とが電気的に絶縁される。複数のトレンチ３３０を形成する工程でのエッチング装置としては、例えば、ＩＣＰ（Inductive Coupled Plasma）型のドライエッチング装置を用いる。エッチングガスとしては、例えば、Ｃｌ2ガス、ＳＦ6ガス等を用いる。
第３工程では、ウェハ２０Ｂをエピタキシャル成長装置に導入し、その後、第２化合物半導体層３２０（ここでは、アンドープのＡｌＧａＮ層）を、第１化合物半導体層３１０を覆うようにウェハ２０Ｂ上にエピタキシャル成長法により積層（エピタキシャル成長）する（図６Ｃ参照）。これにより、ウェハ２０とパターニングされた第１化合物半導体層３１０と第２化合物半導体層３２０とを含むウェハ２０Ｃを得る。第２化合物半導体層３２０は、第２化合物半導体部３２と第３化合物半導体部３３と第４化合物半導体部３４とを含む。エピタキシャル成長装置としてＭＯＶＰＥ装置を採用する場合、Ａｌの原料ガスとしては、例えば、トリメチルアルミニウム（ＴＭＡｌ）を採用する。また、Ｇａの原料ガスとしては、例えば、トリメチルガリウム（ＴＭＧａ）を採用する。また、Ｎの原料ガスとしては、ＮＨ3を採用する。各原料ガスそれぞれのキャリアガスとしては、例えば、Ｈ2ガス、Ｎ2ガス、Ｈ2ガスとＮ2ガスとの混合ガス等を採用する。第３工程では、第２化合物半導体層３２０をエピタキシャル成長した後、第２化合物半導体層３２０を含むウェハ２０Ｃをエピタキシャル成長装置から取り出す。
第４工程では、リソグラフィ技術及びエッチング技術等を利用して第２化合物半導体層３２０及び第１化合物半導体層３１０をパターニングする（図７Ａ及び８Ａ参照）。これにより、第４工程では、第１端面３０１及び第２端面３０２を有する半導体部３が形成される。これにより、ウェハ２０と半導体部３とを含むウェハ２０Ｄを得る。
第５工程では、第１電極４及び第２電極５を形成する（図７Ｂ及び８Ｂ参照）。より詳細には、第５工程では、薄膜形成技術等を利用して第１電極４及び第２電極５の元になる所定パターンの金属層を形成し、オーミック接触を得るための熱処理であるシンタ（sinter）を行う。これにより、第５工程では、第１ヘテロ接合３５及び第２ヘテロ接合３６に電気的に接続された第１電極４及び第２電極５を形成する。これにより、ウェハ２０と半導体部３と第１電極４及び第２電極５とを含むウェハ２０Ｅを得る。
第６工程では、ゲート層７及びゲート電極６を形成する（図７Ｃ及び８Ｃ参照）。ゲート層７がＮｉＯ層の場合、例えば、ＡＬＤ（Atomic Layer Deposition）等によってゲート層７を形成すればよい。また、第６工程では、例えば、ゲート電極６の元になるＰｄ膜とＡｕ膜との積層膜又はＮｉ膜とＡｕ膜との積層膜を所定パターンに形成する。これにより、ウェハ２０と半導体部３と第１電極４及び第２電極５とゲート層７とゲート電極６とを含むウェハ２０Ｆを得る。ここにおいて、ウェハ２０Ｆには、複数の半導体装置１が形成されている。要するに、半導体装置１の製造方法では、第１工程〜第６工程を行うことによって、半導体装置１が複数形成されたウェハ２０Ｆを得ることができる。
半導体装置１の製造方法では、ウェハ２０Ｆを例えばダイシングソー（Dicing Saw）等によって切断することで、１枚のウェハ２０Ｆから複数の半導体装置１を得ることができる。半導体装置１の製造方法では、ウェハ２０Ｆを切断する前に、ウェハ２０の厚さを基板２の所望の厚さとするようにウェハ２０を第１面２０１とは反対の第２面２０２側から研磨してもよい。
上記の実施形態は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
図９Ａ及び９Ｂは、実施形態の変形例１の半導体装置１ａの断面図である。変形例１の半導体装置１ａに関し、実施形態の半導体装置１と同様の構成要素には実施形態の半導体装置１と同一の符号を付して説明を省略する。
変形例１の半導体装置１ａでは、第１方向Ｄ１に直交する平面と第２ヘテロ接合３６とのなす角度を１０°よりも更に大きくすることで、第２ヘテロ接合３６の近傍における２次元正孔ガス３８（図１参照）の発生は抑制されるが、半導体装置１ａの製造時のドライエッチングのエッチング条件（上記第２工程でのドライエッチングのエッチング条件）等の製造上の条件的な制約を緩和できる。ここにおいて、半導体装置１ａでは、第１化合物半導体部３１の第２表面３１２を、第１方向Ｄ１に直交する平面に対して１０°よりも更に傾斜させた傾斜面としている。
変形例１の半導体装置１を構成する電界効果トランジスタチップは、電界効果トランジスタ部１０ａを備える。ここにおいて、電界効果トランジスタ部１０ａは、実施形態１の半導体装置１における電界効果トランジスタ部１０と同様、半導体部３、ソース電極４、ドレイン電極５、ゲート電極６及びゲート層７を含む。
図１０は、実施形態の変形例２の半導体装置１ｂの断面図である。変形例２の半導体装置１ｂに関し、実施形態の半導体装置１と同様の構成要素には実施形態の半導体装置１と同一の符号を付して説明を省略する。
変形例２の半導体装置１ｂは、ダイオードチップである。このため、実施形態の半導体装置１におけるゲート電極６及びゲート層７を備えていない。変形例２の半導体装置１ｂでは、実施形態の半導体装置１と同様、複数のダブルヘテロ構造部３０が第１方向Ｄ１において並んでいるので、第１方向Ｄ１においてアンドープのＡｌＧａＮ結晶とアンドープのＧａＮ結晶とが交互に並んでいる。これにより、変形例２の半導体装置１ｂでは、半導体部３が、第１方向Ｄ１において複数の２次元電子ガス層と複数の２次元正孔ガス層とが交互に並んでいる。第１電極４と第２電極５とのうちいずれか一方がアノード電極を構成し、他方がカソード電極を構成している。半導体装置１ｂは、第１電極４と第２電極５との間に電圧を印加されたときに第１電極４と第２電極５とのうち相対的に高電位となるほうが、アノード電極を構成し、相対的に低電位となるほうがカソード電極を構成する。また、上述の説明から分かるように、半導体装置１ｂでは、半導体装置１ｂを構成するダイオードチップは、ダイオード部１０ｂと、基板２と、を備える。ダイオード部１０ｂは、半導体部３と、第１電極４及び第２電極５と、を含むマルチチャネルダイオードである。
上記の実施形態は、本発明の目的を達成できれば、変形例１、２以外にも、設計等に応じて種々の変更が可能である。
例えば、基板２は、ＧａＮ基板に限らず、例えば、ＡｌＮ基板等でもよい。
また、複数のダブルヘテロ構造部３０は、必ずしも等間隔で並んでいる必要はない。
また、ゲート層７は、ＮｉＯ層に限らず、例えば、ｐ型ＡｌＧａＮ層でもよい。ｐ型ＡｌＧａＮ層は、その成長時にＭｇがドーピングされており、Ｍｇを含有している。ゲート層７として例えばｐ型ＡｌＧａＮ層を採用する場合、ゲート電極６がゲート層７にオーミック接触している必要がある。
また、実施形態の半導体装置１及び変形例１の半導体装置１ａでは、ゲート層７を備えているが、ゲート層７は、必須の構成要素ではない。ゲート層７を備えていない場合には、ゲート電極６を第１方向Ｄ１において第２化合物半導体部３２に直接接触するように配置すればよい。実施形態の半導体装置１及び変形例１の半導体装置１ａの各々は、ゲート層７を備えていない場合、ノーマリオン型の電界効果トランジスタを実現することが可能となる。
また、実施形態の半導体装置１及び変形例１の半導体装置１ａの各々は、第１電極４に電気的に接続された第１パッド電極と、第２電極５に電気的に接続された第２パッド電極と、第３電極６に電気的に接続された第３パッド電極と、を更に備えていてもよい。第１パッド電極、第２パッド電極及び第３パッド電極は、外部接続用の電極である。
また、実施形態の半導体装置１は、電界効果トランジスタ部１０と変形例２のダイオード部１０ｂとが１チップに集積化されていてもよい。要するに、半導体装置１は、電界効果トランジスタ部１０とダイオード部１０ｂとが１つの基板２の第１面２１上で集積化されたチップでもよい。
また、実施形態の半導体装置１及び変形例１の半導体装置１ａの各々は、電界効果トランジスタ部１０を２つ備え、この２つの電界効果トランジスタ部１０のソース電極４同士を電気的に接続することで２つの電界効果トランジスタ部１０が逆直列に接続されていてもよい。
また、半導体部３では、第１化合物半導体部３１と第２化合物半導体部３２とのヘテロ接合３５が、２次元電子ガス３７を発生させることができればよく、第１化合物半導体部３１、第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４は、窒化物半導体に限らず、他のIII−Ｖ族化合物半導体でもよい。例えば、半導体装置１では、第１化合物半導体部３１がアンドープのＧａＡｓ結晶であり、第２化合物半導体部３２、第３化合物半導体部３３及び第４化合物半導体部３４がＳｉドープのＡｌＧａＡｓ結晶でもよい。この場合、基板２は、例えば、半絶縁性ＧａＡｓ基板であるのが好ましい。
（まとめ）
以上説明した実施形態等から以下の態様が開示されている。
第１の態様に係る半導体装置（１、１ａ、１ｂ）は、基板（２）と、半導体部（３）と、第１電極（４）及び第２電極（５）と、を備える。基板（２）は、基板（２）の厚さ方向（Ｄ３）において互いに反対側にある第１面（２１）及び第２面（２２）を有する。半導体部（３）は、基板（２）の第１面（２１）上に設けられている。半導体部（３）は、第１化合物半導体部（３１）と第２化合物半導体部（３２）とのヘテロ接合（３５）であって基板（２）の第１面（２１）に沿った第１方向（Ｄ１）に交差するヘテロ接合（３５）を有する。第１電極（４）及び第２電極（５）は、基板（２）の第１面（２１）に沿ってかつヘテロ接合（３５）に沿った第２方向（Ｄ２）において半導体部（３）の第１端面（３０１）及び第２端面（３０２）のそれぞれに配置されている。第１電極（４）及び第２電極（５）は、ヘテロ接合（３５）に電気的に接続されている。
以上の構成により、半導体装置（１、１ａ、１ｂ）は、低抵抗化を図ることが可能となる。これにより、半導体装置（１、１ａ、１ｂ）は、低損失化を図ることが可能となる。
第２の態様に係る半導体装置（１、１ａ、１ｂ）では、第１の態様において、基板（２）が窒化物半導体基板であり、基板（２）の第１面（２１）がｃ軸に沿った結晶面である。第１方向Ｄ１が基板（２）のｃ軸に沿った方向である。第１化合物半導体部（３１）及び第２化合物半導体部（３２）の各々が窒化物半導体である。これにより、半導体装置（１、１ａ、１ｂ）では、高耐圧化及び低抵抗化を図ることが可能となる。
第３の態様に係る半導体装置（１、１ａ、１ｂ）では、第１又は２の態様において、半導体部（３）は、ヘテロ接合（３５）を複数有する。これにより、半導体装置（１、１ａ、１ｂ）では、高耐圧化及び低抵抗化を図ることが可能となる。
第４の態様に係る半導体装置（１、１ａ、１ｂ）は、第３の態様において、複数のヘテロ接合（３５）が平行である。これにより、半導体装置（１、１ａ、１ｂ）では、低抵抗化を図ることが可能となる。
第５の態様に係る半導体装置（１、１ａ）では、第１乃至４のいずれか一つの態様において、半導体部（３）では、第２化合物半導体部（３２）のバンドギャップエネルギが第１化合物半導体部（３１）のバンドギャップエネルギよりも大きい。半導体装置（１、１ａ）は、ゲート電極（６）を備える。ゲート電極（６）は、第１電極（４）と第２電極（５）との間で第１方向（Ｄ１）に交差する。ゲート電極（６）は、少なくとも第２化合物半導体部（３２）を介してヘテロ接合（３５）に対向する。これにより、半導体装置（１、１ａ）は、オン抵抗の低抵抗化を図ることが可能となる。
第６の態様に係る半導体装置（１、１ａ）は、第５の態様において、ゲート層（７）を更に備える。ゲート層（７）は、第１方向（Ｄ１）においてゲート電極（６）と第２化合物半導体部（３２）との間に介在する。ゲート層（７）は、第２化合物半導体部（３２）及び第１化合物半導体部（３１）に空乏層（８）を形成する。これにより、半導体装置（１、１ａ）では、ノーマリオフ型の電界効果トランジスタを実現することが可能となる。
第７の態様に係る半導体装置（１、１ａ、１ｂ）では、第１の態様において、半導体部（３）は、第３化合物半導体部（３３）を更に有する。第３化合物半導体部（３３）は、第１方向（Ｄ１）において第１化合物半導体部（３１）における第２化合物半導体部（３２）側とは反対側に位置する。半導体部（３）では、第２化合物半導体部（３２）のバンドギャップエネルギ及び第３化合物半導体部（３３）のバンドギャップエネルギの各々が第１化合物半導体部（３１）のバンドギャップエネルギよりも大きい。半導体装置（１、１ａ、１ｂ）では、基板（２）が窒化物半導体基板であり、基板（２）の第１面（２１）がｃ軸に沿った結晶面である。半導体装置（１、１ａ、１ｂ）では、第１化合物半導体部（３１）、第２化合物半導体部（３２）及び第３化合物半導体部（３３）の各々が窒化物半導体である。半導体部（３）は、第１方向（Ｄ１）において互いに離れて並んでいる複数のダブルヘテロ構造部（３０）を有する。複数のダブルヘテロ構造部（３０）の各々は、第１方向（Ｄ１）において、第３化合物半導体部（３３）、第１化合物半導体部（３１）及び第２化合物半導体部（３２）がこの順に並んでいる。複数のダブルヘテロ構造部（３０）の各々は、第１化合物半導体部（３１）と第２化合物半導体部（３２）とのヘテロ接合（３５）からなる第１ヘテロ接合（３５）と、第１化合物半導体部（３１）と第３化合物半導体部（３３）とのヘテロ接合（３６）からなる第２ヘテロ接合（３６）と、を有する。半導体装置（１、１ａ、１ｂ）では、第１電極（４）と第２電極（５）とのうちいずれか一方がアノード電極を構成し、他方がカソード電極を構成する。これにより、半導体装置（１、１ａ、１ｂ）では、高耐圧化を図りつつ低抵抗化を図ることが可能となる。
１、１ａ、１ｂ 半導体装置
２ 基板
２１ 第１面
２２ 第２面
３ 半導体部
３０ ダブルヘテロ構造部
３１ 第１化合物半導体部
３２ 第２化合物半導体部
３３ 第３化合物半導体部
３５ ヘテロ接合（第１ヘテロ接合）
３６ ヘテロ接合（第２ヘテロ接合）
３０１ 第１端面
３０２ 第２端面
４ 第１電極
５ 第２電極
６ 第３電極
７ ゲート層
８ 空乏層
Ｄ１ 第１方向
Ｄ２ 第２方向
Ｄ３ 厚さ方向

Claims (7)

  1. 厚さ方向において互いに反対側にある第１面及び第２面を有する基板と、
    前記基板の前記第１面上に設けられており、第１化合物半導体部と第２化合物半導体部とのヘテロ接合であって前記基板の前記第１面に沿った第１方向に交差する前記ヘテロ接合を有する半導体部と、
    前記基板の前記第１面に沿ってかつ前記ヘテロ接合に沿った第２方向において前記半導体部の第１端面及び第２端面のそれぞれに配置されており、前記ヘテロ接合に電気的に接続されている第１電極及び第２電極と、を備える
    ことを特徴とする半導体装置。
  2. 前記基板が窒化物半導体基板であり、
    前記基板の前記第１面がｃ軸に沿った結晶面であり、
    前記第１方向が前記ｃ軸に沿った方向であり、
    前記第１化合物半導体部及び前記第２化合物半導体部の各々が窒化物半導体である
    ことを特徴とする請求項１記載の半導体装置。
  3. 前記半導体部は、前記ヘテロ接合を複数有する
    ことを特徴とする請求項１又は２記載の半導体装置。
  4. 前記複数のヘテロ接合が平行である
    ことを特徴とする請求項３記載の半導体装置。
  5. 前記半導体部では、前記第２化合物半導体部のバンドギャップエネルギが前記第１化合物半導体部のバンドギャップエネルギよりも大きく、
    前記第１電極と前記第２電極との間で前記第１方向に交差し少なくとも前記第２化合物半導体部を介して前記ヘテロ接合に対向するゲート電極を備える
    ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記第１方向において前記ゲート電極と前記第２化合物半導体部との間に介在し、前記第２化合物半導体部及び前記第１化合物半導体部に空乏層を形成するゲート層を更に備える
    ことを特徴とする請求項５記載の半導体装置。
  7. 前記半導体部は、前記第１方向において前記第１化合物半導体部における前記第２化合物半導体部側とは反対側に位置する第３化合物半導体部を更に有し、
    前記半導体部では、前記第２化合物半導体部のバンドギャップエネルギ及び前記第３化合物半導体部のバンドギャップエネルギの各々が前記第１化合物半導体部のバンドギャップエネルギよりも大きく、
    前記基板が窒化物半導体基板であり、
    前記基板の前記第１面がｃ軸に沿った結晶面であり、
    前記第１化合物半導体部、前記第２化合物半導体部及び前記第３化合物半導体部の各々が窒化物半導体であり、
    前記半導体部は、前記第１方向において互いに離れて並んでいる複数のダブルヘテロ構造部を有し、
    前記複数のダブルヘテロ構造部の各々は、前記第１方向において、前記第３化合物半導体部、前記第１化合物半導体部及び前記第２化合物半導体部がこの順に並んでおり、前記第１化合物半導体部と前記第２化合物半導体部との前記ヘテロ接合からなる第１ヘテロ接合と、前記第１化合物半導体部と前記第３化合物半導体部とのヘテロ接合からなる第２ヘテロ接合と、を有し、
    前記第１電極と前記第２電極とのうちいずれか一方がアノード電極を構成し、他方がカソード電極を構成する
    ことを特徴とする請求項１記載の半導体装置。
JP2019509844A 2017-03-31 2018-03-27 半導体装置 Pending JPWO2018181237A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017072704 2017-03-31
JP2017072704 2017-03-31
PCT/JP2018/012280 WO2018181237A1 (ja) 2017-03-31 2018-03-27 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2018181237A1 true JPWO2018181237A1 (ja) 2020-02-06

Family

ID=63676173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509844A Pending JPWO2018181237A1 (ja) 2017-03-31 2018-03-27 半導体装置

Country Status (4)

Country Link
US (1) US20200044066A1 (ja)
EP (1) EP3605593A4 (ja)
JP (1) JPWO2018181237A1 (ja)
WO (1) WO2018181237A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224019B (zh) * 2019-04-12 2023-12-01 广东致能科技有限公司 一种半导体器件及其制造方法
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
WO2021229702A1 (ja) * 2020-05-13 2021-11-18 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624208B2 (ja) * 1982-07-29 1994-03-30 日本電気株式会社 半導体装置
JPH04369843A (ja) * 1991-06-18 1992-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE4218650A1 (de) * 1992-06-05 1993-12-09 Siemens Ag Verfahren zur Herstellung eines Quantendrahtes
JP4705481B2 (ja) 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP5942204B2 (ja) * 2011-07-01 2016-06-29 パナソニックＩｐマネジメント株式会社 半導体装置
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9461160B2 (en) * 2011-12-19 2016-10-04 Intel Corporation Non-planar III-N transistor

Also Published As

Publication number Publication date
EP3605593A4 (en) 2020-04-08
WO2018181237A1 (ja) 2018-10-04
EP3605593A1 (en) 2020-02-05
US20200044066A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US9911842B2 (en) Nitride semiconductor device, production method thereof, diode, and field effect transistor
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
JP6371986B2 (ja) 窒化物半導体構造物
JP5564842B2 (ja) 半導体装置
JP2007059595A (ja) 窒化物半導体素子
JP2007242853A (ja) 半導体基体及びこれを使用した半導体装置
JP5779284B2 (ja) スイッチング素子
JP4474292B2 (ja) 半導体装置
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
WO2015056745A1 (ja) 窒化物半導体装置およびその製造方法
US10707339B2 (en) Semiconductor device
WO2018181237A1 (ja) 半導体装置
JP7017579B2 (ja) 窒化物半導体装置
JP7203361B2 (ja) 双方向スイッチ素子
WO2018181200A1 (ja) 半導体装置
WO2019188767A1 (ja) 半導体装置及びその製造方法
JP6314316B2 (ja) 窒化物半導体デバイス
JP7461630B2 (ja) 高電子移動度トランジスタ装置、半導体多層膜ミラーおよび縦型ダイオード
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP6096523B2 (ja) 半導体装置とその製造方法
TWI846726B (zh) 增強型高電子遷移率電晶體
US11935947B2 (en) Enhancement mode high electron mobility transistor
KR20130059357A (ko) 전계 효과 파워 트랜지스터
US20230170408A1 (en) Semiconductor structures and manufacturing methods thereof
JP6073825B2 (ja) 半導体装置およびその製造方法