CN104620366A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104620366A
CN104620366A CN201380047535.8A CN201380047535A CN104620366A CN 104620366 A CN104620366 A CN 104620366A CN 201380047535 A CN201380047535 A CN 201380047535A CN 104620366 A CN104620366 A CN 104620366A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
gate
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380047535.8A
Other languages
English (en)
Other versions
CN104620366B (zh
Inventor
梅田英和
海原一裕
田村聪之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to CN201710740104.XA priority Critical patent/CN107359196B/zh
Publication of CN104620366A publication Critical patent/CN104620366A/zh
Application granted granted Critical
Publication of CN104620366B publication Critical patent/CN104620366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

减少半导体装置的寄生电容以及泄漏电流。例如在由硅构成的基板上依次外延生长有例如由厚度为100nm的AlN构成的缓冲层、厚度为2μm的非掺杂GaN层、以及厚度为20nm且Al组分比为20％的非掺杂AlGaN，源极电极以及漏极电极以与非掺杂AlGaN层欧姆接触的方式形成。而且，在栅极布线的正下方的非掺杂GaN层与非掺杂AlGaN层中，例如形成有通过Ar等的离子注入而高电阻化了的高电阻区域，高电阻区域与元件区域的边界位于栅极布线正下方。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，该半导体装置例如能够适用于在民用设备的电源电路等中使用的功率开关元件，并由氮化物半导体构成。
背景技术
以氮化镓(GaN)为代表的III族氮化物半导体是例如氮化镓(GaN)以及氮化铝(AlN)的禁带宽度在室温下分别是较大的3.4eV以及6.2eV的宽带隙半导体，具有绝缘击穿电场较大、并且电子饱和速度比砷化镓(GaAs)等的化合物半导体、硅(Si)等的电子饱和速度大的特征。因此，作为高频用电子器件或者高功率电子器件，使用GaN类的化合物半导体材料的场效应晶体管(Field Effect Transistor：FET)研究开发正在盛行。
GaN等的氮化物半导体材料由于可得到与AlN或者氮化铟(InN)的各种混晶，因此能够与现有的GaAs等的砷类半导体材料相同地形成异质结。在基于氮化物半导体的异质结、例如AlGaN/GaN异质构造中，具有在其界面上因自发极化以及压电极化产生的高浓度且高迁移率的载流子即使在不掺杂杂质的状态下也会发生这一特征。因此，若使用氮化物半导体制作晶体管，则能够进行高速动作。
此外，这里，AlGaN表示AlxGa1－xN(其中，x满足0＜x＜1。)，InGaN表示InyGa1－yN(其中，y满足0＜y＜1。)，AlInN表示AlzIn1－zN(其中，z满足0＜z＜1。)，InAlGaN表示InyAlxGa1－x－yN(其中，x、y满足0＜x＜1、0＜y＜1、0＜x+y＜1。)。该记载在以下也是相同的。
以往，作为由将栅极电极形成为指状的氮化物半导体构成的半导体装置、即氮化物半导体装置，已知有以下的专利文献1所述的半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2012－023074号公报
发明内容
上述专利文献1所述的氮化物半导体装置由于在电极布线正下方具有带导电性的氮化物半导体层，因此具有因电极布线产生寄生电容并且在源极电极、漏极电极与栅极电极之间产生泄漏电流这一问题。
本发明要解决的问题是减少氮化物半导体装置的寄生电容以及泄漏电流。
为了解决上述问题，本发明的半导体装置具备：基板；氮化物半导体层，形成于基板的上方；形成于氮化物半导体层的上方的源极电极、漏极电极及栅极电极；以及栅极布线层，形成于氮化物半导体层的上方，并且连接于栅极电极；氮化物半导体层在栅极布线层的正下方并且是离开栅极电极侧的端部的位置具备高电阻区域。
利用该结构，由于氮化物半导体层在栅极布线层的正下方并且是离开栅极电极侧的端部的位置具备高电阻区域，因此即使较宽地形成栅极布线层也能够抑制栅极周边的寄生电容、栅极电流的增大。
关于本发明的半导体装置，进一步优选的是，源极电极或者漏极电极被栅极电极与栅极布线层包围。根据该优选的结构，从源极电极流出的电子必定通过栅极电极或者栅极布线层的下方，栅极的夹断特性提高。
关于本发明的半导体装置，进一步优选的是，栅极电极被设为从布线层分支。
关于本发明的半导体装置，进一步优选的是，源极电极、漏极电极以及栅极电极分别具有多个，在源极电极与漏极电极之间配置有栅极电极。
关于本发明的半导体装置，进一步优选的是，源极电极以及漏极电极依次沿栅极布线层配置。
关于本发明的半导体装置，进一步优选的是，半导体装置具有多个布线层，源极电极、漏极电极以及栅极电极被多个布线层中的邻接的两个布线层夹持。
关于本发明的半导体装置，进一步优选的是，在布线层的两侧具备源极电极、漏极电极以及栅极电极。
关于本发明的半导体装置，进一步优选的是，高电阻区域包围源极电极、漏极电极以及栅极电极。
关于本发明的半导体装置，进一步优选的是，源极电极与漏极电极隔着布线层而配置。
关于本发明的半导体装置，进一步优选的是，源极电极、漏极电极以及栅极电极中的至少一个在端部具有圆角。根据该优选的结构，通过使电极端部具有圆角，能够在电极附近抑制电场集中。
关于本发明的半导体装置，进一步优选的是，高电阻区域在内端部具有圆角。根据该优选的结构，通过使高电阻区域的内端部具有圆角，能够在高电阻区域附近抑制电场集中。
关于本发明的半导体装置，进一步优选的是，在栅极电极正下方的氮化物半导体层形成有槽部。
关于本发明的半导体装置，进一步优选的是，在布线层正下方、并且是高电阻区域的附近的氮化物半导体层形成有槽部。
关于本发明的半导体装置，进一步优选的是，槽部包围源极电极或者漏极电极。
关于本发明的半导体装置，进一步优选的是，栅极电极正下方的槽部设为从布线层正下方的槽部分支。
关于本发明的半导体装置，进一步优选的是，槽部的端部具有圆角。根据该优选的结构，通过使槽部的端部具有圆角，能够在该槽部的端部附近抑制电场集中。
关于本发明的半导体装置，进一步优选的是，在布线层的两侧具备源极电极、漏极电极以及栅极电极，并且在布线层正下方、并且是高电阻区域的两侧附近的氮化物半导体层形成有槽部。
关于本发明的半导体装置，进一步优选的是，半导体装置具有形成于氮化物半导体层的上方的焊盘，栅极布线层连接于焊盘。
关于本发明的半导体装置，进一步优选的是，半导体装置具有多个栅极电极以及栅极布线层，多个栅极电极中的两个夹在源极电极与漏极电极之间，并且夹在源极电极与漏极电极之间的两个栅极电极与栅极布线层中的互不相同的两个栅极布线层连接。
关于本发明的半导体装置，进一步优选的是，两个栅极电极与两个栅极布线层中的一个栅极电极与栅极布线层包围源极电极，另一个栅极电极与栅极布线层包围漏极电极。
关于本发明的半导体装置，进一步优选的是，两个栅极布线层隔着源极电极以及漏极电极而对置，源极电极以及漏极电极具有多个，源极电极以及漏极电极沿两个栅极布线层而交替配置。
关于本发明的半导体装置，进一步优选的是，在栅极电极正下方的氮化物半导体层形成有槽部。
关于本发明的半导体装置，进一步优选的是，在栅极电极以及栅极布线层与氮化物半导体层之间形成有p型半导体层。
关于本发明的半导体装置，进一步优选的是，p型半导体层形成于栅极电极正下方以及布线层正下方并且是高电阻区域的附近，栅极电极以及布线层覆盖p型半导体层。
关于本发明的半导体装置，进一步优选的是，在栅极电极以及栅极布线层与氮化物半导体层之间形成有绝缘层。
关于本发明的半导体装置，进一步优选的是，高电阻区域通过向氮化物半导体层进行离子注入而形成。
关于本发明的半导体装置，进一步优选的是，氮化物半导体层具有组分不同、并且彼此相接的两个层，高电阻区域通过蚀刻形成至到达两个层的界面。
根据本发明的氮化物半导体，能够提高晶体管的夹断特性，并且抑制栅极布线中的寄生电容与泄漏电流。
附图说明
图1是本发明的第1实施方式的氮化物半导体装置的俯视图。
图2是本发明的第1实施方式的实施例1－1的氮化物半导体装置的剖视图。
图3是表示该氮化物半导体装置的Ids－Vds特性的图。
图4是本发明的第1实施方式的变形例1－1的氮化物半导体装置的俯视图。
图5是该实施方式的实施例1－2的氮化物半导体装置的剖视图。
图6是该实施方式的实施例1－3的氮化物半导体装置的剖视图。
图7是本发明的第2实施方式的氮化物半导体装置的俯视图。
图8是该氮化物半导体装置的剖视图。
图9是本发明的第2实施方式的变形例2－1的氮化物半导体装置的俯视图。
图10是该实施方式的变形例2－2的氮化物半导体装置的俯视图。
图11是该实施方式的变形例2－3的氮化物半导体装置的俯视图。
图12是本发明的第3实施方式的氮化物半导体装置的俯视图。
图13是本发明的第3实施方式的实施例3－1的氮化物半导体装置的剖视图。
图14是该实施方式的变形例3－1的氮化物半导体装置的俯视图。
图15是该实施方式的实施例3－2的氮化物半导体装置的剖视图。
图16是该实施方式的实施例3－3的氮化物半导体装置的剖视图。
图17是该实施方式的变形例3－2的氮化物半导体装置的俯视图。
图18是本发明的第4实施方式的氮化物半导体装置的俯视图。
图19是本发明的第4实施方式的实施例4－1的氮化物半导体装置的剖视图。
图20是该实施方式的实施例4－2的氮化物半导体装置的剖视图。
图21是该实施方式的实施例4－3的氮化物半导体装置的剖视图。
图22是该实施方式的变形例4－1的氮化物半导体装置的俯视图。
图23是该实施方式的变形例4－2的氮化物半导体装置的俯视图。
图24是该实施方式的变形例4－3的氮化物半导体装置的俯视图。
图25是该实施方式的变形例4－4的氮化物半导体装置的俯视图。
图26是该实施方式的变形例4－5的氮化物半导体装置的俯视图。
图27是该实施方式的变形例4－6的氮化物半导体装置的俯视图。
图28是本发明的第5实施方式的氮化物半导体装置的俯视图。
图29是该氮化物半导体装置的剖视图。
图30是该实施方式的变形例5－1的氮化物半导体装置的俯视图。
图31是本发明的第6实施方式的氮化物半导体装置的俯视图。
图32是本发明的其他实施方式的氮化物半导体装置的俯视图。
具体实施方式
使用附图对本发明的实施方式进行说明。
(第1实施方式)
图1是表示本发明的第1实施方式的、由氮化物半导体构成的半导体装置即氮化物半导体装置的构造的俯视图。
(实施例1－1)
图2是表示沿图1所示的虚线A－A’的该氮化物半导体装置的构造的剖视图。此外，关于本申请，在剖视图中，为了避免繁琐而适当地省略了阴影部分。
关于本实施方式的实施例1的氮化物半导体装置，例如在由厚度为600μm的硅构成的基板101的上方依次外延生长有例如由厚度为100nm的AlN构成的缓冲层102、厚度为2μm的非掺杂GaN层103、以及厚度为20nm且Al组分比为20％的非掺杂AlGaN层104，并以与非掺杂AlGaN层104欧姆接触的方式形成有例如由Ti与Al的层叠构造构成的源极电极107以及由Ti与Al的层叠构造构成的漏极电极108。以与非掺杂AlGaN层104相接的方式，例如由Ni构成的栅极电极106以及由Au构成的栅极布线110形成为肖特基接触。另外，栅极布线110与栅极电极106电连接，且与栅极电极106、源极电极107以及漏极电极108形成为呈90°。栅极电极106与栅极布线110可以由相同的电极材料形成，也可以同时形成。例如，可以使栅极电极106与栅极布线110的电极材料为Ni，同时进行光刻，并通过蒸镀、溅射等形成。源极电极107以被栅极电极106以及栅极布线110包围的方式配置。而且，在栅极布线110的正下方的非掺杂GaN层103与非掺杂AlGaN层104，形成有例如通过Ar的离子注入而高电阻化了的高电阻区域112，且高电阻区域112与元件区域113的边界位于栅极布线的正下方。这里，高电阻区域112的电阻值是通常的电阻测量中的测量极限值以上的值。即，高电阻区域112表示半绝缘性或者绝缘性。
将上述说明的各层的组分、层厚的参数表示在[表1]中，将电极的材料表示在[表2]中。此外，在[表2]中，例如Ti/Al表示Ti与Al的层叠构造。
[表1]
材料 Al组分 层厚
硅基板101 — 600μm
缓冲层102 1
非掺杂GaN层103 0 2μm
AlGaN层104 0.2 50nm
[表2]
名称 材料
栅极电极106 Ni
源极电极107 Ti/Al
漏极电极108 Ti/Al
栅极布线110 Au
栅极焊盘119 Au
另外，在栅极布线110的端部设有由Au构成的栅极焊盘119。
这里，源极电极107以及漏极电极108的沿虚线A－A’方向的长度为200μm，源极电极107以及漏极电极108的宽度(与虚线A－A’垂直的方向的宽度)为5μm。另外，栅极电极106的宽度为1.5μm。另外，源极电极107与栅极电极106之间的距离即电极间距离为1.5μm，栅极电极106与漏极电极108的电极间距离为10μm。此外，这里，电极间距离指的是两个电极的彼此对置的两端间的距离。
另外，源极电极107以及漏极电极108设于距栅极布线110的端部10μm的位置。
另外，栅极布线110的宽度(沿虚线A－A’的方向的宽度)为40μm，在栅极布线110的除了距栅极电极侧的端部2μm的区域之外形成有通过离子注入而成的高电阻区域112。该高电阻区域112作为深度方向(与基板垂直的方向)形成为以从非掺杂AlGaN层104到达非掺杂GaN层103的内部的程度。例如，作为深度方向，从非掺杂AlGaN层104的表面形成至0.5μm的深度。
另外，栅极焊盘119是一个边具有100μm的长度的正方形。
此外，对于源极电极107以及漏极电极108，虽然未图示，但在栅极电极106、源极电极107、以及漏极电极108的上方形成绝缘层，对于该绝缘层，分别形成到达源极电极107以及漏极电极108的孔(通孔)，并形成经由各个通孔而连接于源极电极107的源极焊盘以及连接于漏极电极108的漏极焊盘。即，进行焊盘上元件(pad on element)安装。
在本实施例的半导体装置中，在非掺杂GaN层103与非掺杂AlGaN层104的界面形成高浓度的二维电子气，能够进行大电流并且低接通电阻的动作。另外，为了降低晶体管的栅极电阻，将栅极布线110的宽度形成为40μm这样充分宽。因为在栅极布线110的正下方形成有高电阻区域112，因此栅极布线110正下方的二维电子气被去活化。由此，即使较宽地形成栅极布线110，也能够抑制栅极周边的寄生电容、栅极电流的增大。另外，由于高电阻区域112与元件区域113的边界位于栅极布线110的正下方，因此从源极电极107流出的电子必定通过形成于元件区域113的上方的栅极电极106的下方。由此，栅极的夹断(pinch off)特性提高。为了确认这一点，对于本实施例的本发明的氮化物半导体装置和以溢出到栅极布线110的外侧的程度实施了Ar离子注入而形成有高电阻区域112的(即，高电阻区域112溢出到栅极布线110的外侧)氮化物半导体装置(比较例)调查了栅极-源极间电压Vgs与漏极-源极间电流Ids之间的关系。将其结果表示在图3中。此外，本发明以及比较例中的氮化物半导体装置均为漏极接地。在图3中，纵轴是Ids(单位是A/mm)，横轴是Vgs(单位是V)，在纵轴上，数值沿箭头的方向变大，在横轴上，数值沿箭头的方向为正。此外，纵轴是对数曲线图。实线是关于本发明的半导体装置的曲线图，虚线是关于比较例的半导体装置的曲线图。
根据图3的曲线图，对于比较例的半导体装置，在Vgs为0V时，Ids为10－6A/mm，相对于此，对于本发明的半导体装置，在Vgs为0V时，Ids为10－9A/mm。即，在Vgs为0V时，本发明的半导体装置的Ids是比较例的半导体装置的Ids的10－3倍，可知本发明的半导体装置的夹断特性优于比较例的半导体装置。认为这是因为，在本发明中，从源极电极107流出的电子必定通过形成于元件区域113的上方的栅极电极106的下方。
另外，在本发明的半导体装置与比较例的半导体装置中，对使漏极电压为600V时的断开泄漏电流进行了比较。将其结果表示在[表3]中。此外，在半导体装置的周围的温度(环境温度)为25℃与150℃这两个情况下进行了比较。
[表3]
本发明 比较例
25℃ 1.7μA 1.6μA
150℃ 31μA 120μA
根据[表3]的结果可知，在环境温度为25℃时，本发明的半导体装置为1.7μA，比较例的半导体装置为1.6μA，几乎没有差别，但在环境温度为150℃时，本发明的半导体装置为31μA，比较例的半导体装置为120μA，本发明的半导体装置中的断开泄漏电流更小。这表示，与比较例的半导体装置相比，本发明的半导体装置特别是在高温动作时的泄漏电流较小。据此，可知本发明的半导体装置特别是在功率用途中较为有用。
此外，在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
另外，更优选的是栅极电极106的从栅极布线110端沿虚线A－A’的长度为100μm～800μm。若栅极电极的长度短于100μm，则在集成晶体管时，布线部的面积相对变大，并不优选。另外，若比800μm长，则栅极电阻增大，对开关特性带来负面影响，并不优选。此外，在变更栅极电极106的长度时，只要适当地变更源极电极107与漏极电极108沿虚线A－A’的长度即可。
(变形例1－1)
本变形例的氮化物半导体装置是对于图1的俯视图所示的氮化物半导体装置使栅极电极106、源极电极107以及漏极电极108的端部具有圆角而成，将其俯视图表示在图4中。从基板101至非掺杂AlGaN层104的组分、层厚、与栅极电极106、源极电极107以及漏极电极108、布线层110、电极焊盘119相关的金属组分、长度、宽度如实施例1那样。另外，栅极电极106、源极电极107以及漏极电极108的端部形成为圆弧状。由此，能够抑制电场集中。此外，对于该氮化物半导体装置的剖视图，与图2相同。
对于本变形例的氮化物半导体装置进行了研究，如图3所示，可知半导体装置的夹断特性优于比较例的半导体装置。
(实施例1－2)
本发明的实施例2的氮化物半导体装置与实施例1在图1中的俯视图相同，如图5所示，仅是沿图1所示的虚线A－A’的剖面构造不同。
如图5所示，本实施例的氮化物半导体装置在非掺杂AlGaN层104的上方形成p型半导体层105，栅极电极106以及栅极布线110以与p型半导体层105相接的方式形成。作为p型半导体层105使用层厚为200nm的Mg掺杂p型GaN层。这里，栅极电极106以及栅极布线110既可以与p型半导体层105欧姆接触，也可以肖特基接触。作为欧姆接触的栅极电极106，例如可以使用Ni、Pd等，作为肖特基接触的栅极电极106，例如能够使用Ti、W等。
源极电极107以被栅极电极106、栅极布线110以及p型半导体层105包围的方式配置。并且，在栅极布线110的正下方的非掺杂GaN层103与非掺杂AlGaN层104以及p型半导体层105中，例如形成通过Ar的离子注入而高电阻化了的高电阻区域112，高电阻区域112与元件区域113的边界位于栅极布线110的正下方。
此外，从基板101至非掺杂AlGaN层104的组分、层厚、与栅极电极106、源极电极107及漏极电极108、布线层110、电极焊盘119相关的金属组分、长度以及宽度、以及高电阻区域112及元件区域113的位置等与实施例1所记载的值相同。
在本实施例的半导体装置中，在非掺杂GaN层103与非掺杂AlGaN层104之间的界面形成高浓度的二维电子气，能够进行大电流并且低接通电阻的动作。另外，通过p型半导体层105的连接，非掺杂GaN层103与非掺杂AlGaN层104之间的界面的电势上升。因此，在栅极电压为0V的状态下，不会产生二维电子气，能够进行漏极电流不再流动的、所谓的常关断动作。由此，能够确保电源设备等的安全性。另外，为了降低晶体管的栅极电阻，使栅极布线110的宽度充分变宽。由于在栅极布线110的正下方形成高电阻区域112，因此栅极布线110正下方的二维电子气被去活化。由此，即使较宽地形成栅极布线110，也能够抑制栅极周边的寄生电容、栅极电流的增大。另外，由于高电阻区域112与元件区域113之间的边界位于栅极布线110的正下方，因此从源极电极107流出的电子必定通过形成在元件区域113的上方的栅极电极106的下方，因此栅极的夹断特性提高。
此外，在本实施例中，作为p型半导体层使用了p型GaN层，但也可以使用p型AlGaN、p型InGaN或者p型氧化镍(NiO)等。
另外，在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。另外，也可以做成在形成高电阻区域112时仅对非掺杂GaN层103与非掺杂AlGaN层104进行离子注入、而不对栅极布线110的正下方的p型半导体层105进行离子注入的结构。通过做成这种结构，能够减少高电阻区域112附近的泄漏电流。
另外，也可以在p型半导体层105与栅极电极106之间以及p型半导体层105与栅极布线110之间设置绝缘膜而做成绝缘型栅极构造。通过做成这种结构，能够进一步减少泄漏电流。
(实施例1－3)
本实施例的氮化物半导体装置与实施例1在图1中的俯视图相同，如图6所示，仅沿图1所示的虚线A－A’的剖面构造不同。
另外，与实施例1相比较，本实施例的氮化物半导体装置的不同点在于，通过在非掺杂AlGaN层104与栅极电极105之间以及非掺杂AlGaN层104与栅极布线110之间夹设有绝缘膜111，从而构成了绝缘型栅极。
此外，作为绝缘膜111，能够使用例如厚度为50nm的SiO2膜或SiN膜。
通过构成绝缘型栅极，与使用了肖特基接触的栅极相比较，能够大幅度减少栅极电流。另外，在本实施方式中，示出了高电阻区域112与元件区域113中的绝缘膜111的厚度相同的情况，但也可以仅加厚高电阻区域112的上方的绝缘膜111的膜厚。由此，能够进一步减少高电阻区域112中的寄生电容与泄漏电流。
此外，在第1实施方式中，在高电阻区域112的形成过程中，不仅是Ar离子的离子注入，也能够使用其他离子、例如硼(B)离子、氮(N)离子等。另外，也可以通过蚀刻形成高电阻区域112，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。另外，也可以选择性地对非掺杂AlGaN层104以及非掺杂GaN层103进行热氧化而形成高电阻区域112。
(第2实施方式)
在图1所示的第1实施方式的氮化物半导体装置中，示出了在栅极布线110的单侧连接有栅极电极106的例子。如图7所示，本实施方式的氮化物半导体装置在栅极布线110的两侧连接有栅极电极。源极电极107以被栅极电极106以及栅极布线110包围的方式配置。另外，图8是图7的虚线B－B’的剖视图。如图8所示，高电阻区域112与元件区域113的边界位于栅极布线110的正下方。
此外，从基板101至非掺杂AlGaN层104的组分、层厚、与p型半导体层105的组分、层厚、栅极电极106、源极电极107、漏极电极108以及电极焊盘119相关的金属组分、长度、宽度与第1实施方式所记载的值相同。
另外，栅极布线110的宽度是80μm，在栅极布线110的距栅极电极106侧的两端部向内侧超出2μm的区域内，实施Ar离子的离子注入而形成高电阻区域112，使高电阻区域112的外侧为元件区域113。
通过做成这种结构，能够高效地集成晶体管。
此外，在本实施方式中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
(变形例2－1)
如图9所示，本实施方式的变形例2－1的氮化物半导体装置在中心的栅极布线110的两侧连接有栅极电极，而且，在各个栅极电极106的两端配置有栅极布线110。
通过做成这种结构，能够进一步减少栅极电阻并且高效地集成晶体管。在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。另外，更优选的是栅极电极106的从栅极布线110端至对置的栅极布线110的端部的长度为100μm～800μm。若栅极电极的长度比100μm短，则在集成晶体管时，布线部的面积相对变大，故不优选。另外，若栅极电极的长度比800μm长，则栅极电阻增大，对开关特性带来负面影响，故不优选。另外，在变更栅极电极106的长度时，只要适当地变更源极电极107与漏极电极108沿虚线A－A’的长度即可。
(变形例2－2)
如图10所示，与变形例2－1相比较，本实施方式的氮化物半导体装置与第2实施方式的不同点在于，平行于栅极电极106地上下设有栅极布线110。源极电极107以被栅极电极106以及栅极布线110包围的方式配置。另外，如图10所示，高电阻区域112与元件区域113之间的边界位于栅极布线110的正下方。
通过做成这种结构，能够减少栅极电阻并且高效地集成晶体管。在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
(变形例2－3)
本变形例的氮化物半导体装置通过针对图10的俯视图所示的氮化物半导体装置使栅极电极106、源极电极107以及漏极电极108的端部具有圆角而成，将其俯视图表示在图11中。从基板101至非掺杂AlGaN层104的组分、层厚、以及与栅极电极106、源极电极107、漏极电极108、布线层110以及电极焊盘119相关的金属组分、长度、宽度如变形例2－2那样。另外，栅极电极106、源极电极107以及漏极电极108的端部形成为圆弧状。由此，能够抑制电场集中。此外，该氮化物半导体装置的剖视图与图8相同。
通过做成这种结构，能够减少栅极电阻并且高效地集成晶体管。在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
此外，在包含上述变形例2－1、2－2、2－3的第2实施方式中，不仅是在栅极电极106中使用肖特基电极的情况，构成p型半导体层或绝缘型栅极的情况也同样是可以的。
另外，在第2实施方式中，在高电阻区域112的形成过程中，不仅是Ar离子的离子注入，也能够使用其他离子例如硼离子、氮离子等。另外，也可以通过蚀刻而形成高电阻区域112，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。另外，也可以选择性地对非掺杂AlGaN层104以及非掺杂GaN层103进行热氧化而形成高电阻区域112。
(第3实施方式)
图12是表示本发明的第3实施方式的氮化物半导体装置的构造的俯视图。
(实施例3－1)
图13是表示该氮化物半导体装置的沿图12所示的虚线C－C’的构造的剖视图。
如图12以及图13所示，本实施例的氮化物半导体装置在栅极电极106以及栅极布线110的正下方的非掺杂AlGaN层104形成有凹部的栅极凹槽区域114，以埋入栅极凹槽区域114的方式形成有栅极电极106以及栅极布线110。非掺杂AlGaN层104的栅极凹槽区域114的侧壁位于栅极布线110的正下方。而且，在栅极布线110的正下方的非掺杂AlGaN层104的凹部区域中，在非掺杂GaN层103与非掺杂AlGaN层104形成有通过例如Ar离子的离子注入而高电阻化了的高电阻区域112，高电阻区域112与元件区域113之间的边界位于栅极布线的正下方。
此外，非掺杂AlGaN层104的膜厚为50nm，栅极电极106正下方的栅极凹槽区域114的宽度为0.5μm，深度为30nm。即，栅极凹槽区域114中的非掺杂AlGaN层104的剩余厚度为20nm。
另外，对于栅极布线110的正下方的栅极凹槽区域114，从栅极布线110的自栅极电极106侧的端部向内侧进入1μm的区域起，形成有凹部，与该栅极电极106正下方的栅极凹槽区域114相同。
此外，对于基板101～非掺杂GaN层103的组分、层厚、与p型半导体层105的组分、层厚、栅极电极106、源极电极107、漏极电极108以及电极焊盘119相关的金属组分、长度与宽度第1实施方式所记载的值相同。
另外，栅极布线110的宽度是40μm，在栅极布线110的距栅极电极106侧的端部向内侧超出2μm的区域中，实施Ar离子的离子注入而形成高电阻区域112，使高电阻区域112的外侧为元件区域113。
通过做成这种结构，由于晶体管的阈值电压由栅极凹槽区域114中的非掺杂AlGaN层104的膜厚确定，因此能够加厚栅极凹槽区域114以外的非掺杂AlGaN层的膜厚。结果，能够通过二维电子气浓度的增大实现低接通电阻化以及大电流化。而且，通过加厚栅极凹槽区域114以外的非掺杂AlGaN层的层厚，从而自表面至二维电子气的距离变长，因此能够抑制电流崩塌等的过渡响应的恶化。
(变形例3－1)
本变形例的氮化物半导体装置通过针对图12的俯视图所示的氮化物半导体装置使栅极电极106、源极电极107以及漏极电极108的端部具有圆角而成，将其俯视图表示在图14中。从基板101至非掺杂AlGaN层104的组分、层厚、与栅极电极106、源极电极107、漏极电极108、布线层110以及电极焊盘119相关的金属组分、长度、宽度、以及栅极凹槽区域114的宽度如实施例3－1那样。另外，栅极电极106、源极电极107以及漏极电极108的端部形成为圆弧状。由此，能够抑制电场集中。此外，该氮化物半导体装置的剖视图与图13相同。
通过做成这种结构，由于晶体管的阈值电压由栅极凹槽区域114中的非掺杂AlGaN层104的膜厚确定，因此能够加厚栅极凹槽区域114以外的非掺杂AlGaN层的膜厚。结果，能够通过二维电子气浓度的增大实现低接通电阻化以及大电流化。而且，通过加厚栅极凹槽区域114以外的非掺杂AlGaN层的膜厚，从而自表面至二维电子气的距离变长，因此能够抑制电流崩塌等的过渡响应的恶化。
(实施例3－2)
关于本实施例的氮化物半导体装置，与实施例3－1和图12中的俯视图相同，如图15所示，仅沿图13所示虚线C－C’的剖面构造不同。
如图15所示，本实施方式的氮化物半导体装置以埋入非掺杂AlGaN层104的凹部区域的方式形成有p型半导体层105，栅极电极106以及栅极布线110以与p型半导体层105相接的方式形成。非掺杂AlGaN层的栅极凹槽区域114的侧壁位于栅极布线110的正下方。而且，在栅极布线110的正下方的非掺杂GaN层103与非掺杂AlGaN层104以及p型半导体层105中，形成有例如通过Ar离子等的离子注入而高电阻化了的高电阻区域112，高电阻区域112与元件区域113之间的边界位于栅极布线正下方。
此外，使用Mg掺杂的p型GaN作为p型半导体层105。
在本实施例的半导体装置中，在非掺杂GaN层103与非掺杂AlGaN层104之间的界面形成有高浓度的二维电子气，能够进行大电流并且低接通电阻的动作。另外，通过p型半导体层105的连接，从而非掺杂GaN层103与非掺杂AlGaN层104之间的界面的电势上升，因此在栅极电压为0V的状态下，能够进行不再产生二维电子气的、所谓的常关断动作，能够确保电源设备等的安全性。另外，对于非掺杂AlGaN层104，由于能够增厚栅极凹槽区域114以外的膜厚，因此能够实现低接通电阻化以及大电流化。
另外，也可以做成在形成高电阻区域112时仅对非掺杂GaN层103与非掺杂AlGaN层104进行离子注入、且不对栅极布线110正下方的p型半导体层105进行离子注入的结构。通过做成这种结构，能够减少高电阻区域112附近的泄漏电流。
此外，在本实施例中，使用了p型GaN层作为p型半导体层，但也可以使用p型AlGaN、p型InGaN或者p型氧化镍(NiO)等，
(实施例3－3)
关于本实施例的氮化物半导体装置，与实施例3－1和图12中的俯视图相同，如图16所示，仅沿图12所示的虚线C－C’的剖面构造不同。
另外，与第3实施方式相比较，本实施方式的氮化物半导体装置的不同点在于，通过在非掺杂AlGaN层104与栅极电极105之间以及非掺杂AlGaN层104与栅极布线110之间夹设有绝缘膜111而构成绝缘型栅极。
此外，绝缘膜111能够使用例如厚度为50nm的SiO2膜或SiN膜。
与使用了肖特基接触的栅极相比较，通过构成绝缘型栅极，能够大幅度减少栅极电流。另外，在本实施例中，示出了高电阻区域112与元件区域113中的绝缘膜111的厚度相同的情况，但也可以仅加厚高电阻区域112的上方的绝缘膜111的膜厚。由此，能够进一步减少高电阻区域112中的寄生电容与泄漏电流。
(变形例3－2)
如图17所示，本实施例的氮化物半导体装置相对于实施例3－1的氮化物半导体装置形成为，非掺杂AlGaN层104的栅极凹槽区域114仅包围源极电极107的周围。在这种结构中也能够获得与实施例3－1相同的效果。
在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。另外，构成p型半导体层、绝缘型栅极的情况也同样是可以的。
此外，在上述第3实施方式中，在高电阻区域112的形成过程中，不仅是Ar离子的离子注入，也能够使用其他离子例如硼离子、氮离子等。另外，也可以通过蚀刻而形成高电阻区域112，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。另外，也能够选择性地对非掺杂AlGaN层104以及非掺杂GaN层103进行热氧化而形成高电阻区域112。
(第4实施方式)
图18是表示本发明的第4实施方式的氮化物半导体装置的构造的俯视图。
(实施例4－1)
图19是表示该氮化物半导体装置沿图18所示虚线D－D’的构造的剖视图。
如图18所示，与第3实施方式相比较，本实施方式的氮化物半导体装置的不同点在于，栅极凹槽区域114仅形成于栅极布线110的正下方的元件区域113。
此外，对于栅极布线110的正下方的栅极凹槽区域114，从栅极布线110的自栅极电极106侧的端部向内侧进入1μm的区域起，形成有宽度为0.5μm的凹部。
此外，从基板101至非掺杂AlGaN层104的组分、层厚、与栅极电极106、源极电极107、漏极电极108以及电极焊盘119相关的金属组分、长度、宽度与第3实施方式所记载的值相同。
另外，栅极布线110的宽度是40μm，在栅极布线110的从栅极电极106侧的端部向内侧超出2μm的区域中，实施Ar离子的离子注入而形成高电阻区域112，使高电阻区域112的外侧为元件区域113。
栅极布线110以埋入栅极凹槽区域114的方式形成。通过做成这种结构，通过减少栅极凹槽区域114的区域，能够减少凹凸的影响。
在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
(实施例4－2)
如图20所示，与实施例3－2相比较，本实施方式的氮化物半导体装置的不同点在于，栅极凹槽区域114仅形成于栅极布线110的正下方的元件区域113。
此外，对于栅极布线110的正下方的栅极凹槽区域114，从栅极布线110的自栅极电极106侧的端部向内侧进入1μm的区域起，形成有宽度为0.5μm的凹部。
p型半导体层105以埋入栅极凹槽区域114的方式形成。通过做成这种结构，通过减少栅极凹槽区域114的区域，能够减小凹凸的影响。
在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
(实施例4－3)
如图21所示，与实施例3－3相比较，本实施例的氮化物半导体装置的不同点在于，栅极凹槽区域114仅形成于栅极布线110的正下方的元件区域113。绝缘体111与栅极布线110以埋入栅极凹槽区域114的方式形成。
此外，作为绝缘膜111，例如能够使用厚度50nm的SiO2膜或SiN膜。
另外，对于栅极布线110的正下方的栅极凹槽区域114，从栅极布线110的自栅极电极106侧的端部向内侧进入1μm的区域起，形成有宽度为0.5μm的凹部。
通过做成这种结构，通过减少栅极凹槽区域114的区域，能够减小凹凸的影响。
在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。
(变形例4－1)
如图22所示，相对于实施例4－1的氮化物半导体装置，本变形例的氮化物半导体装置形成为，非掺杂AlGaN层104的栅极凹槽区域114仅包围源极电极107的周围。在这种结构中，也能够获得与实施例4－1相同的效果。
在本变形例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。另外，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
(变形例4－2)
如图23所示，与实施例4－1相比较，本实施例的氮化物半导体装置的不同点在于，在中心的栅极布线110的两侧连接有栅极电极，而且在各个栅极电极106的两端配置有栅极布线110。
通过做成这种结构，能够进一步减少栅极电阻，并且高效地集成晶体管。在本实施例中，示出了源极电极107被栅极电极106以及栅极布线110包围的例子，但也可以是漏极电极108被包围。另外，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
(变形例4－3)
如图24所示，与变形例4－2相比较，本实施例的氮化物半导体装置的不同点在于，平行于栅极电极106地上下设有栅极布线110。源极电极107以及漏极电极108以被栅极电极106以及栅极布线110包围的方式配置。另外，如图24所示，高电阻区域112与元件区域113的边界位于栅极布线110的正下方。
通过做成这种结构，能够减少栅极电阻并且高效地集成晶体管。另外，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
(变形例4－4)
本变形例的氮化物半导体装置通过针对图24的俯视图所示的氮化物半导体装置使栅极电极106、源极电极107、漏极电极108以及栅极凹槽区域114的端部具有圆角而成，将其俯视图表示在图25中。从基板101至非掺杂AlGaN层104的组分、层厚、与栅极电极106、源极电极107、漏极电极108、布线层110以及电极焊盘119相关的金属组分、长度、宽度、以及栅极凹槽区域114的宽度如实施例3－1那样。另外，栅极电极106、源极电极107以及漏极电极108的端部形成为圆弧状。由此，能够抑制电场集中。此外，该氮化物半导体装置的剖视图与图19相同。
通过做成这种结构，能够减少栅极电阻并且高效地集成晶体管。
(变形例4－5)
如图26所示，与变形例4－3相比较，本变形例的氮化物半导体装置的不同点在于，非掺杂AlGaN层104的栅极凹槽区域114以仅包围源极电极107的周围的方式形成。在这种结构中，能够获得与变形例4－4相同的效果。
在本变形例中，示出了源极电极107被栅极凹槽区域114包围的例子，但也可以是漏极电极108被包围。另外，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
(变形例4－6)
如图27所示，与变形例4－5相比较，本变形例的氮化物半导体装置的不同点在于，源极电极107与漏极电极108隔着中心的栅极布线110而相对。即，在图27中，在附图中央的栅极布线110的左右，源极电极107以及漏极电极108的排列不同。在这种结构中，也能够获得与变形例4－5相同的效果。
在本变形例中，示出了源极电极107被栅极凹槽区域114包围的例子，但也可以是漏极电极108被包围。另外，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
此外，在第4实施方式中，在高电阻区域112的形成过程中，不仅是Ar离子的离子注入，也能够使用其他离子例如硼离子、氮离子等。另外，也可以通过蚀刻而形成高电阻区域112，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。
另外，也可以选择性地对非掺杂AlGaN层104以及非掺杂GaN层103进行热氧化而形成高电阻区域112。
(第5实施方式)
如图28所示，关于本实施方式的氮化物半导体装置，以包围源极电极107的方式形成有第1栅极电极115，且该第1栅极电极115与第1栅极布线117电连接。另外，以包围漏极电极108的方式形成有第2栅极电极116，且该第2栅极电极116与第2栅极布线118电连接。第1栅极电极115与第2栅极电极116能够独立地进行控制。
第1栅极布线117连接于第1电极焊盘120，第2栅极布线118连接于第2电极焊盘121。另外，第1栅极布线117的宽度以及第2栅极布线118均为40μm，第1电极焊盘120以及第2电极焊盘121是一个边的大小为100μm的正方形。
第1栅极布线117及第2栅极布线118与形成于它们内侧的高电阻区域112之间的配置关系为，距第1栅极布线117以及第2栅极布线118的第1栅极电极115侧或者第2栅极电极116侧的端部为2μm。
将图28中的沿线段E－E’的剖视图表示在图29中。图29的氮化物半导体装置形成为，例如在厚度为600μm且由硅构成的基板101的上方依次外延生长有例如由厚度为100nm的AlN构成的缓冲层102、厚度为2μm的非掺杂GaN层103、厚度为20nm且Al组分比为20％的非掺杂AlGaN层104，例如使由Ti与Al的层叠构造构成的源极电极107以及由Ti与Al的层叠构造构成的漏极电极108与非掺杂AlGaN层104欧姆接触。在非掺杂AlGaN层104的上方，以包围源极电极107的方式形成有第1栅极电极115，以包围漏极电极108的方式形成有第2栅极电极116。即，在源极电极107与漏极电极108之间形成有第1栅极电极115以及第2栅极电极116。此外，第1栅极电极115以及第2栅极电极116由例如Ni构成，并与非掺杂AlGaN层104肖特基接触。另外，第1栅极布线117以及第2栅极布线118例如由Au构成，并与非掺杂AlGaN层104肖特基接触。第1栅极电极115、第2栅极电极116、第1栅极布线117以及第2栅极布线118可以采用相同的电极材料，也可以同时形成。例如，也可以使第1栅极电极115、第2栅极电极116、第1栅极布线117以及第2栅极布线118的电极材料为Ni，并同时进行光刻，并通过蒸镀、溅射等形成。即，图29的氮化物半导体装置是所谓的双栅极型FET。
通过做成这种结构，能够减少第1栅极布线117与第2栅极布线118的寄生电容，能够进行高速的双向开关动作。
在第5实施方式中，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。另外，在高电阻区域112的形成过程中，不仅是离子注入，也可以通过蚀刻而形成，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。
(变形例5－1)
如图30所示的，变形例5－1的氮化物半导体装置通过以如下方式将图28的氮化物半导体装置变形而成。即，关于变形例5－1的氮化物半导体装置，从第1电极焊盘120分支多条第1栅极布线117，从第2电极焊盘121分支多条第2栅极布线118，各个分支线交替地配置。而且，在源极电极107与漏极电极108之间配置有第1栅极电极115以及第2栅极电极116。另外，以包围源极电极107的方式形成有第1栅极电极115，以包围漏极电极108的方式形成有第2栅极电极116。此外，第1栅极电极115与第2栅极电极116能够独立地进行控制。
通过做成这种结构，能够减少第1栅极布线117与第2栅极布线118的寄生电容，能够进行高速的双向开关动作。
在包含变形例5－1的第5实施方式中，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
另外，在第5实施方式中，在高电阻区域112的形成过程中，不仅是Ar离子的离子注入，也能够使用其他离子例如硼离子、氮离子等。另外，也可以通过蚀刻而形成高电阻区域112，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。另外，也可以选择性地对非掺杂AlGaN层104以及非掺杂GaN层103进行热氧化而形成高电阻区域112。
(第6实施方式)
如图31所示，关于本实施方式的氮化物半导体装置，以包围源极电极107的方式形成有第1栅极电极115，且该第1栅极电极115与第1栅极布线117电连接。另外，以包围漏极电极108的方式形成有第2栅极电极116，且该第2栅极电极116与第2栅极布线118电连接。第1栅极电极115与第2栅极电极116能够独立地进行控制。而且，在第1栅极电极115以及第2栅极电极116的正下方形成有栅极凹槽区域114。在本实施方式中，作为一个例子，仅在第1栅极布线117以及第2栅极布线118的正下方的元件区域113设有栅极凹槽区域114。栅极凹槽区域114的形成方式并不仅限定于此，而是能够选取至此叙述的方式。
第1栅极布线117及第2栅极布线118与形成于它们内侧的高电阻区域112之间的配置关系为，使距第1栅极布线117以及第2栅极布线118的第1栅极电极115侧或者第2栅极电极116侧的端部为2μm。
第1栅极布线117连接于第1电极焊盘120，第2栅极布线118连接于第2电极焊盘121。另外，第1栅极布线的宽度以及第2栅极布线的宽度均为40μm，第1电极焊盘120以及第2电极焊盘121是一个边的大小为100μm的正方形。
通过做成这种结构，能够减少第1栅极布线117与第2栅极布线118的寄生电容，且能够进行高速的双向开关动作。由于栅极的阈值电压由栅极凹槽区域114中的非掺杂AlGaN层104的膜厚确定，因此能够加厚栅极凹槽区域114以外的非掺杂AlGaN层的膜厚，能够通过二维电子气浓度的增大实现低接通电阻化以及大电流化。而且，通过加厚栅极凹槽区域114以外的非掺杂AlGaN层的膜厚，从而从表面至二维电子气的距离变长，因此能够抑制电流崩塌等的过渡响应的恶化。
在第6实施方式中，在栅极中构成肖特基栅极、p型半导体层以及绝缘型栅极的情况也同样是可以的。
另外，在第6实施方式中，在高电阻区域112的形成过程中，不仅是Ar离子的离子注入，也能够使用其他离子例如硼离子、氮离子等。另外，也可以通过蚀刻而形成高电阻区域112，如果去除非掺杂AlGaN层104，二维电子气消失，能够形成高电阻区域112。另外，也可以选择性地对非掺杂AlGaN层104以及非掺杂GaN层103进行热氧化而形成高电阻区域112。
(其他实施方式)
此外，在上述第1～第6实施方式中，基板101并不限定于硅基板，也可以使用蓝宝石基板、SiC基板、GaN基板、尖晶石基板或者铪基板等。
另外，在上述的第1～第6实施方式中，缓冲层102、非掺杂GaN层103及非掺杂AlGaN层104的组分、层厚、以及p型半导体层105的组分、膜厚并不限定于上述，也能够根据所希望的器件特性选择适当的组分膜厚。另外，对于p型半导体层105的杂质浓度，也能够根据所希望的器件特性适当地选择。
另外，在上述的第1～第6实施方式中，栅极电极106、源极电极107、漏极电极108、布线层110、第1栅极布线117、第2栅极布线118、电极焊盘119、第1电极焊盘120以及第2电极焊盘121相关的金属组分、长度、宽度、厚度大小并不被上述限定，也能够根据所希望的器件特性适当地设定。
另外，在上述的第1～第4实施方式中，栅极电极106、栅极布线110与形成于它们内侧的高电阻区域112之间的配置关系为，高电阻区域112距栅极电极106、栅极布线110的端部为2μm，但并不被该值限定，而是能够在优化夹断特性的范围内适当地设定。
另外，在第5实施方式以及第6实施方式中，第1栅极布线117以及第2栅极布线118与形成于它们内侧的高电阻区域112之间的配置为，使距第1栅极布线117以及第2栅极布线118的第1栅极电极115侧或者第2栅极电极116侧的端部为2μm，但并不被该值限定，而是能够在优化夹断特性的范围内适当地设定。
另外，在上述的第1～第6实施方式中，电极焊盘119、第1电极焊盘120以及第2电极焊盘121的形状并不限定于正方形，也能够选择长方形、矩形、正六边形、圆或者椭圆等。
另外，在上述的第1～第4实施方式中，使源极电极107与栅极电极106的电极间的距离为1.5μm，使栅极电极106与漏极电极108的电极间的距离为10μm，但当然不限定于该值。另外，在上述的第5实施方式以及第6实施方式中，源极电极107、第1栅极电极115、第2栅极电极以及漏极电极108的间隔能够根据所希望的器件特性而适当地设定。
另外，在上述的第1实施方式中，采用了焊盘上元件安装，但安装并不限定于焊盘上元件安装。这一点在对其他实施方式的半导体装置采用的安装方法中也是相同。
另外，在第1实施方式中，也可以如图32所示，源极电极107被栅极电极106包围，栅极电极106连接于栅极布线层110。这样，能够使半导体装置的夹断特性提高。另外，漏极电极108也可以被栅极电极106包围。这些对于第2～第6实施方式也是相同的。
工业上的可利用性
本发明在半导体装置中较为有用，并且作为在民用设备的电源电路等中使用的晶体管等较为有用。
附图标记说明
101  基板
102  缓冲层
103  非掺杂GaN层
104  非掺杂AlGaN层
105  p型半导体层
106  栅极电极
107  源极电极
108  漏极电极
110  栅极布线
111  绝缘膜
112  高电阻区域
113  元件区域
114  栅极凹槽区域
115  第1栅极电极
116  第2栅极电极
117  第1栅极布线
118  第2栅极布线
119  电极焊盘
120  第1电极焊盘
121  第2电极焊盘

Claims (27)

1.一种半导体装置，具备：
基板；
氮化物半导体层，形成于所述基板的上方；
形成于所述氮化物半导体层的上方的源极电极、漏极电极及栅极电极；以及
栅极布线层，形成于所述氮化物半导体层的上方，并且连接于所述栅极电极；
所述氮化物半导体层在所述栅极布线层的正下方并且是离开所述栅极电极侧的端部的位置具备高电阻区域。
2.根据权利要求1所述的半导体装置，其特征在于，
所述源极电极或者所述漏极电极被所述栅极电极与所述栅极布线层包围。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述栅极电极被设为从所述布线层分支。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述源极电极、所述漏极电极以及所述栅极电极分别具有多个，在所述源极电极与所述漏极电极之间配置有所述栅极电极。
5.根据权利要求4所述的半导体装置，其特征在于，
所述源极电极以及所述漏极电极依次沿所述栅极布线层配置。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述半导体装置具有多个所述布线层，所述源极电极、所述漏极电极以及所述栅极电极被所述多个布线层中的邻接的两个布线层夹持。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
在所述布线层的两侧具备所述源极电极、所述漏极电极以及所述栅极电极。
8.根据权利要求6或7所述的半导体装置，其特征在于，
所述高电阻区域包围所述源极电极、所述漏极电极以及所述栅极电极。
9.根据权利要求7或8所述的半导体装置，其特征在于，
所述源极电极与所述漏极电极隔着所述布线层而配置。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述源极电极、所述漏极电极以及所述栅极电极中的至少一个在端部具有圆角。
11.根据权利要求10所述的半导体装置，其特征在于，
所述高电阻区域在内端部具有圆角。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
在所述栅极电极正下方的所述氮化物半导体层形成有槽部。
13.根据权利要求12所述的半导体装置，其特征在于，
在所述布线层正下方、并且是所述高电阻区域的附近的所述氮化物半导体层形成有槽部。
14.根据权利要求12或13所述的半导体装置，其特征在于，
所述槽部包围所述源极电极或者所述漏极电极。
15.根据权利要求13或14所述的半导体装置，其特征在于，
所述栅极电极正下方的所述槽部设为从所述布线层正下方的所述槽部分支。
16.根据权利要求13至15中任一项所述的半导体装置，其特征在于，
在所述布线层的两侧具备所述源极电极、所述漏极电极以及所述栅极电极，并且在所述布线层正下方、并且是所述高电阻区域的两侧附近的所述氮化物半导体层形成有槽部。
17.根据权利要求12至16中任一项所述的半导体装置，其特征在于，
所述槽部的端部具有圆角。
18.根据权利要求1至17中任一项所述的半导体装置，其特征在于，
所述半导体装置具有形成于所述氮化物半导体层的上方的焊盘，
所述栅极布线层连接于所述焊盘。
19.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具有多个所述栅极电极以及所述栅极布线层，所述多个栅极电极中的两个夹在所述源极电极与所述漏极电极之间，并且夹在所述源极电极与所述漏极电极之间的两个栅极电极与所述栅极布线层中的互不相同的两个栅极布线层连接。
20.根据权利要求19所述的半导体装置，其特征在于，
所述两个栅极电极、所述两个栅极布线层中的一个栅极电极与栅极布线层包围源极电极，另一个栅极电极与栅极布线层包围漏极电极。
21.根据权利要求20所述的半导体装置，其特征在于，
所述两个栅极布线层隔着所述源极电极以及所述漏极电极而对置，所述源极电极以及所述漏极电极具有多个，所述源极电极以及所述漏极电极沿所述两个栅极布线层而交替配置。
22.根据权利要求19至21中任一项所述的半导体装置，其特征在于，
在所述栅极电极正下方的所述氮化物半导体层形成有槽部。
23.根据权利要求1至22中任一项所述的半导体装置，其特征在于，
在所述栅极电极以及所述栅极布线层与所述氮化物半导体层之间形成有包含p型杂质的半导体层。
24.根据权利要求23所述的半导体装置，其特征在于，
包含所述p型杂质的半导体层形成于所述栅极电极正下方以及所述布线层正下方并且是所述高电阻区域的附近，所述栅极电极以及所述布线层覆盖包含所述p型杂质的半导体层。
25.根据权利要求1至24中任一项所述的半导体装置，其特征在于，
在所述栅极电极以及所述栅极布线层与所述氮化物半导体层之间形成有绝缘层。
26.根据权利要求1至25中任一项所述的半导体装置，其特征在于，
所述高电阻区域通过向所述氮化物半导体层进行离子注入而形成。
27.根据权利要求1至25中任一项所述的半导体装置，其特征在于，
所述氮化物半导体层具有组分不同、并且彼此相接的两个层，所述高电阻区域通过蚀刻形成至到达所述两个层的界面。
CN201380047535.8A 2012-09-12 2013-07-02 半导体装置 Active CN104620366B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710740104.XA CN107359196B (zh) 2012-09-12 2013-07-02 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-200613 2012-09-12
JP2012200613 2012-09-12
PCT/JP2013/004093 WO2014041731A1 (ja) 2012-09-12 2013-07-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710740104.XA Division CN107359196B (zh) 2012-09-12 2013-07-02 半导体装置

Publications (2)

Publication Number Publication Date
CN104620366A true CN104620366A (zh) 2015-05-13
CN104620366B CN104620366B (zh) 2017-09-26

Family

ID=50277878

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710740104.XA Active CN107359196B (zh) 2012-09-12 2013-07-02 半导体装置
CN201380047535.8A Active CN104620366B (zh) 2012-09-12 2013-07-02 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710740104.XA Active CN107359196B (zh) 2012-09-12 2013-07-02 半导体装置

Country Status (4)

Country Link
US (3) US9911843B2 (zh)
JP (1) JP6240898B2 (zh)
CN (2) CN107359196B (zh)
WO (1) WO2014041731A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799590A (zh) * 2017-11-21 2018-03-13 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
CN110137280A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN111344842A (zh) * 2017-11-16 2020-06-26 松下电器产业株式会社 氮化物半导体装置
CN113314602A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 晶体管器件及其形成方法、集成芯片
CN114267756A (zh) * 2021-12-20 2022-04-01 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
JPWO2016002180A1 (ja) * 2014-07-04 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置
CN105047720B (zh) * 2015-08-11 2018-06-29 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
US10707341B2 (en) * 2016-08-25 2020-07-07 Mitsubishi Electric Corporation Semiconductor device
JP6716517B2 (ja) 2017-09-20 2020-07-01 株式会社東芝 半導体装置
US10403718B2 (en) * 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10355085B1 (en) 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US11961888B2 (en) 2018-08-06 2024-04-16 Macom Technology Solutions Holdings, Inc. Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
EP3780115A1 (en) 2019-08-13 2021-02-17 Infineon Technologies Austria AG Enhancement mode group iii nitride-based transistor device
US11791388B2 (en) 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
WO2022172625A1 (ja) * 2021-02-15 2022-08-18 パナソニックＩｐマネジメント株式会社 半導体装置
CN113454790B (zh) * 2021-02-25 2023-03-31 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
KR102547803B1 (ko) * 2021-05-18 2023-06-26 삼성전자주식회사 고 전자 이동도 트랜지스터
US20230020140A1 (en) * 2021-07-16 2023-01-19 Changxin Memory Technologies, Inc. Semiconductor test structure and method for manufacturing same
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
WO2024084652A1 (ja) * 2022-10-20 2024-04-25 日本電信電話株式会社 電界効果型トランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722435A (zh) * 2004-05-28 2006-01-18 三洋电机株式会社 半导体装置及其制造方法
US20080149940A1 (en) * 2006-12-19 2008-06-26 Daisuke Shibata Nitride semiconductor device
CN102292801A (zh) * 2009-01-22 2011-12-21 松下电器产业株式会社 场效应晶体管及其制造方法
CN102487080A (zh) * 2010-12-03 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法
WO2012114393A1 (ja) * 2011-02-23 2012-08-30 パナソニック株式会社 窒化物半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343440A (ja) * 1991-05-21 1992-11-30 Nec Corp 半導体装置
CN100533774C (zh) * 2004-02-12 2009-08-26 国际整流器公司 Ⅲ-氮化物双向开关
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP2006310512A (ja) 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP5457046B2 (ja) * 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
WO2011024367A1 (ja) * 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013077630A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722435A (zh) * 2004-05-28 2006-01-18 三洋电机株式会社 半导体装置及其制造方法
US20080149940A1 (en) * 2006-12-19 2008-06-26 Daisuke Shibata Nitride semiconductor device
CN102292801A (zh) * 2009-01-22 2011-12-21 松下电器产业株式会社 场效应晶体管及其制造方法
CN102487080A (zh) * 2010-12-03 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法
WO2012114393A1 (ja) * 2011-02-23 2012-08-30 パナソニック株式会社 窒化物半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344842A (zh) * 2017-11-16 2020-06-26 松下电器产业株式会社 氮化物半导体装置
CN111344842B (zh) * 2017-11-16 2023-02-21 松下控股株式会社 氮化物半导体装置
CN107799590A (zh) * 2017-11-21 2018-03-13 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
CN107799590B (zh) * 2017-11-21 2024-05-24 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
CN110137280A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN113314602A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 晶体管器件及其形成方法、集成芯片
CN114267756A (zh) * 2021-12-20 2022-04-01 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Also Published As

Publication number Publication date
JPWO2014041731A1 (ja) 2016-08-12
US9911843B2 (en) 2018-03-06
US20210057564A1 (en) 2021-02-25
US20150179741A1 (en) 2015-06-25
US11699751B2 (en) 2023-07-11
US10868167B2 (en) 2020-12-15
CN107359196B (zh) 2020-07-14
US20180145166A1 (en) 2018-05-24
CN104620366B (zh) 2017-09-26
CN107359196A (zh) 2017-11-17
JP6240898B2 (ja) 2017-12-06
WO2014041731A1 (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
CN104620366A (zh) 半导体装置
CN105283958B (zh) GaN HEMT的共源共栅结构
JP4041075B2 (ja) 半導体装置
JP6476114B2 (ja) 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ
US9502549B2 (en) Nitride semiconductor device
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
US8860090B2 (en) Nitride semiconductor device
US20110227132A1 (en) Field-effect transistor
CN104704637A (zh) 具有分级势垒层的器件
CN102856373B (zh) 高电子迁移率晶体管
US20140098585A1 (en) Rectifying circuit and semiconductor device
TW201633538A (zh) 半導體裝置
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
CN115668512A (zh) 半导体装置
CN103003930B (zh) 场效应晶体管
WO2022190414A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
CN110676316B (zh) 增强型场效应晶体管
JP2021086965A (ja) ダイオード、ダイオードの製造方法および電気機器
Zhou et al. Thin-Barrier InAlN/GaN MISHEMTs Using LPCVD Si 3 N 4 as Gate Dielectric
Lee et al. Performance enhancement of AlGaN/GaN metal-oxide-semiconductor heterojunction field-effect transistor (MOSHFET) with atomic layer deposition (ALD) of high-k HfAlO gate dielectric layer
WO2014174863A1 (ja) 電界効果トランジスタ
CN104183635A (zh) 一种场效应晶体管
JP2023037165A (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
CN111682067A (zh) 一种具有横向耗尽区的高电子迁移率晶体管
Shi et al. High Current Density/High Voltage AlGaN/GaN HFETs on Sapphire

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant