CN102487080A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102487080A
CN102487080A CN2011103426040A CN201110342604A CN102487080A CN 102487080 A CN102487080 A CN 102487080A CN 2011103426040 A CN2011103426040 A CN 2011103426040A CN 201110342604 A CN201110342604 A CN 201110342604A CN 102487080 A CN102487080 A CN 102487080A
Authority
CN
China
Prior art keywords
algan layer
layer
semiconductor device
compound semiconductor
electronics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103426040A
Other languages
English (en)
Other versions
CN102487080B (zh
Inventor
今西健治
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102487080A publication Critical patent/CN102487080A/zh
Application granted granted Critical
Publication of CN102487080B publication Critical patent/CN102487080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种化合物半导体器件，其中设置有：第一AlGaN层，形成在衬底的上方；第二AlGaN层，形成在第一AlGaN层的上方；电子渡越层，形成在第二AlGaN层的上方；以及电子供应层，形成在电子渡越层的上方。当第一AlGaN层的构成由Alx1Ga1-x1N表示，第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立。存在于AlGaN层的上表面的负电荷多于存在于AlGaN层的下表面的正电荷。根据本发明的化合物半导体器件，在电子渡越层的下方设置有其中电荷被适当分布的第二AlGaN层，因此可以容易地进行常关操作。

Description

化合物半导体器件及其制造方法
技术领域
本文讨论的实施例涉及一种化合物半导体器件及其制造方法。
背景技术
近年来，在衬底上方按顺序形成有GaN层和AlGaN层的电子器件(化合物半导体器件)得到了蓬勃的发展，其中GaN层是用作电子渡越层。GaN基高电子迁移率晶体管(HEMT)被作为如上所述的化合物半导体器件的一种。在GaN基HEMT中，使用了在AlGaN与GaN之间的异质结界面处所产生的高浓度二维电子气体(2DEG)。
GaN的带隙是3.4eV，大于硅的带隙(1.1eV)和GaAs的带隙(1.4eV)。即，GaN具有高击穿电场强度。此外，GaN还具有较大的饱和电子速率。因此，GaN被极其地期望作为具有高压操作和高功率能力的化合物半导体器件的材料。GaN基HEMT被期望作为用于高效率开关元件、电动车辆等的高击穿电压电子器件。
使用高浓度二维电子气体的GaN基HEMT在许多情况下进行常开操作。即，当栅压(gate voltage)关闭时电流流动。这是因为沟道处存在大量电子。另一方面，对用于高击穿电压电子器件的GaN基HEMT来说，从自动防故障(fail-safe)的观点看，常关操作被认为是重要的。
因此，对于具有常关操作能力的GaN基HEMT来说，已经进行了各种研究。例如，提出了这样的结构，其中，p型半导体层被设置在栅极和有源区之间。此外，还提出了这样的结构，其通过对位于栅极正下方的电子供应层进行蚀刻来划分2DEG。
然而，对于获得提供p型半导体层的结构来说，p型杂质的掺杂和用于激活的热处理是必要的。因为，与n型杂质相比，p型杂质极其不容易被激活，所以有必要将热处理的温度提高到高温，并且，因为在高温热处理过程中电子渡越层与电子供应层之间的界面被损坏，所以电子的迁移率被降低。此外，在获得2DEG被划分的结构的蚀刻中，邻近电子渡越层处出现严重损坏，因此出现薄层电阻增大以及泄漏电流增大的情况。因此，将这些技术应用到实际器件是困难的。
专利文献1：日本专利特许公开No.2007-19309
专利文献2：日本专利特许公开No.2009-76845
发明内容
本实施例的目的是提供一种能够容易地进行常关操作的化合物半导体器件及其制造方法。
根据一种化合物半导体器件的一个方面，提供有：衬底；第一AlGaN层，在衬底的上方形成；第二AlGaN层，在第一AlGaN层的上方形成；电子渡越层，在第二AlGaN层的上方形成；以及电子供应层，在电子渡越层的上方形成。当第一AlGaN层的构成由Alx1Ga1-x1N表示，第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立。存在于第二AlGaN层的上表面处的负电荷多于存在于第二AlGaN层的下表面处的正电荷。
根据一种化合物半导体器件的制造方法的一个方面，在衬底的上方形成第一AlGaN层。在第一AlGaN层的上方形成第二AlGaN层。在第二AlGaN层的上方形成电子渡越层。在电子渡越层的上方形成电子供应层。当第一AlGaN层的构成由Alx1Ga1-x1N表示，第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立。存在于第二AlGaN层的上表面处的负电荷多于存在于第二AlGaN层的下表面处的正电荷。
附图说明
图1A和图1B为示出根据一个实施例的GaN基HEMT的结构的视图；
图2A至图2H为按照处理步骤示出根据该实施例的GaN基HEMT的制造方法的剖视图，；
图3为呈现根据该实施例的GaN基HEMT的电子能量和电子密度的深度剖面的视图；
图4为示出参考例的结构的剖视图；
图5为呈现根据该参考例的GaN基HEMT的电子能量和电子密度的深度剖面的视图；
图6为呈现栅压与二维电子气体的密度之间的关系的视图；
图7为示出高功率放大器的外观的示例的视图；以及
图8A和图8B为示出电源器件的视图。
具体实施方式
下面将参照附图来具体说明实施例。图1A和图1B为示出根据一个实施例的GaN基HEMT(化合物半导体器件)的结构的视图；
在本实施例中，如图1A所示，在诸如SiC衬底等衬底1的上方形成有成核层2、非掺杂AlGaN层3、非掺杂AlGaN层4、电子渡越层5、电子供应层6和保护层7。例如，AlN层形成为成核层2，其厚度为大约100nm。当AlGaN层3的构成由Alx1Ga1-x1N表示，AlGaN层4的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系可以成立。因此，AlGaN层3可以是GaN层，AlGaN层4可以是AlN层。AlGaN层3和AlGaN层4的厚度例如分别为大约1μm和5nm。此外，与AlGaN层4的上表面相比，其下表面较为粗糙。负电荷存在于AlGaN层4与电子渡越层5的界面的邻近区域，正电荷存在于AlGaN层4与AlGaN层3的界面的邻近区域。与电子渡越层5的界面的邻近区域中的负电荷的数量多于与AlGaN层3的界面的邻近区域中的正电荷的数量。
非掺杂GaN层形成为电子渡越层5，其厚度例如为大约10nm至100nm(例如，15nm)。n型AlGaN层形成为电子供应层6，其厚度例如为大约30nm。n型AlGaN层的构成例如为Al0.25Ga0.75N，并且掺杂大约1×1018cm-3至1×1020cm-3(例如，5×1018cm-3)的硅作为n型杂质。n型GaN层形成为保护层7，其厚度例如为大约10nm。同样，向n型GaN层掺杂大约1×1018cm-3至1×1020cm-3(例如，5×1018cm-3)的硅作为n型杂质。
在保护层7处形成用于栅极的开口9。此外，开口9还进入到电子供应层6中。即，在开口9处形成凹陷。在保护层7上形成源极8s和漏极8d，以将开口9夹在源极8s与漏极8d之间(当从上方看时)。在开口9中形成向上延伸到保护层7上方的绝缘膜10，并且形成栅极8g以嵌入开口9。例如，厚度为大约30nm的Ni膜以及在Ni膜上形成的厚度为大约400nm的Au膜被包括在栅极8g中。例如，厚度为大约20nm的Ti膜以及在Ti膜上形成的厚度为大约200nm的Al膜被包括在源极8s和漏极8d的每一个中。源极8s和漏极8d与保护层7处于欧姆接触(ohmic contact)中。绝缘膜10的厚度例如为大约2nm至200nm(例如，10nm)，并且绝缘膜10的材料例如是Si、Al、Hf、Zr、Ti、Ta、或W的氧化物、氮化物或氮氧化物，并且尤其优选为氧化铝。此外，Si、Al、Hf、Zr、Ti、Ta、或W的复合氧化物、复合氮化物或复合氮氧化物可以用作绝缘膜10的材料。另外，这些氧化物、氮化物或氮氧化物的层压膜可以用作绝缘膜10。
进一步，形成覆盖栅极8g、源极8s和漏极8d的钝化膜11。例如，氮化硅膜形成为钝化膜11。在绝缘膜10和钝化膜11的每一个处形成用来连接外部端子等的开口。
值得注意的是，从衬底1的表面侧看的布局例如是如图1B所示。即，栅极8g、源极8s和漏极8d的平面形状(planer shapes)是梳齿形状，并且，源极8s和漏极8d被交替地布置。栅极8g被布置在它们之间。即，多个栅极8g由栅极布线25g共同连接，多个源极8s由源极布线25s共同连接，以及多个漏极8d由漏极布线25d共同连接。可以通过应用如上所述的多指条(multi-finger)栅极结构提高输出。值得注意的是，图1A所示的剖视图呈现了图1B中沿I-I线的截面图。此外，成核层2、AlGaN层3、AlGaN层4、电子渡越层5等被包括在有源区30中，并且有源区30的周围通过离子注入、台面蚀刻等被制造成非有源区域。
在如上所述构成的本实施例中，与AlGaN层4和电子渡越层5的界面相比，位于电子渡越层5正下方的AlGaN层4与AlGaN层3的界面要粗糙数个原子序(atomic order)。由于这种粗糙，在AlGaN层3与AlGaN层4之间产生的应力(stress)减小，并且由压电效应所引起的电荷产生被减小。因此，AlGaN层4与电子渡越层5的界面的邻近区域中的负电荷的数量变得多于AlGaN层4与AlGaN层3之间的界面的邻近区域中的正电荷的数量。因此，由于存在于AlGaN层4的上表面的邻近区域中的许多负电荷，电势被极大地增大，从而，可以获得较大的阈值电压。即，进而确保了常关操作。
接续，来描述根据上述实施例的GaN基HEMT(化合物半导体器件)的制造方法。图2A至图2H为按照处理步骤示出根据上述实施例的GaN基HEMT(化合物半导体器件)的制造方法的剖视图。
首先，如图2A所示，在衬底1上方形成成核层2和非掺杂AlGaN层3。例如，通过诸如金属有机气相外延(MOVPE)法等晶体生长法来进行成核层2和AlGaN层3的形成。这种情况下，可以通过选择源气体来连续地形成这些层。例如，可以分别使用三甲基铝(TMA，trimethylaluminum)、三甲基镓(TMG，trimethylgallium)用作铝(Al)源和镓(Ga)源。此外，例如，氨(NH3)可以用作氮(N)源。在本实施例中，形成具有预定厚度(例如，1μm)的AlGaN层3，之后，通过停止供应氨同时继续供应TMA和TMG来粗糙化(roughing)AlGaN层3的表面而形成大的凸起和凹陷。值得注意的是，停止供应氨的时间例如可以被设置为1秒至60秒。
在形成AlGaN层3之后，如图2B所示，在AlGaN层3的上方形成非掺杂AlGaN层4。此时，优选在同一腔室(chamber)内连续地进行从形成AlGaN层3到形成AlGaN层4的处理。此外，当形成AlGaN层4时，通过降低氨的流速从而在形成AlGaN层4的过程中使原子迁移(移动)能够容易地出现在AlGaN层4的上表面，而使AlGaN层4的上表面被制造得与其下表面相比更为光滑。即，AlGaN层4的下表面对应于AlGaN层3的上表面，并且因此，虽然AlGaN层4的下表面处存在较大的凸起和凹陷，但可以将AlGaN层4的上表面制造得光滑。氨的流速例如可以被降低为当时流速的大约十分之一至百分之一。
在形成AlGaN层4之后，如图2C所示，在AlGaN层4的上方形成电子渡越层5、电子供应层6和保护层7。可以通过选择源气体来连续地形成这些层。此外，例如，硅烷(SiH4)可以用作硅(Si)源，其中硅作为n型杂质被包含。值得注意的是，非掺杂AlGaN层可以用作电子供应层6，或者非掺杂AlGaN层和n型AlGaN层的层压体可以用作电子供应层6。
在形成保护层7之后，如图2D所示，例如，通过气相沉积和剥离(lift-off)法在保护层7上形成源极8s和漏极8d。当形成源极8s和漏极8d时，在将要形成源极8s和漏极8d的区域形成抗蚀图案开口，进行Ti和Al的气相沉积，之后，粘附在抗蚀图案上的Ti和Al与抗蚀图案一起被去除。Ti膜、Al膜的厚度例如分别为大约20nm和200nm。在氮气环境中，在400℃至1000℃(例如，600℃)进行热处理以形成欧姆接触。
接续，在将要形成用于栅极的开口9的区域形成抗蚀图案开口。之后，使用抗蚀图案进行蚀刻，从而，如图2E所示，在保护层7处形成开口9。此时，电子供应层6的一部分也被蚀刻以使开口9进入到电子供应层6中。即，进行电子供应层6的部分蚀刻，以在电子供应层6处形成凹陷。例如，使用氯气进行反应离子蚀刻(RIE)作为所述蚀刻。
之后，如图2F所示，在整个表面上形成绝缘膜10。优选通过例如原子层沉积(ALD)法、等离子化学气相沉积(CVD)法、溅射法等形成绝缘膜10。
其后，如图2G所示，通过剥离法在绝缘层10上形成栅极8g以嵌入开口9。当形成栅极8g时，在将要形成栅极8g的区域形成抗蚀图案开口，进行Ni和Au的气相沉积，之后，粘附在抗蚀图案上的Ni和Au与抗蚀图案一起被去除。Ni膜、Au膜的厚度例如分别为大约30nm和400nm。
接续，如图2H所示，在整个表面上形成钝化膜11以覆盖栅极8g、源极8s和漏极8d。例如，通过等离子CVD法，将氮化硅膜形成为钝化膜11。
之后，形成共同连接多个栅极8g的栅极布线25g、共同连接多个源极8s的源极布线25s、共同连接多个漏极8d的漏极布线25d等(参考图1B)。如上所述，可以获得具有图1A和图1B所示结构的GaN基HEMT。
如上所述的GaN基HEMT的电子能量的深度剖面(depth profile)如图3所示。另一方面，具有参考例的结构的GaN基HEMT的电子能量的深度剖面变为如图5所示，在该参考例的结构中，AlGaN层3的表面是光滑的，且电子渡越层5形成在AlGaN层3的上方，即如图4所示的其中不存在AlGaN层4的结构。图3和图5呈现了栅压Vg为+1.5v时的剖面。此外，图3和图5还呈现了电子密度分布，但是，图3中右垂直轴的范围内不存在电子密度分布。图3和图5的每一个中的水平轴表示距绝缘膜10(其用作栅极绝缘膜)的表面的深度，左侧的垂直轴表示电子能量，并且右侧的垂直轴表示电子密度(单位是cm-3)。这里，绝缘膜10是氧化铝膜，电子供应层6是AlGaN层，并且电子渡越层5是GaN层。如图5所示，当栅压Vg为+1.5V时，参考例的结构中在电子渡越层5处产生电子。通过载流子密度的集成所计算出的电子密度达到6.6×1011cm-3。另一方面，在根据上述实施例的结构中，如图3所示，即使当栅压Vg为+1.5V时，也没有产生电子。
此外，在上述实施例和参考例的每一个中，栅压与二维电子气体的密度之间的关系为如图6所示。图6中的水平轴表示GaN基HEMT的栅压，垂直轴表示在电子渡越层5处所产生的二维电子气体的密度。如图6所示，可以看出，当载流子开始产生时，与参考例相比，根据本实施例的栅压较大。因此，可以说，根据本实施例，阈值电压被设置得更高并且常关操作变得更为可靠。
值得注意的是，可以在停止将III族元素供应至腔室的状态下仅供应V族元素源时，进行仅在一定时间段内将衬底温度提高到高于生长温度的处理，以进行对AlGaN层3中所包含的一部分III族元素的解吸(desorption)的处理，而不是作为粗糙化AlGaN层3的表面的处理的上述处理那样，设置一段时间在停止将V族元素供应至腔室的状态下仅供应III族元素源。处理温度优选被设置为例如高于生长温度的20℃至50℃，并且，处理时间优选被设置为例如大约15秒至五分钟。
此外，当形成栅极8g时，在上述实施例中，通过进行蚀刻形成呈凹进状态的开口9，但是，也可以通过调整电子供应层6的厚度和构成来形成栅极8g，而不进行如上所述的蚀刻。
此外，还可以在衬底1上配置电阻器、电容器等以将它们制造为单片式微波集成电路(MMIC)。
根据本实施例的GaN基HEMT可以用作例如高功率放大器。图7示出了高功率放大器的外观的示例。在本示例中，连接至源极的源极端子81s被设置在封装的表面处。此外，连接至栅极的栅极端子81g和连接至漏极的漏极端子81d是延伸自封装的侧面。
此外，根据本实施例的GaN基HEMT可以用作例如电源装置。图8A为示出PFC(功率因数校正)电路的视图，图8B为示出包括图8A所示的PFC电路的服务器电源(电源装置)的视图。
如图8A所示，连接至二极管桥91的电容器92被设置在PFC电路90中，交流电源(AC)连接至该二极管桥91。抗流线圈93的一个端子连接至电容器92的一个端子，开关元件94的一个端子和二极管96的阳极连接至抗流线圈93的另一个端子。开关元件94对应于上述实施例中的HEMT，并且所述的一个端子对应于HEMT的漏极。此外，开关元件94的另一个端子对应于HEMT的源极。电容器95的一个端子连接至二极管96的阴极。电容器92的另一个端子、开关元件94的另一个端子以及电容器95的另一个端子接地。直流电源(DC)在电容器95的两个端子之间输出。
如图8B所示，通过将PFC电路90构建在服务器电源100等中来使用该PFC电路90。
可以构成类似如上述的服务器电源的能够以较高速度操作的电源装置。此外，类似于开关元件94的开关元件能够用于开关电源或电子器件。另外，这些半导体器件能够用作诸如服务器的电源电路等全桥功率电路的部件。
碳化硅(SiC)衬底、刚玉(sapphire)衬底、硅衬底、GaN衬底、GaAs衬底等可以用作本实施例中的衬底。该衬底可以是导电的、半绝缘的或绝缘的之中的任何一种。
此外，栅极、源极和漏极的结构不局限于上述实施例中所述。例如，它们可以由单层构成。此外，它们的形成方法不局限于剥离法。另外，在形成源极和漏极之后，只要可以获得欧姆特性则可以不进行热处理。此外，可以对栅极进行热处理。
AlGaN层4的构成的x2的值和AlGaN层4的厚度t(nm)的乘积值“x2×t”优选为0.5至30。当该乘积值小于0.5时，存在这样的可能性，其中，难以完全确保x2的值与x1的值之间的差值，或者难以完全使AlGaN层4的上表面光滑。当所述乘积值超过30时，由AlGaN层4的厚度和构成所确定的内部应力变得非常大，并且可能容易出现裂纹。当x2的值是1.0时，AlGaN层4的厚度t优选为大约0.5nm至30nm(例如，2nm)。当x2的值是0.5时，AlGaN层4的厚度t优选为大约1.0nm至60nm。当x2的值是0.25时，AlGaN层4的厚度t优选为大约2nm至120nm。
此外，优选在AlGaN层3中包含减少Fe、Cr、碳等的载流子浓度的杂质。这是为了补偿在AlGaN层4的下表面处感生的正电荷。
值得注意的是，各个层的厚度、材料等不局限于上述实施例中所述。另外，可以通过调整AlGaN层4的下表面的凸起和凹陷的形状而将AlGaN层4的下表面处的正电荷几乎除去。
根据上述化合物半导体器件等，在电子渡越层的下方设置有其中电荷被适当分布的第二AlGaN层，因此可以容易地进行常关操作。
本文所述的全部示例和条件性语言是为了教示性的目的，试图帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的示例和条件，说明书中这些示例的组织也不是为了显示本发明的优劣。尽管已详细描述了本发明的实施例，然而应当理解，在不脱离本发明的精神和范围的前提下可以进行各种变化、替换以及更动。

Claims (20)

1.一种化合物半导体器件，包括：
衬底；
第一AlGaN层，形成在所述衬底的上方；
第二AlGaN层，形成在所述第一AlGaN层的上方；
电子渡越层，形成在所述第二AlGaN层的上方；以及
电子供应层，形成在所述电子渡越层的上方，其中，
当所述第一AlGaN层的构成由Alx1Ga1-x1N表示，所述第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立，并且
存在于所述第二AlGaN层的上表面处的负电荷多于存在于所述第二AlGaN层的下表面处的正电荷。
2.根据权利要求1所述的化合物半导体器件，其中，所述第二AlGaN层的下表面比所述第二AlGaN层的上表面更为粗糙。
3.根据权利要求1所述的化合物半导体器件，其中，所述x2的值与所述第二AlGaN层的厚度t(nm)的乘积值“x2×t”为0.5至30。
4.根据权利要求1所述的化合物半导体器件，其中，所述第一AlGaN层包含减少载流子浓度的杂质。
5.根据权利要求1所述的化合物半导体器件，其中，所述电子渡越层的厚度为10nm至100nm。
6.根据权利要求1所述的化合物半导体器件，还包括：
凹陷，形成在所述电子供应层处；
绝缘膜，形成在所述凹陷中；以及
栅极，形成在所述凹陷中的所述绝缘膜上。
7.一种电源装置，包括：
化合物半导体器件，
其中，所述化合物半导体器件包括：
衬底；
第一AlGaN层，形成在所述衬底的上方；
第二AlGaN层，形成在所述第一AlGaN层的上方；
电子渡越层，形成在所述第二AlGaN层的上方；以及
电子供应层，形成在所述电子渡越层的上方，
其中，当所述第一AlGaN层的构成由Alx1Ga1-x1N表示，所述第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立，并且
存在于所述第二AlGaN层的上表面处的负电荷多于存在于所述第二AlGaN层的下表面处的正电荷。
8.一种高功率放大器，包括：
化合物半导体器件，
其中，所述化合物半导体器件包括：
衬底；
第一AlGaN层，形成在所述衬底的上方；
第二AlGaN层，形成在所述第一AlGaN层的上方；
电子渡越层，形成在所述第二AlGaN层的上方；以及
电子供应层，形成在所述电子渡越层的上方，
其中，当所述第一AlGaN层的构成由Alx1Ga1-x1N表示，所述第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立，并且
存在于所述第二AlGaN层的上表面处的负电荷多于存在于所述第二AlGaN层的下表面处的正电荷。
9.一种化合物半导体器件的制造方法，包括：
在衬底的上方形成第一AlGaN层；
在所述第一AlGaN层的上方形成第二AlGaN层；
在所述第二AlGaN层的上方形成电子渡越层；以及
在所述电子渡越层的上方形成电子供应层，其中
当所述第一AlGaN层的构成由Alx1Ga1-x1N表示，所述第二AlGaN层的构成由Alx2Ga1-x2N表示时，“0≤x1＜x2≤1”的关系成立，并且
存在于所述第二AlGaN层的上表面处的负电荷多于存在于所述第二AlGaN层的下表面处的正电荷。
10.根据权利要求9所述的化合物半导体器件的制造方法，其中，所述第二AlGaN层的下表面比所述第二AlGaN层的上表面更为粗糙。
11.根据权利要求9所述的化合物半导体器件的制造方法，还包括：
在所述形成第二AlGaN层之前，粗糙化所述第一AlGaN层的上表面。
12.根据权利要求11所述的化合物半导体器件的制造方法，其中，所述粗糙化第一AlGaN层的上表面包括在停止将V族元素供应至腔室的状态下供应III族元素源。
13.根据权利要求11所述的化合物半导体器件的制造方法，其中，所述粗糙化第一AlGaN层的上表面包括在停止将III族元素供应至腔室的状态下供应V族元素源。
14.根据权利要求11所述的化合物半导体器件的制造方法，其中，所述粗糙化第一AlGaN层的上表面包括通过加热使能所述第一AlGaN层中所包含的一部分III族元素的解吸。
15.根据权利要求9所述的化合物半导体器件的制造方法，其中，所述形成第二AlGaN层包括：
在第一条件下使能AlGaN的晶体生长；以及
接续，在第二条件下使能AlGaN的晶体生长，所述第二条件使得表面比所述第一条件下的更为光滑。
16.根据权利要求9所述的化合物半导体器件的制造方法，其中，在同一腔室中连续地进行至少从所述形成第一AlGaN层到所述形成第二AlGaN层的处理。
17.根据权利要求9所述的化合物半导体器件的制造方法，其中，所述x2的值与所述第二AlGaN层的厚度t(nm)的乘积值“x2×t”为0.5至30。
18.根据权利要求9所述的化合物半导体器件的制造方法，其中，所述第一AlGaN层包含减少载流子浓度的杂质。
19.根据权利要求9所述的化合物半导体器件的制造方法，其中，所述电子渡越层的厚度为10nm至100nm。
20.根据权利要求9所述的化合物半导体器件的制造方法，还包括：
在所述电子供应层处形成凹陷；
在所述凹陷中形成绝缘膜；以及
在所述凹陷中的所述绝缘膜上形成栅极。
CN201110342604.0A 2010-12-03 2011-10-28 化合物半导体器件及其制造方法 Active CN102487080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-270768 2010-12-03
JP2010270768A JP5810518B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102487080A true CN102487080A (zh) 2012-06-06
CN102487080B CN102487080B (zh) 2015-02-18

Family

ID=46152551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342604.0A Active CN102487080B (zh) 2010-12-03 2011-10-28 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8581335B2 (zh)
JP (1) JP5810518B2 (zh)
CN (1) CN102487080B (zh)
TW (1) TWI437706B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620366A (zh) * 2012-09-12 2015-05-13 松下知识产权经营株式会社 半导体装置
WO2016141762A1 (zh) * 2015-03-09 2016-09-15 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN112768520A (zh) * 2017-10-16 2021-05-07 住友电工光电子器件创新株式会社 形成氮化物半导体器件的工艺

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5680987B2 (ja) * 2011-02-18 2015-03-04 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
JP5788296B2 (ja) * 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
JP2013046120A (ja) * 2011-08-23 2013-03-04 Nippon Dempa Kogyo Co Ltd 表面実装型圧電デバイス
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014011292A (ja) * 2012-06-29 2014-01-20 Advantest Corp 半導体装置、試験装置、および半導体装置の製造方法
JP5985337B2 (ja) * 2012-09-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9443737B2 (en) 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
JP6331471B2 (ja) * 2014-02-28 2018-05-30 パナソニック株式会社 窒化物半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US20070158692A1 (en) * 2004-06-24 2007-07-12 Nec Corporation Semiconductor device
US20080197359A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20100207124A1 (en) * 2007-03-30 2010-08-19 Fujitsu Limited Compound semiconductor device including ain layer of controlled skewness

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144378A (ja) * 1999-08-31 2001-05-25 Sharp Corp 化合物半導体発光素子及びその製造方法
JP2002088994A (ja) 2000-09-13 2002-03-27 Misawa Homes Co Ltd 太陽電池付き建物
JP2002208600A (ja) * 2001-01-10 2002-07-26 Fujitsu Quantum Devices Ltd 半導体装置
JP2004055788A (ja) 2002-07-19 2004-02-19 Sony Corp 半導体装置
JP2005252075A (ja) * 2004-03-05 2005-09-15 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006118822A (ja) 2004-10-25 2006-05-11 Samsung Electronics Co Ltd 空気湿度検出方法、空気湿度検出装置、及び空気調和機
US7479651B2 (en) * 2004-12-06 2009-01-20 Panasonic Corporation Semiconductor device
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP4895947B2 (ja) 2007-08-30 2012-03-14 積水樹脂株式会社 取付金具及び視線誘導標
JP5329151B2 (ja) * 2008-08-18 2013-10-30 日本電信電話株式会社 半導体装置
TWM365013U (en) 2009-01-06 2009-09-11 qing-ming Lai Portable high-voltage power supply device
JP5396911B2 (ja) * 2009-02-25 2014-01-22 富士通株式会社 化合物半導体装置及びその製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5495838B2 (ja) * 2010-02-17 2014-05-21 日本電信電話株式会社 電解効果型トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158692A1 (en) * 2004-06-24 2007-07-12 Nec Corporation Semiconductor device
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US20080197359A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US20100207124A1 (en) * 2007-03-30 2010-08-19 Fujitsu Limited Compound semiconductor device including ain layer of controlled skewness
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620366A (zh) * 2012-09-12 2015-05-13 松下知识产权经营株式会社 半导体装置
CN104620366B (zh) * 2012-09-12 2017-09-26 松下知识产权经营株式会社 半导体装置
US9911843B2 (en) 2012-09-12 2018-03-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US10868167B2 (en) 2012-09-12 2020-12-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US11699751B2 (en) 2012-09-12 2023-07-11 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
WO2016141762A1 (zh) * 2015-03-09 2016-09-15 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN112768520A (zh) * 2017-10-16 2021-05-07 住友电工光电子器件创新株式会社 形成氮化物半导体器件的工艺
CN112768520B (zh) * 2017-10-16 2024-04-26 住友电工光电子器件创新株式会社 形成氮化物半导体器件的工艺

Also Published As

Publication number Publication date
JP2012119634A (ja) 2012-06-21
TWI437706B (zh) 2014-05-11
CN102487080B (zh) 2015-02-18
US20140038377A1 (en) 2014-02-06
US8581335B2 (en) 2013-11-12
US20120139038A1 (en) 2012-06-07
JP5810518B2 (ja) 2015-11-11
TW201225288A (en) 2012-06-16
US8969159B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
CN102487080B (zh) 化合物半导体器件及其制造方法
CN102368501B (zh) 一种GaN基增强型MOSHFET器件的制备方法
US8963164B2 (en) Compound semiconductor device and method of manufacturing the same
US8569800B2 (en) Field effect transistor
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
US8178898B2 (en) GaN-based semiconductor element
JP5110153B2 (ja) 半導体装置およびその製造方法
JP5003813B2 (ja) 半導体装置およびその製造方法
JP4956155B2 (ja) 半導体電子デバイス
CN101971307A (zh) 半导体装置及半导体装置的制造方法
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
JP2011003808A (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
US20120217511A1 (en) Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
JP2012094688A (ja) 半導体装置およびその製造方法
CN101414623B (zh) 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
CN101414622B (zh) 基于源场板和漏场板的复合场板异质结场效应晶体管
CN103377926A (zh) 一种常闭型氮化镓场效应晶体管的制造方法
CN114141871A (zh) 一种高耐压增强型hemt器件及其制备方法
CN210897283U (zh) 一种半导体器件
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
CN101414636B (zh) 凹槽绝缘栅型源-漏复合场板高电子迁移率晶体管
TW202406146A (zh) 高電子遷移率電晶體及其製作方法
CN103377921A (zh) 一种常开型氮化镓场效应晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant