CN113261076A - 利用离子注入制造氮化镓衬底的方法 - Google Patents

利用离子注入制造氮化镓衬底的方法 Download PDF

Info

Publication number
CN113261076A
CN113261076A CN201980086999.7A CN201980086999A CN113261076A CN 113261076 A CN113261076 A CN 113261076A CN 201980086999 A CN201980086999 A CN 201980086999A CN 113261076 A CN113261076 A CN 113261076A
Authority
CN
China
Prior art keywords
gallium nitride
nitride layer
layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980086999.7A
Other languages
English (en)
Other versions
CN113261076B (zh
Inventor
朴在勤
沈泰宪
沈宰亨
朴振成
李在彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation IUCF HYU filed Critical Industry University Cooperation Foundation IUCF HYU
Publication of CN113261076A publication Critical patent/CN113261076A/zh
Application granted granted Critical
Publication of CN113261076B publication Critical patent/CN113261076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及利用离子注入工艺来以自分离制造氮化镓衬底的技术，氮化镓衬底的制造方法可包括：在衬底上形成第一氮化镓层的步骤；通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤；研磨上述衬底、所形成的上述第一氮化镓层及所形成的上述分离层的边缘的步骤；在上述边缘被研磨的第一氮化镓层上形成第二氮化镓层的步骤；以及使所形成的上述第二氮化镓层从上述边缘被研磨的第一氮化镓层中自分离的步骤。

Description

利用离子注入制造氮化镓衬底的方法
技术领域
本发明涉及利用离子注入工艺来以自分离制造氮化镓衬底的技术，更具体地，涉及通过以氢离子注入工艺及边缘(edge)研磨(grinding)工艺替代传统的氢热处理工艺来以自分离制造氮化镓衬底的方法。
背景技术
独立式(free-standing)氮化镓(GaN)衬底可用作制造高功率及高亮度发光二极管(high brightness light emitting diode，HB-LED)、激光二极管(LASER diode，LD)及高功率器件(power device)的衬底。
为了提高高功率及高亮度发光二极管(high brightness light emittingdiode，HB-LED)、激光二极管(LASER diode，LD)及高功率器件(power device)等的器件的性能，需要具有低位错密度(dislocation density)的高品质氮化镓衬底。
但是，氮化镓膜在蓝宝石衬底上在1000℃左右的高温下生长并冷却至常温，然而随着氮化镓膜厚度的增加，因热膨胀系数(thermal expansion coefficient，TEC)的差异(例如，氮化镓＝5.59×10-6/K，蓝宝石＝7.5×10-6/K)及晶格常数(lattice constant)的差异(例如，
Figure BDA0003136485650000011
)可能会导致在异质衬底的两层之间发生非常大的应力(stress)。
当氮化镓膜生长到超过临界厚度时，由于这种应力，在生长工艺中会发生衬底破裂的问题，因此很难使氮化镓膜生长得较厚。
为了抑制氮化镓衬底破裂，同时生长具有厚的厚度及低的位错密度的高品质氮化镓，可利用自分离(self-separation)技术。
传统技术的独立式氮化镓衬底的制造方法是在MOCVD(金属有机化学气相沉积(metal-organic chemical vapor deposition))-GaN模板衬底的MOCVD-GaN表面上沉积Ti薄膜后，通过在80％H2+20％NH3及1060℃条件下进行30分钟的热处理(退火(annealing))来形成TiN纳米网(nano-net)，热降解(thermal degradation)MOCVD-GaN层。
之后，在MOCVD-GaN层上生长HVPE(氢化物气相外延(hydride vapor phaseepitaxy))-GaN层，冷却至常温进行自分离HVPE-GaN层的工艺。
因此，在传统技术中，工艺的高复杂度可导致生成成本的增加。
尤其，由于包含非常危险的工艺步骤，如氢热处理工艺，因此很可能造成安全问题。
并且，很可能有限地执行使用专门设计的基座(susceptor)的垂直型(vertical)HVPE设备。
换言之，传统技术的独立式氮化镓衬底的制造技术，由于其生长工艺的复杂度高，同时包括如氢热处理等的非常危险的工艺，因此，很可能造成安全问题，不可避免地改变现有HVPE设备的结构或者制造新型设备，很可能导致生成成本增加。
发明内容
要解决的问题
本发明的目的在于，向第一氮化镓层中注入氢离子，通过研磨(grinding)第一氮化镓层及衬底的边缘(edge)来准备能够自动分离的种子(seed)层，在经准备的种子(seed)层上生长第二氮化镓层以使氮化镓衬底自分离。
本发明的目的在于，通过以氢离子注入工艺及边缘(edge)研磨(grinding)工艺替代传统的氢热处理工艺来使氮化镓衬底自分离。
本发明的目的在于，通过研磨(grinding)第一氮化镓层来抑制多晶氮化镓的生长，从而在无需氢化物气相外延(hydride vapor phase epitaxy，HVPE)设备结构的改变或者专门设计的基座(susceptor)的情况下通过水平型HVPE设备使氮化镓衬底自分离。
本发明的目的在于，通过向第一氮化镓层中注入预设注入量(dose)的氢离子来形成分离层，从而使氮化镓衬底自分离。
本发明的目的在于，制造具有比传统的MOCVD-GaN模板衬底低约2个数量级(2-order)的结晶缺陷位错密度(threading dislocation density，TDD)及高约2.6倍的热导率(thermal conductivity)的氮化镓衬底。
本发明的目的在于，制造可用于制造高电压(high voltage)、高功率(highpower)及高频(high frequency)半导体器件以及高亮度LED的氮化镓衬底。
解决问题的方案
根据本发明的一实施例，氮化镓衬底的制造方法可包括：在衬底上形成第一氮化镓层的步骤；通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤；研磨(grinding)上述衬底、所形成的上述第一氮化镓层及所形成的上述分离层的边缘(edge)的步骤；在上述边缘(edge)被研磨的第一氮化镓层上形成第二氮化镓层的步骤；以及使所形成的上述第二氮化镓层从上述边缘(edge)被研磨的第一氮化镓层中自分离的步骤。
上述在衬底上形成第一氮化镓层的步骤可包括：利用金属有机化学气相沉积(metal-organic chemical vapor deposition，MOCVD)工艺形成上述第一氮化镓层的步骤。
通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤可包括：通过向上述第一氮化镓层中以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量(dose)注入上述氢离子来形成上述分离层的步骤。
通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤可包括：通过向上述第一氮化镓层中以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量(dose)注入上述氢离子来在所形成的上述分离层中形成多个空腔(cavity)的步骤。
使所形成的上述第二氮化镓层自分离的步骤可包括：基于所形成的上述多个空腔(cavity)在常温(room temperature)下使所形成的上述第二氮化镓层自分离的步骤。
通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤可包括：在向上述第一氮化镓层中以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量(dose)注入氢离子后，通过在500℃的温度下进行热处理来形成上述分离层的步骤。
研磨(grinding)上述衬底、所形成的上述第一氮化镓层及所形成的上述分离层的边缘(edge)的步骤可包括：通过研磨(grinding)所形成的上述第一氮化镓层及上述衬底的边缘(edge)来抑制多晶氮化镓从所形成的上述第一氮化镓层及上述衬底的边缘(edge)的生长或者降低上述多晶氮化镓与上述衬底之间的附着力的步骤。
上述衬底可利用蓝宝石(sapphire)、砷化镓(gallium arsenide，GaAs)、尖晶石(spinel)、硅(silicon，Si)、磷化铟(indium phosphide，InP)及碳化硅(silicon carbide，SiC)中的至少一种形成。
在上述边缘(edge)被研磨的第一氮化镓层上形成第二氮化镓层的步骤可包括：通过氢化物气相外延(hydride vapor phase epitaxy，HVPE)工艺来形成上述第二氮化镓层的步骤。
发明的效果
在本发明中，向第一氮化镓层中注入氢离子，通过研磨(grinding)第一氮化镓层及衬底的边缘(edge)来准备能够自动分离的种子(seed)层，可在经准备的种子(seed)层上生长第二氮化镓层以使氮化镓衬底自分离。
本发明可通过以氢离子注入工艺及边缘(edge)研磨(grinding)工艺替代传统的氢热处理工艺来使氮化镓衬底自分离。
在本发明中，通过研磨(grinding)第一氮化镓层来抑制多晶氮化镓的生长，从而可在无需氢化物气相外延(hydride vapor phase epitaxy，HVPE)设备结构的改变或者专门设计的基座(susceptor)的情况下通过水平型HVPE设备使氮化镓衬底自分离。
在本发明中，通过向第一氮化镓层中注入预设注入量(dose)的氢离子来形成分离层，从而可使氮化镓衬底自分离。
本发明可制造具有比传统的MOCVD-GaN模板衬底低约2个数量级的结晶缺陷位错密度(threading dislocation density，TDD)及高约2.6倍的热导率(thermalconductivity)的氮化镓衬底。
本发明可制造能够用于制造高电压(high voltage)、高功率(high power)及高频(high frequency)半导体器件以及高亮度LED的氮化镓衬底。
附图说明
图1a至图1d为用于说明本发明一实施例的氮化镓衬底的制造方法的图；
图2a至图2c为用于说明本发明一实施例的分离层的变化的图；
图3及图4为用于说明本发明一实施例的第一氮化镓层的变化的图；
图5为用于说明本发明一实施例的第二氮化镓层的生长结果的图；
图6a至图6f为用于说明本发明一实施例的第二氮化镓层生长后的分离层的变化的图。
具体实施方式
本说明书中所公开的根据本发明构思的实施例的特定的结构性或者功能性说明仅用于说明本发明构思的实施例的目的，根据本发明构思的实施例能够以多种形式实施，并不局限于本说明书中说明的实施例。
由于根据本发明构思的实施例可以有多种变化且可以具有多种形式，因此旨在附图中示出并在本说明书中详细说明实施例。但是，这并不旨在将根据本发明构思的实施例局限于特定的公开形式，而是包括涵盖本发明的精神及技术范围的变化、等同物或者替代物。
可将诸如第一或者第二等的术语用于说明多种结构要素，但是上述结构要素并不应该局限于上述术语。上述术语仅用于区分一个结构要素与其他结构要素的目的，例如，在不脱离根据本发明构思的权利范围的情况下，第一结构要素可称为第二结构要素，相似地，第二结构要素也可称为第一结构要素。
应理解，当涉及一个结构要素与另一个结构要素“连接”或“接触”时，其可直接连接或接触到另一个结构要素，但是其中间可存在另一个结构要素。相反，应理解，当涉及一个结构要素与另一个结构要素“直接连接”或“直接接触”时，其中间不存在另一个结构要素。说明结构要素之间关系的表述，例如“～之间”、“正中间”或者“直接相邻”等，应做类似解释。
本说明书中所使用的术语仅用于说明特定的实施例，并不用于局限本发明。除非上下文另有明确规定，否则单数表达包括复数表达。在本说明书中，应理解，术语“包括”或者“具有”等旨在表示所描述的特征、数字、步骤、操作、结构要素、部分或者其组合存在，并不预先排除一个或者多个其他特征、数字、步骤、操作、结构要素、部分或者其组合的存在或添加的可能性。
除非另有定义，本说明书中所使用的所有术语，包括技术性或科学性术语，具有与本发明所属领域的普通技术人员通常理解的相同含义。诸如在常用词典中所定义的术语应解释为具有与相关技术的上下文中的含义一致的含义，除非在本说明书中明确定义，否则并不解释为理想的或过于形式的含义。
以下，将参照附图详细说明实施例。但是，本专利的保护范围并不受这些实施例的限制或限定。每个附图中所示出的附图标记表示相同的部件。
图1a至图1d为用于说明本发明一实施例的氮化镓衬底的制造方法的图。
参照1a，在氮化镓衬底的制造方法中，利用金属有机化学气相沉积(metal-organic chemical vapor deposition，MOCVD)工艺在衬底100上形成第一氮化镓层110，通过向第一氮化镓层110内部注入氢离子来形成分离层120。
根据本发明的一实施例，氮化镓衬底的制造方法可通过向第一氮化镓层110内部以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量(dose)注入氢离子来形成分离层120。
作为一例，氮化镓衬底的制造方法能够以1.75E17 H+/cm2至2.0E17H+/cm2的注入量(dose)注入氢离子来在分离层120内部形成多个空腔(cavity)。例如，空腔也可称为孔。
例如，1.75E17 H+/cm2至2.0E17 H+/cm2的注入量(dose)可以表示注入到第一氮化镓层110内部的氢离子的注入量，多个空腔能够以纳米大小(nano size)形成。
例如，分离层120也可称为氢离子带。
例如，第一氮化镓层110也可称为MOCVD-GaN层或者种子(seed)层中的任意一个。
根据本发明的一实施例，衬底可利用蓝宝石(sapphire)、砷化镓(galliumarsenide，GaAs)、尖晶石(spinel)、硅(silicon，Si)、磷化铟(indium phosphide，InP)及碳化硅(silicon carbide，SiC)中的至少一种形成。
作为一例，在氮化镓衬底的制造方法中，向第一氮化镓层110内部注入氢离子后，可在500℃左右的温度下进行30分钟的热处理(退火(annealing))。
并且，氮化镓衬底的制造方法可基于热处理在分离层120中形成多个空腔。
参照1b，氮化镓衬底的制造方法可利用磨床140研磨(grinding)衬底100、第一氮化镓层110及分离层120的边缘(edge)。
根据本发明的一实施例，氮化镓衬底的制造方法可通过磨床140研磨第一氮化镓层110及衬底100的边缘来抑制从第一氮化镓层110及衬底100的边缘的多晶氮化镓的生长或降低与多晶氮化镓衬底100之间的附着力。
即，氮化镓衬底的制造方法可通过研磨基于金属有机化学气相沉积(metal-organic chemical vapor deposition，MOCVD)工艺形成的氮化镓层110的边缘来在预设范围内促进第二氮化镓层的生长。
参照图1c，氮化镓衬底的制造方法可在边缘被研磨的第一氮化镓层110上形成第二氮化镓层130。
根据本发明的一实施例，氮化镓衬底的制造方法可利用氢化物气相外延(hydridevapor phase epitaxy，HVPE)工艺在第一氮化镓层110上形成第二氮化镓层130。
并且，在氮化镓衬底的制造方法中，氢化物气相外延(hydride vapor phaseepitaxy，HVPE)工艺可通过水平型氢化物气相外延设备进行。
即，在本发明中，通过研磨(grinding)第一氮化镓层来抑制多晶氮化镓的生长，从而可在无需氢化物气相外延(hydride vapor phase epitaxy，HVPE)设备结构的改变或者专门设计的基座(susceptor)的情况下通过水平型HVPE设备使氮化镓衬底自分离。
作为一例，氮化镓衬底的制造方法可利用第一氮化镓层110作为种子层在第一氮化镓层110上生长第二氮化镓层130。
例如，第二氮化镓层130也可称为HVPE-GaN层。
参照图1d，氮化镓衬底的制造方法可从第一氮化镓层110使第二氮化镓层130自分离(self separation)。
根据本发明的一实施例，在氮化镓衬底的制造方法中，在第一氮化镓层110上以500℃左右的温度生长第二氮化镓层130后，可在常温(room temperature)下进行冷却。其中，第二氮化镓层130可在规定时间之后从第一氮化镓层110自分离。
例如，基于形成在分离层120中的多个空腔，第二氮化镓层130可在常温下从第一氮化镓层110自分离。
即，基于在分离层120内所形成的多个空腔，形成在分离层120上部的第二氮化镓层130可在常温下自分离。
换言之，在本发明中，向第一氮化镓层中注入氢离子，通过研磨(grinding)第一氮化镓层的边缘(edge)来准备能够自动分离的种子(seed)层，可在经准备的种子(seed)层上生长第二氮化镓层以使氮化镓衬底自分离。
并且，本发明可通过以氢离子注入工艺及边缘(edge)研磨(grinding)工艺替代传统的氢热处理工艺来使氮化镓衬底自分离。
图2a至图2c为用于说明本发明一实施例的分离层的变化的图。
更具体地，在图2a至2c中，向第一氮化镓层面注入氢离子，在形成气泡(blister)的最低温度500℃左右的温度下进行30分钟的热处理后，示出利用截面(cross-sectional)透射电子显微镜(transmission electron microscope)拍摄的图像。
参照图2a，通过金属有机化学气相沉积工艺在衬底上形成第一氮化镓层200，注入约2.0E17 H+/cm2注入量的氢离子，在500℃左右的温度下进行30分钟左右的热处理的情况下，可在分离层210中生成多个空腔211。
参照图2b，通过金属有机化学气相沉积工艺在衬底上形成第一氮化镓层220，注入约3.0E17 H+/cm2注入量的氢离子，在500℃左右的温度下进行30分钟左右的热处理的情况下，可在分离层230中生成多个气泡(blister)231。
参照图2c，通过金属有机化学气相沉积工艺在衬底上形成第一氮化镓层240，注入约4.0E17 H+/cm2注入量的氢离子，在500℃左右的温度下进行30分钟左右的热处理的情况下，可在分离层240中生成多个气泡(blister)241。
比较图2b和图2c，随着被注入的氢离子增加，可增加气泡的大小，在气泡的大小增加的情况下，分离层250中的气泡251能够以解理(cleavage)形式形成。
根据图2a至图2c，氢离子的注入以约70keV的注入能量进行，其投射范围(projection range)可以约为270nm。
图3及图4为用于说明本发明一实施例的第一氮化镓层的变化的图。
具体地，图3示出了针对第一氮化镓层表面的白光扫描干涉测量(white-lightscanning interferometry，WSI)及扫描电子显微镜(scanning electron microscope，SEM)分析。
参照图3，组300示出第一氮化镓层中未注入氢离子的组，组301示出向第一氮化镓层中以约2.0E17 H+/cm2注入量注入氢离子的情况，组302示出向第一氮化镓层中以约3.0E17 H+/cm2注入氢离子的情况，组303示出向第一氮化镓层中以约4.0E17 H+/cm2注入氢离子的情况。
例如，以2.0E17 H+/cm2注入量注入氢离子的第一氮化镓层的表面状态与未注入氢离子的第一氮化镓层的表面状态几乎相同，可通过对比组300与组301而确认。
在针对组302及组303的白光扫描干涉测量分析结果中，虚线形状可表示破裂的气泡，随着氢离子注入量增加，破裂的气泡数量可能会增加。另一方面，在扫描电子显微镜分析中也显示了相同的样态。
即，随着分离层中破裂的气泡增加，分离层内部可呈现解理的形式。
具体地，图4通过微分干涉对比显微镜(differential interference contrastmicroscope，DICM)分析和白光扫描干涉测量分析示出根据氢离子注入量的变化的第一氮化镓层的表面状态。
参照图4，组400可表示第一氮化镓层中未注入氢离子的组，组401可表示向第一氮化镓层中以约1.75E17 H+/cm2注入量注入氢离子的情况，组402可表示向第一氮化镓层中以约2.0E17 H+/cm2注入量注入氢离子的情况，组403可表示向第一氮化镓层中以约2.25E17 H+/cm2注入量注入氢离子的情况，组404可表示向第一氮化镓层中约2.5E17 H+/cm2注入量注入氢离子的情况。
在组401至组403中，向第一氮化镓层中注入氢离子形成分离层，虽然在分离层中形成了空腔，但是未形成气泡。另一方面，组404在分离层中形成了气泡。
图5为用于说明本发明一实施例的第二氮化镓层的生长结果的图。
具体地，图5示出向第一氮化镓层注入氢离子形成分离层并生长第二氮化镓层的结果。
参照图5，组500至组503分别示出经分离的第二氮化镓层的前面(front)和背面(back)，组500示出第一氮化镓层中未注入氢离子的情况，组501示出向第一氮化镓层中以约1.75E17 H+/cm2注入量注入氢离子的情况，组502示出向第一氮化镓层中以约2.0E17 H+/cm2注入量注入氢离子的情况，组503可示出向第一氮化镓层中以约2.25E17 H+/cm2注入量注入氢离子的情况。
例如，第二氮化镓层可在第一氮化镓层上生长约800μm，各组的背面可表示根据氢离子注入量的第二氮化镓层的自分离效果。
观察组500，虽然发生了局部分离，但是在生长后的衬底整体中发生裂纹(crack)，氮化镓衬底破裂。
观察组501至组503，与组500不同，在注入有特定注入量以上的氢离子的第二氮化镓层中未发生裂纹。
尤其，在分别对应于组501和组502的1.75E17 H+/cm2及2.0E17 H+/cm2的条件下，95％以上面积的第二氮化镓层可成功自分离。
另一方面，对应于组503的2.25E17 H+/cm2注入量的条件下，虽然约63％的面积进行了分离，但是未进行分离的部分居多，因此，可能不会分离成完整的第二氮化镓层。
图6a至图6f为用于说明本发明一实施例的第二氮化镓层生长后的分离层的变化的图。
具体地，图6a及图6b可示出在以1.75E17 H+/cm2注入量注入氢离子的情况下针对分离层的透射电子显微镜图像，图6c及图6d可示出在以2.0E17H+/cm2注入量注入氢离子的情况下针对分离层的透射电子显微镜图像，图6e及图6f可示出在以2.25E17 H+/cm2注入量注入氢离子的情况下针对分离层的透射电子显微镜图像。
参照图6a及图6b，形成第一氮化镓层600、分离层601及第二氮化镓层602，可在分离层601的区域603中形成空腔604。
即，在向第一氮化镓层600中以1.75E17 H+/cm2注入量注入氢离子的情况下，可在分离层601中形成纳米大小的空腔604。
参照图6c及图6d，形成第一氮化镓层610、分离层611及第二氮化镓层612，可在分离层611的区域613中形成空腔614。
即，在向第一氮化镓层610中以2.0E17 H+/cm2注入量注入氢离的情况下，可在分离层611中形成纳米大小的空腔614。
其中，与空腔604相比，空腔614可能相对较大。
参照图6e及图6f，形成第一氮化镓层620、分离层621及第二氮化镓层622，可在分离层621的区域623中形成空腔624。
即，在向第一氮化镓层620中以2.25E17 H+/cm2注入量注入氢离子的情况下，可在分离层621中形成空腔624。
并且，与空腔604及空腔614相比，由于区域623的空腔624的大小相当大，因此能够以其他形式呈现。
即，分离层的形式随着氢离子的注入量而变化，这最终可能与第二氮化镓层的自分离能力有关。
换言之，在本发明中，通过向第一氮化镓层中注入预设注入量(dose)的氢离子来形成分离层，从而可使氮化镓衬底自分离。
并且，本发明可制造具有比传统的MOCVD-GaN模板衬底低约2个数量级的结晶缺陷位错密度(threading dislocation density，TDD)及高约2.6倍的热导率(thermalconductivity)的氮化镓衬底。
并且，本发明可制造可用于制造高电压(high voltage)、高功率(high power)及高频(high frequency)半导体器件以及高亮度LED的氮化镓衬底。
虽然通过限定性的附图来对如上所述的实施例进行了说明，但是本发明所属技术领域的普通技术人员可根据上述记载来对本发明进行多种修改及变形。例如，按照与所说明的方法不同的顺序执行以上所说明的技术和/或使得所说明的系统、结构、装置、电路等结构要素按照与所说明的方法不同的形态相结合或相组合，再或者通过其他结构要素或等同技术方案进行代替或替换，即便如此，也可实现适当的结果。
因此，其他实例、其他实施例及与本发明要求保护范围等同的实施方式也属于本发明的发明要求保护范围。

Claims (9)

1.一种氮化镓衬底的制造方法，其特征在于，包括：
在衬底上形成第一氮化镓层的步骤；
通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤；
研磨上述衬底、所形成的上述第一氮化镓层及所形成的上述分离层的边缘的步骤；
在上述边缘被研磨的第一氮化镓层上形成第二氮化镓层的步骤；以及
使所形成的上述第二氮化镓层从上述边缘被研磨的第一氮化镓层中自分离的步骤。
2.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，上述在衬底上形成第一氮化镓层的步骤包括：利用金属有机化学气相沉积工艺形成上述第一氮化镓层的步骤。
3.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤包括：通过向上述第一氮化镓层中以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量注入上述氢离子来形成上述分离层的步骤。
4.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤包括：通过向上述第一氮化镓层中以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量注入上述氢离子来在所形成的上述分离层中形成多个空腔的步骤。
5.根据权利要求4所述的氮化镓衬底的制造方法，其特征在于，使所形成的上述第二氮化镓层自分离的步骤包括：基于所形成的上述多个空腔，在常温下使所形成的上述第二氮化镓层自分离的步骤。
6.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，通过向上述第一氮化镓层中注入氢离子来形成分离层的步骤包括：在向上述第一氮化镓层中以1.75E17 H+/cm2至2.0E17 H+/cm2的注入量注入氢离子后，通过在500℃的温度下进行热处理来形成上述分离层的步骤。
7.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，研磨上述衬底、所形成的上述第一氮化镓层及所形成的上述分离层的边缘的步骤包括：通过研磨所形成的上述第一氮化镓层及上述衬底的边缘来抑制多晶氮化镓从所形成的上述第一氮化镓层及上述衬底的边缘的生长或者降低上述多晶氮化镓与上述衬底之间的附着力的步骤。
8.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，上述衬底利用蓝宝石、砷化镓、尖晶石、硅、磷化铟及碳化硅中的至少一种形成。
9.根据权利要求1所述的氮化镓衬底的制造方法，其特征在于，在上述边缘被研磨的第一氮化镓层上形成第二氮化镓层的步骤包括：通过利用氢化物气相外延工艺来形成上述第二氮化镓层的步骤。
CN201980086999.7A 2018-12-26 2019-09-30 利用离子注入制造氮化镓衬底的方法 Active CN113261076B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180169008A KR102001791B1 (ko) 2018-12-26 2018-12-26 이온 주입을 이용한 질화갈륨 기판 제조 방법
KR10-2018-0169008 2018-12-26
PCT/KR2019/012733 WO2020138659A1 (ko) 2018-12-26 2019-09-30 이온 주입을 이용한 질화갈륨 기판 제조 방법

Publications (2)

Publication Number Publication Date
CN113261076A true CN113261076A (zh) 2021-08-13
CN113261076B CN113261076B (zh) 2024-09-27

Family

ID=67469261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980086999.7A Active CN113261076B (zh) 2018-12-26 2019-09-30 利用离子注入制造氮化镓衬底的方法

Country Status (4)

Country Link
US (1) US20220115228A1 (zh)
KR (1) KR102001791B1 (zh)
CN (1) CN113261076B (zh)
WO (1) WO2020138659A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068201A1 (en) * 1994-01-27 2002-06-06 Vaudo Robert P. Free-standing (Al, Ga, In)N and parting method for forming same
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
US7488385B2 (en) * 2002-05-28 2009-02-10 Lumilog Method for epitaxial growth of a gallium nitride film separated from its substrate
KR20100061131A (ko) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법
CN101796627A (zh) * 2007-09-04 2010-08-04 S.O.I.Tec绝缘体上硅技术公司 用于获得包括至少一层氮化物材料的混合衬底的工艺
KR20120078124A (ko) * 2010-12-31 2012-07-10 삼성코닝정밀소재 주식회사 접합기판 제조방법
CN102906857A (zh) * 2010-11-12 2013-01-30 住友电气工业株式会社 Iii族氮化物复合衬底
US20130285067A1 (en) * 2010-11-18 2013-10-31 Jean-Marc BETHOUX Method for forming a buried metal layer structure
CN103700577A (zh) * 2012-09-27 2014-04-02 英飞凌科技奥地利有限公司 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法
WO2014114730A1 (fr) * 2013-01-24 2014-07-31 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
US20180138357A1 (en) * 2016-11-11 2018-05-17 QMAT, Inc. Micro-light emitting diode (led) fabrication by layer transfer
US20180158720A1 (en) * 2015-09-18 2018-06-07 Bing Hu Method of separating the main part of a semiconductor substrate from the functional layer built on it

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366706B1 (ko) * 2000-04-27 2003-01-09 삼성코닝 주식회사 질화갈륨 단결정 기판의 제조방법
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
KR100907617B1 (ko) * 2007-08-09 2009-07-14 삼성코닝정밀유리 주식회사 질화갈륨 기판의 제조 방법
KR101119009B1 (ko) 2009-03-09 2012-03-14 한국과학기술연구원 이온주입에 의한 분리를 이용한 발광소자 제조 방법
FR2950733B1 (fr) * 2009-09-25 2012-10-26 Commissariat Energie Atomique Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
US20200321242A1 (en) * 2015-09-18 2020-10-08 Bing Hu Method of separating a film from a brittle material

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068201A1 (en) * 1994-01-27 2002-06-06 Vaudo Robert P. Free-standing (Al, Ga, In)N and parting method for forming same
US7488385B2 (en) * 2002-05-28 2009-02-10 Lumilog Method for epitaxial growth of a gallium nitride film separated from its substrate
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
CN101796627A (zh) * 2007-09-04 2010-08-04 S.O.I.Tec绝缘体上硅技术公司 用于获得包括至少一层氮化物材料的混合衬底的工艺
KR20100061131A (ko) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법
CN102906857A (zh) * 2010-11-12 2013-01-30 住友电气工业株式会社 Iii族氮化物复合衬底
US20130285067A1 (en) * 2010-11-18 2013-10-31 Jean-Marc BETHOUX Method for forming a buried metal layer structure
KR20120078124A (ko) * 2010-12-31 2012-07-10 삼성코닝정밀소재 주식회사 접합기판 제조방법
CN103700577A (zh) * 2012-09-27 2014-04-02 英飞凌科技奥地利有限公司 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法
WO2014114730A1 (fr) * 2013-01-24 2014-07-31 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
US20180158720A1 (en) * 2015-09-18 2018-06-07 Bing Hu Method of separating the main part of a semiconductor substrate from the functional layer built on it
CN108140608A (zh) * 2015-09-18 2018-06-08 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US20180138357A1 (en) * 2016-11-11 2018-05-17 QMAT, Inc. Micro-light emitting diode (led) fabrication by layer transfer

Also Published As

Publication number Publication date
US20220115228A1 (en) 2022-04-14
KR102001791B1 (ko) 2019-07-18
WO2020138659A1 (ko) 2020-07-02
CN113261076B (zh) 2024-09-27

Similar Documents

Publication Publication Date Title
EP2615628B1 (en) Method of growing nitride semiconductor layer
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US10262855B2 (en) Manufacture of Group IIIA-nitride layers on semiconductor on insulator structures
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US9355852B2 (en) Method for manufacturing semiconductor device
CN102439695B (zh) 应变材料层的松弛和转移
WO2017141835A1 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
TW201413783A (zh) 碳化矽紋層
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
CN106536794B (zh) 氮化镓衬底
KR101219358B1 (ko) 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US11220743B2 (en) Composite substrate and manufacturing method thereof
CN113261076A (zh) 利用离子注入制造氮化镓衬底的方法
JP2015097265A (ja) Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
CN114293252A (zh) 氮化铝模板及其制备方法
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
KR20130078984A (ko) 질화갈륨 기판 제조방법
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
JP2018115094A (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
KR20160063360A (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant