CN103700577A - 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法 - Google Patents

用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法 Download PDF

Info

Publication number
CN103700577A
CN103700577A CN201310447890.6A CN201310447890A CN103700577A CN 103700577 A CN103700577 A CN 103700577A CN 201310447890 A CN201310447890 A CN 201310447890A CN 103700577 A CN103700577 A CN 103700577A
Authority
CN
China
Prior art keywords
wafer
cavity
next door
semi
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310447890.6A
Other languages
English (en)
Inventor
H-J.舒尔策
W.维尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103700577A publication Critical patent/CN103700577A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明涉及用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法。一种制造半导体衬底的方法，包括提供具有第一表面和与第一表面相对的第二表面的半导体晶片，以及当在垂直于第一表面的横截面中看时，在离第一表面第一距离处在半导体晶片中形成空腔。所述空腔被由晶片的半导体材料所形成的隔壁彼此横向隔开。所述空腔形成分离区。所述方法进一步包括在半导体晶片的第一表面上形成半导体层，以及通过对隔壁施加机械冲击来打破至少一些隔壁，以沿分离区分割半导体晶片。

Description

用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法
技术领域
本文中所描述的实施例涉及用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法。
背景技术
对于集成器件，特别是功率器件，需要适当地适用的半导体衬底。功率器件，例如纵向功率器件，需要具有最小厚度的半导体衬底以承受额定阻断电压。最小厚度可以是，例如60μm。另一方面，在半导体衬底的加工期间，对于机械稳定性而言，期望更高的厚度，例如600μm。然而，厚衬底具有较高的电阻和热阻，这可能影响最终器件的电气性能。因此，在将器件集成之后，减薄衬底以减小这些阻抗。
出于成本的原因，通常采用机械或化学蚀刻和抛光过程以便减小厚度。由于这些过程表现出所加工的衬底的固有厚度变化，因此采用具有预定义蚀刻或抛光步骤的其他过程来避免这样的变化。例如，隐埋pn结可以被用作蚀刻步骤。此外，材料属性的变化或不同材料组合还可以被用作蚀刻停止或用作允许衬底分离的层。这样的“分离层”必须承受器件集成期间的加工条件。
其他方法使用激光来产生离衬底表面给定距离的分离区。然而，这样的过程是非常成本密集的。
制造半导体器件的另一选择是使用对大块衬底提供更好介电绝缘的SOI晶片。再者，对于集成器件而言，通常期望相当薄的半导体层以减少寄生电容并使器件与大块材料绝缘。为了在SOI晶片上产生例如0.2μm-10μm的薄层，厚半导体晶片可以被接合到SOI晶片。在接合前，氢离子被注入到厚半导体晶片的给定深度中以产生分离区。在接合期间，或在附加的退火步骤期间，被接合的厚半导体晶片沿着分离区分割，使得相当薄的层保持被附着到SOI晶片。此技术被称为“智能切割”，然而，由于氢的注入，这是非常成本密集的。
另一方面，对于某些过程而言，可能需要薄的种子层，例如对于随后的外延生长而言。在某些情况下，在不同半导体材料的载体上生长半导体材料。在外延生长后，需要在不引起对外延层的损坏的情况下从载体去除生长层。
鉴于上文，存在对于改善的需要。
发明内容
根据实施例，一种用于制造半导体衬底的方法，包括：提供具有第一表面和与所述第一表面相对的第二表面的半导体晶片；当在垂直于所述第一表面的横截面中看时，在离所述第一表面第一距离处在所述半导体晶片中形成空腔，所述空腔被由所述晶片的半导体材料所形成的隔壁彼此横向隔开，其中所述腔体形成分离区；在所述半导体晶片的所述第一表面上形成半导体层；通过对所述隔壁施加机械冲击来打破至少一些隔壁以沿着所述分离区分割所述半导体晶片。
根据实施例，一种用于制造半导体衬底的方法，包括：提供具有第一表面和与所述第一表面相对的第二表面的种子晶片，其中所述种子晶片包括暴露在所述种子晶片的所述第一表面处的半导体材料；当在垂直于所述第一表面的横截面中看时，在离所述第一表面第一距离处在所述种子晶片中形成空腔，所述空腔被由所述种子晶片的半导体材料所形成的隔壁彼此横向隔开，其中所述空腔形成分离区；在所述种子晶片的暴露的半导体材料上形成外延层，所述外延层具有大于所述种子晶片的空腔和第一表面之间的第一距离的厚度；以及通过对所述隔壁施加机械冲击来打破至少一些隔壁以沿着所述分离区分割所述半导体晶片。
根据实施例，一种用于制造半导体衬底的方法，包括：提供具有第一表面和与所述第一表面相对的第二表面的种子晶片，其中所述种子晶片包括暴露在所述种子晶片的所述第一表面处的第一半导体材料；当在垂直于所述第一表面的横截面中看时，在离所述第一表面第一距离处在所述种子晶片中形成空腔，所述空腔被由所述种子晶片的第一半导体材料所形成的隔壁彼此横向隔开，并形成分离区；在升高的温度下，在所述种子晶片的暴露的第一半导体材料上沉积不同于所述第一半导体材料的第二半导体材料，所述第二半导体材料具有至少是所述种子晶片的空腔和第一表面之间第一距离十倍的厚度；以及利用沉积在所述种子晶片的第一表面上的所述第二半导体材料冷却所述种子晶片，以引起由于所述第一半导体材料和所述第二半导体材料的不同热收缩率而作用于所述隔壁的机械应力，其中所述机械应力导致打破至少一些隔壁以沿着所述分离区至少部分地分割所述种子晶片。
根据实施例，一种用于制造半导体衬底的方法，包括：提供具有第一表面和与所述第一表面相对的第二表面的第一晶片；在离所述第一表面第一距离处在所述第一晶片中形成彼此互连的空腔，其中在垂直于所述第一表面的横截面中看时，所述空腔被由所述第一晶片的材料所形成的隔壁彼此横向隔开，并且其中所述空腔形成分离区；在所述第一晶片的第一表面上形成半导体层；用水溶液填充所述空腔；以及通过经由所述水溶液对所述隔壁施加机械冲击来打破所述隔壁以沿着所述分离区分割所述第一晶片。
根据实施例，一种用于制造具有集成在其中的半导体器件的半导体衬底的方法，包括提供具有第一表面和与所述第一表面相对的第二表面的种子晶片，其中所述种子晶片包括暴露在所述种子晶片的所述第一表面处的半导体材料；在离所述第一表面第一距离处在所述种子晶片中形成空腔，其中当在垂直于所述第一表面的横截面中看时，所述空腔被由所述种子晶片的所述半导体材料所形成的隔壁彼此横向隔开，并且其中所述空腔形成分离区；在所述种子晶片的所述第一表面处在所述种子晶片的暴露的半导体材料上沉积外延层；通过在所述外延层中形成掺杂区来在所述外延层中至少部分地集成所述半导体器件；以及通过对所述隔壁施加机械冲击来打破所述隔壁以沿着所述分离区分割所述种子晶片。
根据实施例，一种用于制造半导体衬底的方法，包括：提供具有第一表面和与所述第一表面相对的第二表面的第一晶片；在离所述第一表面第一距离处在第一晶片中形成空腔，其中当在垂直于所述第一表面的横截面中看时，所述空腔被由所述第一晶片的半导体材料所形成的隔壁彼此横向隔开，并且其中所述空腔形成分离区；将第二晶片接合在所述第一晶片的所述第一表面上，通过对所述隔壁施加机械冲击来打破所述隔壁以沿着所述分离区分割第一晶片，使得残留晶片保持附着到所述第二晶片；以及在所述残留晶片上沉积外延层。
在阅读下面的详细描述时，以及查看附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
附图中的组成部分不一定是按比例的，而是将重点放在图示本发明原理上。此外，在附图中，相同的参考数字指定对应的部分。在图中：
图1A至1G图示根据实施例的用于制造具有集成在其中的半导体器件的半导体衬底的方法；
图2图示了具有形成在其中的空腔的半导体衬底的放大平面视图；
图3A至3C图示了根据各种实施例的半导体衬底的空腔的平面视图；
图4A至4D图示根据实施例的用于制造具有集成在其中的半导体器件的半导体衬底的方法；
图5A至5D图示根据实施例的用于制造具有集成在其中的半导体器件的半导体衬底的方法；
图6A至6F图示根据实施例的用于制造具有集成在其中的半导体器件的半导体衬底的方法；
图7图示了具有形成在其中的空腔的半导体衬底的放大视图；并且
图8A至8C图示了根据各种实施例的半导体衬底的空腔的平面视图。
具体实施方式
在下面的详细描述中，对形成其一部分的附图做出参考，并且在附图中，以图示的方式示出其中可以实践本发明的具体实施例。在这点上，方向性术语，例如“顶部”、“底部”、“前”、“后”、“前列的”、“拖后的”等，参考所正描述的一个或多个附图的取向而被使用。由于实施例的组成部分可以在多个不同的取向上被定位，方向性术语是出于图示的目的而被使用的，而不以限制性的方式。要理解的是，可以利用其他实施例，且在不脱离本发明的范围的情况下，可做出结构或逻辑改变。因此，下面的详细描述将不以限制性意义来进行，并且本发明的范围由所附权利要求所限定。所描述的实施例使用特定的语言，这不应该被解释为限制所附权利要求的范围。除非另有说明，否则可以组合实施例。附图并非按比例绘制。
如本说明书中所使用的术语“横向”旨在描述与半导体衬底的第一主表面平行的取向。
如本说明书中所使用的术语“纵向”旨在描述与半导体衬底的第一表面垂直布置的取向。
在本说明书中，半导体衬底的第二表面被认为由下部或背侧表面所形成，而第一表面被认为由半导体衬底的上部、前或主表面所形成。如本说明书中所使用的术语“上方”和“下方”因此描述了考虑此取向的一个结构特征对另一个结构特征的相对位置。
参考图1A到1G描述了第一实施例。提供具有第一表面101和与第一表面101相对的第二表面102的半导体晶片100。在该实施例中，晶片100包括Si，但是还可由其他半导体材料组成，例如SiC、SiGe或蓝宝石。
在进一步的过程中，在离第一表面101第一距离“a”处，在晶片100中，当在垂直于第一表面101的横截面中看时，形成相对于平行于第一表面101的横向方向横向延伸的空腔103。图2中指示了第一距离“a”。如图1C中所见，空腔103被由晶片100的半导体材料所形成的隔壁104彼此横向隔开。空腔103形成由图1C中的虚线指示的分离区109。
根据一个实施例，可通过在晶片100的第一表面101中形成紧密间隔的沟槽108的多个组112来形成空腔103，其中沟槽108至少从第一表面101延伸对应于第一距离“a”的深度。通常，沟槽108将被形成为比距离“a”和空腔103的高度“b”之和更深。图2中还指示了空腔103的高度“b”。
晶片100内的空腔103的深度可以被调整，例如，通过沟槽108的深度，以及还可以通过中空沟槽108的体积。更深的空腔103，即具有相当大的第一距离“d”的空腔103，可通过例如瓶状沟槽108所形成。
为了形成紧密间隔的沟槽108的多个组112，具有限定将要形成的沟槽108的大小和位置的开口111的掩模110可被形成于晶片100的第一表面101上，如图1B中所看到的。例如通过使用掩模110作为蚀刻掩模的各向异性蚀刻来形成沟槽108。在向第一表面101上的平面视图中，开口111可具有圆形或椭圆形的横截面。其他横截面（例如正方形或矩形的）也是可能的。
在脱氧环境中以升高的温度对晶片100的后续回火引起了晶片100的半导体材料的表面迁移，直到紧密间隔的沟槽108的相应组112中的沟槽108聚结到相应的空腔103。这在图1C中被指示。
返回参照图1B，紧密间隔的沟槽108的组112之间的横向距离 x1、x2大于紧密间隔的沟槽108的组112内的沟槽108的间距，使得紧密间隔的沟槽108的相邻组112中的沟槽不合并。事实上，相邻最终空腔108之间存在隔壁104，该相邻最终空腔中的每个由在回火期间已被聚结或合并的紧密间隔的沟槽108的相应组112所形成。
可根据具体需要调整回火期间的加工条件。出于说明的目的，温度可位于从大约1000℃到大约1150℃的范围中。在此温度范围中，晶片100的Si半导体材料开始“流动”，并且沟槽108开始被流动材料所关闭。另一方面，由于流动材料，沟槽108在深度上加宽，使得紧密间隔的沟槽108开始合并。沟槽108变换为单腔还是相邻沟槽108合并为共同腔取决于沟槽108的横向间隔，如间距。当在向第一表面101上的投影中看时，由单个沟槽形成的空腔可具有球形形状，而由多个沟槽108形成的空腔可具有细长形状或甚至平面形状。例如，紧密间隔的沟槽108的矩形阵列形成矩形空腔（在向第一表面101上的投影中看时），而一排紧密间隔的沟槽108形成细长的空腔。因此，通过选择沟槽108的布置，实际上可形成任何空腔布置和形状。
根据一个实施例，回火可在脱氧环境中被执行，例如在低压下（例如在大约10托（约1.3·103 帕下）的氢气环境中被执行。回火过程的持续时间可以是变化的，且可鉴于温度来选择。期望的回火温度下的典型回火时间约为10分钟。
图3A至图3C中图示了合适形状的所形成的空腔103，其示出了到第一表面101上的投影。如图3A中所示出的，空腔103可以是单个大空腔103或连接的空腔。如图3A中所示出的，空腔103被由柱状壁所形成的分离的隔壁104所机械稳定。替代地，可形成分离的正方形或矩形空腔103，其被隔壁104彼此分离，如图3B中所示出的。隔壁104，以及还有空腔103，还可被形成为当在向第一表面101上的投影中看时围绕晶片100的几何中心的同心环。图3C图示了示出同心布置的空腔103和隔壁104的分段的晶片的一部分。
因此，根据实施例，当在向晶片100的第一表面101上的投影中看时，空腔103为环状，并且以基本上同心的方式被布置。
隔壁104实际上可以具有任何合适的形状和尺寸，例如，六角形、四方形或柱状（点形） 。出于本实施例的目的，当在向第一表面101上的投影中看时，空腔103和隔壁104之间的面积比应大于1，尤其是大于10，且更尤其是大于20。隔壁104的主要功能是提供足够的机械稳定性，使得空腔103在进一步加工期间不塌陷。图2图示了空腔103和隔壁104的几何参数。参数“a”指示了空腔103和第一表面101之间的第一距离，而参数“e”指示了晶片100的空腔103和第二表面102之间的第二距离。参数“b”定义了空腔103的高度，而参数“c”定义了空腔103的横向宽度。参数“d”指示了相邻空腔103之间的隔壁104的厚度。
根据一个实施例，比率c：b在约10:1至约100:1之间。空腔103因此具有相比其横向延伸较小的高度。该比率对于沿如下面进一步描述的分离区109分割晶片100是有利的。
根据一个实施例，比率b：d不高于5:1，尤其是不高于3:1。隔壁103应该不过高，因为它们应该保持其机械刚性。这同样有利于沿着由空腔103所限定的分离区109的以后的分离。
返回参考图1B，用于形成空腔103的紧密间隔的沟槽108的相邻组112之间的横向距离x1、x2可以相同或不同。此外，根据具体需要，紧密间隔的沟槽108的组112的横向“延伸”y1、y2可以相同或不同。横向距离x1、x2确定最终隔壁104的横向厚度，而紧密间隔的沟槽108的组112的横向“延伸”y1、y2确定空腔103的横向宽度。这里应当指出，由于回火过程期间半导体材料的流动，初始横向距离x1、x2并不确切地对应于隔壁104的最终厚度，以及紧密间隔的沟槽108的组112的横向“延伸”y1、y2并不确切地对应于空腔103的最终横向宽度。横向距离x1、x2大于紧密间隔的沟槽108的组112内的相邻沟槽108之间的距离。
出于说明的目的，当在垂直于第一表面101的横截面中看时，沟槽108的组112内的单个沟槽108可具有约2μm至约5μm之间的深度，以及当在向第一表面101上的平面视图中看时，沟槽108的组112内的单个沟槽108可具有约0.2μm至约1μm之间的直径。紧密间隔的沟槽108的组112中的一组相邻沟槽108内的间距可以在约0.4μm至约2μm之间。选择大于例如2μm的横向距离x1、x2，防止紧密间隔的沟槽108的相邻组112的外沟槽108合并。最终空腔103和隔壁104的合适尺寸为：在约0.1μm至约1μm之间的参数“a”；在约1μm至约2μm之间的参数“b”；在约10μm至约100μm之间的参数“c”；以及在约1μm至约5μm之间的参数“d”。
在图1C中图示了空腔103的形成之后晶片100的结构。如其中所图示的，空腔103被形成为到第一表面101比到第二表面102更近，使得空腔103和第一表面101之间仅剩下相当薄的材料层。
在进一步的过程中，如图1D中所图示，在半导体晶片100的第一表面101上形成半导体层120。例如通过外延沉积，可形成半导体层120。在这种情况下，对于将形成的外延层120，晶片100是种子晶片。对于外延生长，晶片100的半导体材料被至少部分地，通常完全地，暴露在第一表面101处。
空腔103的形成之后第一表面101的结晶属性能足以起到用于外延生长的种子层的作用。这对于相同或不同半导体材料的外延生长来说是适用的。
根据一个实施例，晶片100和外延层120包括相同的半导体材料，例如Si。
根据另一实施例，晶片100包括第一半导体材料，例如Si，而外延层120包括不同的半导体材料，例如GaN。暴露的Si表面可被用于沉积GaN，因为两个半导体材料均具有相似的晶格常数。 图1A至1F中所图示的本实施例中，外延层120包括使用适当适应的过程而被沉积在包括Si的晶片100上的GaN。
由于晶片100起到种子晶片的作用，期望在后面的过程中从所形成的外延层120中去除晶片100。由空腔103形成的分离区109将促进该分离。除此之外，空腔103和隔壁104部分机械地从晶片100将外延层120“解耦”。
GaN和Si具有不同的热膨胀系数（Si：2.6·10-6/°K；GaN:6·10-6/°K)。外延沉积在升高的温度下发生，例如在高于800℃的温度下、例如在约1000℃的温度下。在随后的冷却期间，由于不同半导体材料的不同热收缩率，晶片100和外延层120的层布置中出现机械张力。例如，假设具有6英寸大小的晶片Si晶片100，其具有在约1000℃下沉积其上的GaN层120。在冷却到环境温度之后，由于不同的收缩，GaN层120到Si晶片100的外边缘之间的偏移量将约为250μm。然而，由于GaN层120和晶片100彼此二维接触，不同的收缩将导致冷却期间大的机械应力，这将引起GaN层102中的裂纹。
为了避免冷却期间大的机械应力，并促进Si晶片100从GaN层120的分离，提供了接近晶片100的第一表面101的空腔103。空腔103减小了分离区109的层级中Si材料的横截面积。冷却期间，GaN层120比Si晶片100收缩更快。这在GaN层120和晶片100的边缘处最为明显。由于不同收缩引起的机械应力因此被集中在隔壁104中，然而，由于它们相当小的高度，其不能充分地弯曲来补偿不同的收缩。结果，隔壁104打破。这通常将在GaN层102和晶片100的外边缘处开始，因为该两种半导体材料之间的横向偏移将在那里最为明显。然后，在进一步冷却时，打破朝向晶片100的中心进行。一旦GaN层102和晶片100的层布置被冷却至环境温度，几乎所有的隔壁104被打破。可以通过蚀刻或者通过施加受控制的机械冲击（例如超声）来切割未被打破的隔壁104。下面将进一步描述可与上面的实施例相结合的、采用超声的合适的实施例。根据一个实施例，执行随后的湿化学蚀刻或机械加工，以用于最终沿分离区109分割晶片100。
由GaN层120和Si晶片100的不同膨胀或收缩引起的、并作用于隔壁104上的剪切应力近似被放大由面积比所定义的倍数，该面积比为当在向第一表面101上的投影中看时，空腔103的面积和隔壁104的面积之间的比率。在许多情况下，该比率可被近似为c/d。由于空腔103“上方”的半导体材料和空腔103“下方”的半导体材料仅通过隔壁104彼此互连，机械应力将集中在隔壁104中。空腔103相对于隔壁104越大，作用于隔壁104的应力越大。出于说明的目的，如图3C中所指示的，假设空腔103和隔壁104的同心布置。此外，假设隔壁104具有约2μm的横向宽度“d”，而对应于相邻隔壁104之间距离的空腔103的横向宽度“c”约为50μm。在此情况下，作用于隔壁104的剪切应力则被增大到约25倍。在隔壁104的点态布置的情况下，如图3A中所图示的，且假设d约为1μm，以及c约为10μm，则倍数将约为100或甚至更高，因为由空腔103所覆盖的面积几乎是由隔壁104所覆盖的面积的100倍。
为了改善对隔壁104的热诱发的打破，空腔103上方的晶片100的半导体材料的机械属性应该由沉积的GaN层120的机械特性所主导。根据一个实施例，外延GaN层120的厚度因此至少是晶片100的空腔103和第一表面101之间的第一距离“a”的10倍，通常至少是50倍。因此，由空腔103上方的晶片100的材料所形成的Si层的厚度显著大小于外延层120的厚度。
另一方面，空腔103下方的晶片100的半导体材料的机械属性应该由Si的机械特性所主导。根据一个实施例，第二距离“e”因此是第一距离“a”的至少50倍。
结果是，当机械冲击被施加到隔壁104来沿分离区109分割晶片100时，至少一些或全部隔壁104被打破。在该实施例中，机械冲击是晶片100的半导体材料和外延层120的半导体材料的不同的热性能的结果。还可施加附加的外部冲击，例如通过超声。
出于说明的目的，空腔103上方的厚度对应于第一距离“d”的晶片100的半导体材料的厚度，可在约0.1μm到约1μm的范围中。晶片100的总厚度可为约500μm，而如图2中所指示的，外延层120的厚度“z”可为约50μm到约100μm。
上述方法允许Si上形成相当厚的GaN层，而在沉积的GaN层120内没有裂纹的风险。出于若干原因，从加工的角度来看这是有益的。
一个原因是，Si晶片相对于用于GaN的其他合适的种子材料（例如蓝宝石或SiC）是相当廉价的。此外，当前技术仅能提供6英寸蓝宝石或SiC晶片，而硅技术能够提供达到12英寸的晶片。因此，沉积的GaN层将具有与大的12英寸Si晶片相同的尺寸，并因而允许更多器件的集成。
进一步的原因是，甚至可能形成厚GaN层。Si种子晶片100仅被用作通常在将器件集成到GaN层之前被去除的起始材料。因此，期望具有足以为随后过程提供机械稳定性的厚度的GaN层，即，从晶片100分离的GaN层120用作用于进一步加工的晶片。由于空腔103从种子晶片100机械地“解耦”沉积的GaN层120，因此可以形成厚的GaN层。在没有由空腔103形成的分离区109的情况下，Si上沉积的GaN层的厚度会被限制为约6μm以避免GaN层中的裂纹。因此，可以产生具有大于6μm（例如从约50μm到约100μm）的厚度的GaN层120。
另一个原因是，通过沿分离区109分割种子晶片100，空腔103促进GaN层120从种子晶片100分离。因此，不要求必须采用如智能切割技术所需的离子注入。此外，分离在冷却期间几乎自动地发生，而无需任何附加步骤。
因此，根据一个实施例，提供了一种用于制造半导体衬底的方法，其包括提供具有第一表面和与第一表面相对的第二表面的种子晶片，其中种子晶片包括在种子晶片的第一表面处暴露的第一半导体材料。当在垂直于第一表面的横截面中看时，在离第一表面第一距离处在种子晶片中形成空腔，其中空腔被由种子晶片的第一半导体材料所形成的隔壁彼此横向隔开。空腔形成分离区。进一步过程包括，在升高的温度下在种子晶片的暴露的第一半导体材料上沉积不同于第一半导体材料的第二半导体材料，具有的厚度至少是种子晶片的空腔和第一表面之间的第一距离的十倍。进一步过程包括利用种子晶片的第一表面上沉积的第二半导体材料冷却种子晶片，以引起由于第一半导体材料和第二半导体材料的不同的热收缩而作用于隔壁的机械应力，其中机械应力导致至少一些隔壁打破以沿着分离区至少部分地分割种子晶片。
由第一和第二半导体材料的不同热变形所引起的剪切应变部分地或完全地由将打破的隔壁所“吸收”。因此第二半导体材料可以是相当厚的，而在第二半导体材料中没有裂纹产生的风险。
图1E图示了隔壁104在冷却和打破后的情况。外延层120和晶片100的最终不同的横向延伸也被图示。
根据另一实施例，提供了一种用于制造半导体衬底的方法，其包括提供具有第一表面和与第一表面相对的第二表面的种子晶片，其中种子晶片由暴露于种子晶片的第一表面处的半导体材料组成。当在垂直于第一表面的横截面中看时，在离第一表面第一距离处在种子晶片中形成空腔，其中空腔被由种子晶片的半导体材料所形成的隔壁彼此横向隔开。空腔形成分离区。在种子晶片的暴露的半导体材料上形成外延层，具有的厚度大于种子晶片的空腔和第一表面之间的第一距离。通过对隔壁施加机械冲击来打破至少一些隔壁以沿分离区分割半导体晶片。
根据一个实施例且如图1E中所示的，在隔壁104打破后，残留晶片100a保持附着到外延层120。残留晶片100a由晶片100的材料形成，其与外延层120保持接触，并且其主要由空腔103上方的半导体材料形成。
在进一步的过程中，在残留晶片100a保持附着的一侧处加工外延层120，例如通过抛光、研磨或蚀刻。残留晶片100a可仅被抛光来提供光滑表面，或者可被完全去除，如图1F中所图示的。结果，外延层120具有第一表面121，以及所加工的第二表面122a，该第一表面121为外延层120的初始上部且暴露的表面。
此外，晶片100还可在其形成空腔103的一侧被抛光，以获得光滑的被加工的第一表面101a。然后晶片100可作为种子晶片被重新使用，包括如上文所述的空腔形成。
如图1G中图示的，在进一步的过程中，通过形成至少一个掺杂区151、152，半导体器件150被集成在外延层120中，在此情况下在第一表面处。例如，功率GaN器件，举几个例子，例如FET、IGBT和二极管，可被集成为横向器件或者纵向器件。
在进一步的过程中，各个半导体器件150可以沿垂直切割线160被彼此分离，如图1G所示。
在上文所述实施例中，在晶片100的分割和残留晶片100a的可选去除之后集成半导体器件150。对于当外延层120是由不同于晶片100的半导体材料的半导体材料所制成时的情况而言，这是特别有利的。
上述方法可被无关地应用到半导体材料的任何组合，无论晶片100或外延层120是具有较高还是较低的热膨胀系数。在沉积、冷却、加热期间或由于其他原因，在不同半导体材料之间产生的机械张力，将被隔壁104的不可逆变形和最终打破所吸收。
上述实施例利用由不同半导体材料的热变形所引起的固有发生的机械张力。在进一步的实施例中，外部诱发的机械张力被用于打破隔壁。
接下来参考图4A到4D描述进一步的实施例。
提供具有第一表面201和与第一表面201相对的第二表面202的第一晶片200。本实施例中第一晶片200由Si制成，但是还可以由其他半导体材料制成，举几个例子例如SiC、SiGe、蓝宝石和GaN。如本文中先前所述形成空腔203。在本实施例中，空腔203在第一晶片200中彼此互连，且类似于以上实施例，被置于离第一表面201第一距离“a”处。在垂直于第一表面201的横截面中看时，空腔203被由第一晶片200的材料所形成的隔壁204彼此横向隔开。类似于本文中先前所述的实施例，空腔203形成分离区209。可如本文先前所描述的执行空腔203的形成。因此，这里省略了空腔形成过程的详细描述。图4A示出了具有横向延伸的空腔203的第一晶片200。
在进一步的过程中，在第一晶片200的第一表面201上形成半导体层220。半导体层220可以为外延层或接合层。可以根据具体需要，选择半导体层220的厚度和掺杂。在外延沉积的情况下，第一晶片200用作种子晶片。
如图4B中所图示的，在进一步的过程中，用水溶液206（例如纯水）来填充空腔203。
在进一步的过程中，通过经由水溶液206对隔壁204施加机械冲击来打破隔壁204，以沿分离区209分割第一晶片200。例如，可通过空腔203内水溶液206的膨胀或通过供应给水溶液206的超声来产生机械冲击。
根据一个实施例，水溶液206具有的凝冻点。在纯水的情况下，凝冻点为0℃。为了打破隔壁204，水溶液206在互连的空腔203中被冷却至凝冻点以下以引起水溶液206的膨胀。通常，晶片200连同半导体层220一起被冷却至凝冻点以下。水溶液206开始凝冻并膨胀。该膨胀产生大的机械冲击，其最终导致隔壁204内的破裂和打破，因为隔壁204由于其较小的横截面积是最弱的机械元件。由于膨胀的凝冻水溶液206，隔壁204被破坏。
根据一个实施例，在用水溶液206填充空腔203之前，在空腔203的内表面上形成亲水层270。这在图4A中被图示。亲水层270促进用水溶液206填充空腔203，如果第一晶片200的半导体材料是疏水的，则该填充将是困难的。
根据一个实施例，通过氧化空腔203的内表面形成亲水层270。这可在空腔203的形成和用水溶液206填充之间的任何时间完成。亲水层270引起作用于水溶液206的大的毛细作用力，其将水溶液206吸到空腔203中。由于空腔203彼此互连，所有的空腔203被填充。
为了防止气泡，第一晶片200可以首先经受真空以从空腔203去除气体，然后是将第一晶片200浸入到水溶液206中。这有利于保持填充期间的真空条件。
根据一个实施例，在通过形成至少一个掺杂区251、252而分割第一晶片200之前，至少一个半导体器件250，通常多个半导体器件250被集成到半导体层220中。这在图4C中被图示。在半导体器件250的部分或完全集成期间，半导体层220与第一晶片200接触。如果半导体层220本身不是机械稳定的，则第一晶片200起到用于半导体层220的载体晶片的作用。因此，半导体层220可以比第一晶片200薄。
半导体层220包括暴露的第一表面221和与第一晶片200的第一表面201相接触的第二表面222。半导体器件250的集成至少在半导体层220的第一表面221处发生。
在半导体器件250的部分或完全集成之后，如上文所述且在图4C中所示出的，沿着分离区209分割第一晶片200。类似于本文先前所述的，残留晶片200a保持耦合到半导体层220的第二表面222。可最终去除或仅仅抛光残留晶片200a。图4D示出了完全去除的残留晶片200a的情况。在该情况下，半导体层220具有加工的第二表面222a，在该加工的第二表面222a处可集成半导体器件250的进一步结构。
类似于本文先前所述的，第一晶片200可在其第一表面201处被抛光或研磨，以在分割后平坦化此表面以具有平坦的加工过的第一表面201a。然后可重新使用第一晶片200。
鉴于上文，一种用于制造具有集成在其中的半导体器件的半导体衬底的方法，包括提供具有第一表面201和与第一表面201相对的第二表面202的种子晶片200。种子晶片200包括种子晶片200的第一表面201处暴露的半导体材料。在离第一表面201第一距离处的种子晶片200中形成空腔203，其中当在垂直于第一表面201的横截面中看时，空腔203被由种子晶片200的半导体材料所形成的隔壁204彼此横向隔开。空腔203形成分离区209。在种子晶片的第一表面201处，外延层220被沉积在种子晶片200的暴露的半导体材料200上。通过在外延层220中形成掺杂区251、252，半导体器件250至少部分地被集成在外延层220中。通过对隔壁204施加机械冲击来打破隔壁204，以沿分离区209分割种子晶片200。
根据一个实施例，空腔203被彼此互连，且用具有凝冻点的水溶液206填充。打破隔壁204包括将空腔203中的水溶液206冷却到凝冻点以下，来引起将打破隔壁204的水溶液206的膨胀。
与图1A到1G中所图示的实施例不同，在分割第一晶片或种子晶片200之前开始半导体器件250的集成。
在进一步的实施例中，通过对水溶液206施加超声，隔壁204经受机械应力。因此，代替冷却，超声通常从第二表面202被耦合到第一晶片200中。根据一个实施例，空腔203中的水溶液206经受超声来引起水溶液206的空化（cavitation）。空化可导致在空腔203内产生压强的气泡。结果，空腔203爆炸，类似于导致打破隔壁204的凝冻水溶液206的情况，因而沿着预定义的分离区209分割第一晶片200。
空化引起极端的局部效应，例如具有达到1000km\h的速度、达到2000bar的压强和达到4500℃的温度的流动。这些极端的局部效应引起隔壁204的机械故障，并因此引起第一晶片200的分层。为了产生空化，可以适当选择所供应的超声的频率和能量。此外，超声应用也可以与经受超声时经历空化的其他液体相结合。
超声应用可与本文所述的任何其他分离方法相结合。
在替代的实施例中，在尚未用水溶液206填充空腔203的情况下供应超声。例如可从第一晶片200的第二表面202供应超声。由于隔壁204的受限制的横截面积，超声被集中在分离区209的层级中的隔壁204中，并因而也将超声能量集中到隔壁204中。结果，隔壁204将打破。如本文先前所述，隔壁204中的能量增加近似等于空腔203和隔壁204之间的面积比，且通常在10和100之间的范围内。
接下来参考图5A到5D描述进一步的实施例。类似于图4A到4D的实施例，提供了具有第一表面201和与第一表面201相对的第二表面202的种子晶片200，其中种子晶片200包括种子晶片的第一表面201处暴露的半导体材料。在离第一表面201第一距离处在种子晶片200中形成空腔203。当在垂直于第一表面201的横截面中看时，空腔203被由种子晶片200的半导体材料所形成的隔壁204彼此横向隔开。空腔203形成分离区209。在进一步的过程中，在种子晶片200的第一表面201处，外延层220被沉积在种子晶片200的暴露的半导体材料200上。在进一步的过程中，通过在外延层220中形成掺杂区251、252，半导体器件250至少部分地被集成在外延层220中。图5A中图示了所得到的结果，其基本上对应于图4B中图示的结构，除了未用水溶液填充空腔203。
在半导体器件250的部分或完全集成之后，从外延层220的第一表面221延伸至少直到空腔203的纵向分离沟槽261被形成在半导体器件250之间。分离沟槽261用作纵向切割区，用于对半导体器件250进行个体化。
例如通过等离子蚀刻或激光切割可形成分离沟槽261。分离沟槽261的深度至少应远到空腔203，且通常比空腔203更深。从外延层220的第一表面221形成分离沟槽261来确保外延层220被干净地切割，该外延层220是用于集成半导体器件250的层。图5B中图示了分离沟槽261的形成之后的结构。现在半导体器件250被个体化，并形成通过种子晶片200仍然彼此相接触的相应的单个芯片。
仍然彼此相连接的个体化的芯片，可由适于处理半导体芯片的合适工具（例如拾放工具280）所抓取。由于可附加地供应此机械处理或超声，例如通过适当适应的拾放工具280，与种子晶片200的任一余留接触将打破。替代地，可提供例如从种子晶片200的第二表面202供应超声的单独的超声发射器240。在任一情况下，隔壁204经历引起隔壁204的破坏的机械冲击。因此，通过对隔壁204施加机械冲击来打破隔壁204以沿分离区209分割种子晶片200。这在图5C中被图示，其中第一芯片已被转移到另一位置，例如被放置在引线框架上。
接下来参考图6A到6F描述进一步的实施例。提供具有第一表面301和与第一表面301相对的第二表面302的第一晶片300。第一晶片300由Si组成，但是还可由其他半导体材料组成。在离第一表面301第一距离处的第一晶片300中形成空腔303。当在垂直于第一表面301的横截面中看时，空腔303被由第一晶片300的半导体材料所形成的隔壁304彼此横向隔开。空腔303形成分离区309。所得到的结构基本上与图1A至图1C中所示的过程后的结构相同，以便为进一步的细节对上文的对应描述做出参考。
在进一步的过程中，第二晶片320被接合在第一晶片300的第一表面301上。第二晶片320由Si组成，且可以包括与第二晶片320的第二表面322相接触的接合层330。第二晶片320还包括第一表面321。接合层330还可以被形成在第一晶片300的第一表面301上。替代地，可以在没有任何接合层的情况下执行接合。通常，接合层330是绝缘层，例如氧化硅层。图6A中图示了在将第二晶片320接合到第一晶片300上之后的结构情况。
在进一步的过程中，通过对隔壁304施加机械冲击来破坏隔壁204以沿分离区309分割第一晶片300。残留晶片300a保持附着到第二晶片320，其中残留晶片300a由空腔303上方，即第一晶片300的空腔303和第一表面301之间的第一晶片300的材料所形成。图6C中图示了得到的结构。
根据一个实施例，根据本文先前描述的任意分离方法来执行对第一晶片300的分离。例如，形成空腔303使得它们与彼此互连。然后将具有凝冻点的水溶液306填充到空腔303中。随后在空腔303中冷却水溶液306到凝冻点以下，由于空腔303内水溶液306的膨胀而引起隔壁304打破。为了促进用水溶液306填充空腔303，在用水溶液306填充空腔303之前，可在空腔303的内表面上形成亲水层370，例如氧化层。
替代地，如本文先前描述的，互连的空腔303中的水溶液306经受超声以引起水溶液306的空化。这在图6B中被图示，其使用单独的超声发射器340。
在进一步的过程中，如图6D中所图示，残留晶片300a被抛光以具有平坦的加工后的表面307。加工残留晶片300a可使用任何合适方法。
然后，由第二晶片320机械支撑的残留晶片300a被用作种子层以用于后续的外延沉积，如图6E中所示，其示出了具有被倒置接合于其的残留晶片300a的第二晶片320。
如图6E中所示，在残留晶片300a上生长外延层380。外延层380具有第一表面321，且用作用于集成半导体器件的有效层。将掩埋的接合层330用作掩埋的绝缘层，使得使用以上过程，制造出拥有具有所期望厚度和本底掺杂的使用层（外延层380）的SOI晶片。SOI晶片由外延层380、残留晶片300a、绝缘接合层330和第二晶片320所形成。
在进一步的过程中，如图6F中所图示的，通过在外延层380中形成掺杂区351、352，半导体器件350至少部分地被集成在外延层380中。在半导体器件350的部分或完全集成之后，通过沿着图6F中由虚线所指示的切割线360切割SOI晶片来个体化半导体器件350。
空腔303和隔壁304的几何关系可以在此实施例中与在图1A至1G中所图示的实施例中是相同的。图7示出了使用与图2中的相同参数的几何关系。
图8A到8C示出了互连的空腔300的实施例，其可被用于任意以上实施例中，且特定地用于使用水溶液的那些实施例中。图8A基本上对应于图3A，因为仅有一个大的空腔303。图8B和8C中，相邻空腔303通过互连305彼此互连，该互连305基本上由隔壁304中的开口所形成。形成互连305使得在紧密间隔的沟槽108的相邻组112之间提供附加的沟槽108。对于细节，对图1A到1C中所图示的过程的描述做出参考。互连305可被布置在任何位置处，只要它们确保用水溶液306填充所有或至少大部分的空腔303可被可靠地。
为了易于描述，使用空间相对术语，例如“下方”、“下方”、“下部”、“上面”、“上部”等等来解释一个元件相对于第二个元件的定位。除与图中所描绘的那些取向不同的取向之外，这些术语意在涵盖器件的不同取向。此外，例如“第一”、“第二”等等的术语，也被用来描述各种元件、区域、部分等等，且也不意在是限制性的。整个说明书中，相同的术语指代相同的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“含有”等等是开放式术语，其指示了所陈述元件或特征的存在，但不排除附加的元件或特征。除非上下文另有明确指示，否则冠词“一”、“一个”（a，an）和“该”（the）意在包括复数以及单数。
考虑到以上范围的变形和应用，应当理解的是，本发明不被前面的描述所限制，也不被附图所限制。而是，本发明仅由所附权利要求及其合法等同方式所限制。

Claims (41)

1. 一种用于制造半导体衬底的方法，包括：
提供具有第一表面和与所述第一表面相对的第二表面的半导体晶片；
当在垂直于所述第一表面的横截面中看时，在离所述第一表面第一距离处在所述半导体晶片中形成空腔，所述空腔被由所述晶片的半导体材料所形成的隔壁彼此横向隔开，所述空腔形成分离区；
在所述半导体晶片的所述第一表面上形成半导体层；以及
通过对所述隔壁施加机械冲击来打破至少一些隔壁，以沿所述分离区分割所述半导体晶片。
2. 根据权利要求1的方法，其中在所述隔壁的打破之后，残留晶片保持附着到所述半导体层，所述方法进一步包括：
在所述残留晶片保持附着的一侧处加工所述半导体层，其中所述加工包括抛光、研磨和蚀刻中的至少一个。
3. 根据权利要求1的方法，其中所述空腔具有高度b和横向宽度c，其中比率c：b介于约10:1和约100:1之间。
4. 根据权利要求1的方法，其中对所述隔壁施加机械冲击包括下列中至少一个：
使所述隔壁经受超声；
用具有凝冻点的水溶液填充所述空腔，并将所述水溶液冷却至所述凝冻点以下，以引起所述空腔内的所述水溶液的膨胀；以及
使所述隔壁经受由所述晶片和半导体材料层的热变形所引起的机械应力。
5. 根据权利要求1的方法，其中形成所述空腔包括：
在所述晶片的所述第一表面中形成紧密间隔的沟槽的多个组，所述沟槽至少从所述第一表面延伸到对应于所述第一距离的深度；以及
在脱氧环境中以升高的温度回火所述晶片，以引起所述晶片的半导体材料的表面迁移，直到所述紧密间隔的沟槽的相应组中的沟槽聚结到相应的空腔。
6. 根据权利要求5的方法，其中升高的温度介于约1000℃和约1150℃之间。
7. 一种用于制造半导体衬底的方法，包括：
提供具有第一表面和与所述第一表面相对的第二表面的种子晶片，所述种子晶片包括暴露在所述种子晶片的所述第一表面处的半导体材料；
当在垂直于所述第一表面的横截面中看时，在离所述第一表面第一距离处在所述种子晶片中形成空腔，所述空腔被由所述种子晶片的半导体材料所形成的隔壁彼此横向隔开，所述空腔形成分离区；
在所述种子晶片的暴露的半导体材料上形成外延层，所述外延层具有大于所述种子晶片的所述空腔和第一表面之间的第一距离的厚度；以及
通过对所述隔壁施加机械冲击来打破至少一些隔壁，以沿所述分离区分割所述半导体晶片。
8. 根据权利要求7的方法，其中所述外延层的厚度至少是所述种子晶片的所述空腔和第一表面之间的第一距离的10倍。
9. 根据权利要求7的方法，其中将所述空腔从所述种子晶片的第二表面隔开第二距离，所述第二距离至少是所述第一距离的50倍。
10. 根据权利要求7的方法，其中所述空腔具有高度b和横向宽度c，其中比率c：b介于约10:1和约100:1之间。
11. 根据权利要求7的方法，其中在打破所述隔壁之后，残留晶片保持附着到所述外延层，所述方法进一步包括下列之一：
从所述外延层去除所述残留晶片；以及
对所述残留晶片进行抛光。
12. 一种用于制造半导体衬底的方法，包括：
提供具有第一表面和与所述第一表面相对的第二表面的种子晶片，所述种子晶片包括暴露在所述种子晶片的所述第一表面处的第一半导体材料；
当在垂直于所述第一表面的横截面中看时，在离所述第一表面第一距离处在所述种子晶片中形成空腔，所述空腔被由所述种子晶片的所述第一半导体材料所形成的隔壁彼此横向隔开，所述空腔形成分离区；
在升高的温度下，在所述种子晶片的暴露的第一半导体材料上沉积不同于所述第一半导体材料的第二半导体材料，所述第二半导体材料具有至少是所述种子晶片的所述空腔和第一表面之间的所述第一距离的10倍的厚度；以及
用沉积在所述种子晶片的第一表面上的所述第二半导体材料冷却所述种子晶片，以引起由于所述第一半导体材料和所述第二半导体材料的不同热收缩而作用于所述隔壁上的机械应力，其中所述机械应力导致至少一些隔壁的打破，以至少部分地沿着所述分离区分割所述种子晶片。
13. 根据权利要求12的方法，其中将所述空腔从所述种子晶片的第二表面隔开第二距离，所述第二距离至少是所述第一距离的10倍。
14. 根据权利要求12的方法，其中相邻空腔之间的隔壁具有横向厚度d，以及所述空腔具有高度b，其中比率b:d为5:1或更小。
15. 根据权利要求14的方法，其中比率b:d为3:1或更小。
16. 根据权利要求12的方法，其中所述空腔具有高度b和横向宽度c，其中比率c：b介于约10:1和约100:1之间。
17. 根据权利要求12的方法，其中，当在向所述种子晶片的所述第一表面上的投影中看时，所述空腔为环状并且以基本上同心的方式被布置。
18. 根据权利要求12的方法，其中形成所述空腔包括：
在所述种子晶片的所述第一表面中形成紧密间隔的沟槽的多个组，所述沟槽至少从所述第一表面延伸到对应于所述第一距离的深度；以及
在脱氧环境中以升高的温度回火所述种子晶片，以引起所述种子晶片的第一半导体材料的表面迁移，直到所述紧密间隔的沟槽的相应组中的沟槽被聚结到相应的空腔。
19. 根据权利要求18的方法，其中所述升高的温度介于约1000℃ 和约1150℃之间。
20. 根据权利要求12的方法，其中所述第一半导体材料为硅，且所述第二半导体材料为GaN、蓝宝石和SiC之一。
21. 根据权利要求12的方法，其中在所述隔壁的打破之后，残留晶片保持附着到所述外延层，所述方法进一步包括：
从所述外延层去除所述残留晶片。
22. 根据权利要求12的方法，进一步包括：
在通过形成至少一个掺杂区来分割所述种子晶片之后，将至少一个半导体器件集成到所述外延层中。
23. 一种用于制造半导体衬底的方法，包括：
提供具有第一表面和与所述第一表面相对的第二表面的第一晶片；
在离所述第一表面第一距离处在所述第一晶片中形成彼此互连的空腔，其中，当在垂直于所述第一表面的横截面中看时，所述空腔被由所述第一晶片的材料所形成的隔壁彼此横向隔开，所述空腔形成分离区；
在所述第一晶片的所述第一表面上形成半导体层；
用水溶液填充所述空腔；以及
通过经由水溶液对所述隔壁施加机械冲击来打破所述隔壁，以沿所述分离区分割所述第一晶片。
24. 根据权利要求23的方法，其中所述水溶液具有凝冻点，并且其中打破所述隔壁包括将互连的空腔中的所述水溶液冷却至凝冻点以下以引起所述水溶液的膨胀。
25. 根据权利要求23的方法，进一步包括：
在用所述水溶液填充所述空腔之前，在所述空腔的内表面上形成亲水层。
26. 根据权利要求25的方法，其中形成所述亲水层包括使所述空腔的内表面氧化。
27. 根据权利要求23的方法，其中打破所述隔壁包括使所述空腔中的所述水溶液经受超声，以引起所述水溶液的空化。
28. 一种用于制造具有集成在其中的半导体器件的半导体衬底的方法，包括：
提供具有第一表面和与所述第一表面相对的第二表面的种子晶片，所述种子晶片包括暴露在所述种子晶片的所述第一表面处的半导体材料；
在离所述第一表面第一距离处在所述种子晶片中形成空腔，其中，当在垂直于所述第一表面的横截面中看时，所述空腔被由所述种子晶片的半导体材料所形成的隔壁彼此横向隔开，所述空腔形成分离区；
在所述种子晶片的所述第一表面处，在所述种子晶片的暴露的半导体材料上沉积外延层；
通过在所述外延层中形成掺杂区来至少部分地在所述外延层中集成半导体器件；以及
通过对所述隔壁施加机械冲击来打破所述隔壁，以沿所述分离区分割所述种子晶片。
29. 根据权利要求28的方法，其中将所述空腔彼此互连，所述方法进一步包括：
用具有凝冻点的水溶液来填充互连的空腔；以及
通过将所述空腔中的所述水溶液冷却至所述凝冻点以下以引起所述水溶液的膨胀，来打破所述隔壁。
30. 根据权利要求29的方法，进一步包括：
在用所述水溶液填充所述空腔之前，在所述空腔的内表面上形成亲水层。
31. 根据权利要求28的方法，其中将所述空腔彼此互连，所述方法进一步包括：
用水溶液来填充互连的空腔；以及
通过使所述空腔中的所述水溶液经受超声以引起所述水溶液的空化，来打破所述隔壁。
32. 根据权利要求28的方法，其中打破所述隔壁包括使所述隔壁经受超声。
33. 根据权利要求28的方法，其中在所述隔壁的打破之后，残留晶片保持附着到所述外延层，所述方法进一步包括：
从所述外延层去除所述残留晶片。
34. 根据权利要求28的方法，进一步包括：
形成从所述外延层的第一表面至少延伸到半导体器件之间的所述空腔的纵向分离沟槽。
35. 一种用于制造半导体衬底的方法，包括：
提供具有第一表面和与所述第一表面相对的第二表面的第一晶片；
在离所述第一表面第一距离处在所述第一晶片中形成空腔，其中，当在垂直于所述第一表面的横截面中看时，所述空腔被由所述第一晶片的半导体材料所形成的隔壁彼此横向隔开，所述空腔形成分离区；
将第二晶片接合在所述第一晶片的所述第一表面上；
通过对所述隔壁施加机械冲击来打破所述隔壁，以沿所述分离区分割所述第一晶片，使得残留晶片保持附着到所述第二晶片；以及
在所述残留晶片上沉积外延层。
36. 根据权利要求35的方法，进一步包括：
通过在所述外延层中形成掺杂区，来至少部分地在所述外延层中集成半导体器件。
37. 根据权利要求36的方法，进一步包括：
在沉积所述外延层之前对所述残留晶片进行抛光。
38. 根据权利要求35的方法，其中将所述空腔彼此互连，所述方法进一步包括：
用具有凝冻点的水溶液填充空腔；以及
通过将所述空腔中的所述水溶液冷却至所述凝冻点以下以引起所述水溶液的膨胀，来打破所述隔壁。
39. 根据权利要求38的方法，进一步包括：
在用所述水溶液填充所述空腔之前，在所述空腔的内表面上形成亲水层。
40. 根据权利要求35的方法，其中将所述空腔彼此互连，所述方法进一步包括：
用水溶液填充所述空腔；以及
通过使所述空腔中的所述水溶液经受超声以引起所述水溶液的空化，来打破所述隔壁。
41. 根据权利要求35的方法，其中所述第二晶片包括接合层，其中将所述第二晶片接合在所述第一晶片的所述第一表面上包括：
用所述第二晶片的接合层将所述第二晶片接合在所述第一晶片的所述第一表面上。
CN201310447890.6A 2012-09-27 2013-09-27 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法 Pending CN103700577A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/628,301 US9406551B2 (en) 2012-09-27 2012-09-27 Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
US13/628,301 2012-09-27

Publications (1)

Publication Number Publication Date
CN103700577A true CN103700577A (zh) 2014-04-02

Family

ID=50235482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310447890.6A Pending CN103700577A (zh) 2012-09-27 2013-09-27 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法

Country Status (3)

Country Link
US (2) US9406551B2 (zh)
CN (1) CN103700577A (zh)
DE (1) DE102013110126A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826383A (zh) * 2014-12-17 2016-08-03 长城半导体公司 具有空腔的半导体器件
CN110581058A (zh) * 2018-06-08 2019-12-17 上海和辉光电有限公司 一种多晶硅薄膜制作方法
CN113261076A (zh) * 2018-12-26 2021-08-13 汉阳大学校产学协力团 利用离子注入制造氮化镓衬底的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
DE102014116276A1 (de) 2014-11-07 2016-05-12 Osram Opto Semiconductors Gmbh Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
DE102015104147B4 (de) 2015-03-19 2019-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Ablösung eines Aufwachssubstrats von einer Schichtenfolge
DE102015209889B4 (de) 2015-05-29 2018-12-06 Siltronic Ag Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung
US9704820B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and associated semiconductor manufacturing system
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体
DE102017125276A1 (de) 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
DE102018102415B4 (de) * 2018-02-02 2022-09-01 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019102323A1 (de) 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE102019106124A1 (de) * 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102019207990B4 (de) * 2019-05-31 2024-03-21 Disco Corporation Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
US20220375749A1 (en) * 2019-09-27 2022-11-24 Kwansei Gakuin Educational Foundation Method of manufacturing sic semiconductor device and sic semiconductor device
CN111952239B (zh) * 2020-08-21 2024-05-24 中国科学院上海微系统与信息技术研究所 具有空腔结构的半导体衬底及其制备方法
CN115346892A (zh) * 2021-05-14 2022-11-15 日扬科技股份有限公司 固体结构的加工装置及加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303405B1 (en) * 1998-09-25 2001-10-16 Kabushiki Kaisha Toshiba Semiconductor light emitting element, and its manufacturing method
US20020096717A1 (en) * 2001-01-25 2002-07-25 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US20040142542A1 (en) * 2001-06-28 2004-07-22 Brian Murphy Film or layer made of semi-conductive material and method for producing said film or layer
CN1716577A (zh) * 2004-06-24 2006-01-04 硅电子股份公司 半导体衬底及其制造工艺
US20060063352A1 (en) * 2004-09-16 2006-03-23 Stmicroelectronics S.R.I Process for manufacturing wafers of semiconductor material by layer transfer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US9245760B2 (en) 2010-09-30 2016-01-26 Infineon Technologies Ag Methods of forming epitaxial layers on a porous semiconductor layer
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303405B1 (en) * 1998-09-25 2001-10-16 Kabushiki Kaisha Toshiba Semiconductor light emitting element, and its manufacturing method
US20020096717A1 (en) * 2001-01-25 2002-07-25 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US20040142542A1 (en) * 2001-06-28 2004-07-22 Brian Murphy Film or layer made of semi-conductive material and method for producing said film or layer
CN1716577A (zh) * 2004-06-24 2006-01-04 硅电子股份公司 半导体衬底及其制造工艺
US20060063352A1 (en) * 2004-09-16 2006-03-23 Stmicroelectronics S.R.I Process for manufacturing wafers of semiconductor material by layer transfer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826383A (zh) * 2014-12-17 2016-08-03 长城半导体公司 具有空腔的半导体器件
CN110581058A (zh) * 2018-06-08 2019-12-17 上海和辉光电有限公司 一种多晶硅薄膜制作方法
CN110581058B (zh) * 2018-06-08 2022-01-18 上海和辉光电股份有限公司 一种多晶硅薄膜制作方法
CN113261076A (zh) * 2018-12-26 2021-08-13 汉阳大学校产学协力团 利用离子注入制造氮化镓衬底的方法

Also Published As

Publication number Publication date
US9406551B2 (en) 2016-08-02
DE102013110126A1 (de) 2014-03-27
US20140087541A1 (en) 2014-03-27
US20160307792A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
CN103700577A (zh) 用于制造半导体衬底的方法和用于制造集成在半导体衬底中的半导体器件的方法
CN102741999B (zh) 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
JP4845314B2 (ja) 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP6207170B2 (ja) 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法
US6551944B1 (en) Process for manufacturing a semiconductor material wafer comprising single-Crystal regions separated by insulating material regions
KR20080014453A (ko) Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법
US11081393B2 (en) Method for splitting semiconductor wafers
CN102326230B (zh) 形成集成电路的方法及所得结构
TWI787545B (zh) 用於製作混合集成用先進底材之方法
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
US20160211227A1 (en) Semiconductor Device Including a Protection Structure
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
KR102582992B1 (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
KR101568898B1 (ko) 방향성 박리를 사용한 반도체 온 절연체 구조를 생성하기 위한 방법 및 장치
CN104838501A (zh) 具有超结构造的纵型mosfet的半导体装置及其制造方法
US20140256117A1 (en) Methods of forming epitaxial layers
KR100853580B1 (ko) 전기적 전도성을 위해 결합된 기판을 주입하는 방법 및구조
JP5235462B2 (ja) レーザ加工方法及び半導体装置
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法
EP1977445A1 (en) Method of fabricating a semiconductor on insulator device having a frontside substrate contact
CN115084161A (zh) 三维存储器及其制作方法、存储系统、电子器件
KR20080029644A (ko) 반도체 소자 제조 방법
KR20070033534A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140402