DE102017125276A1 - Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip - Google Patents

Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip Download PDF

Info

Publication number
DE102017125276A1
DE102017125276A1 DE102017125276.2A DE102017125276A DE102017125276A1 DE 102017125276 A1 DE102017125276 A1 DE 102017125276A1 DE 102017125276 A DE102017125276 A DE 102017125276A DE 102017125276 A1 DE102017125276 A1 DE 102017125276A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
electronic circuits
trenches
layer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017125276.2A
Other languages
English (en)
Inventor
Thomas Schwarz
Lutz Höppel
Thorsten Frank Baumheinrich
Jens Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017125276.2A priority Critical patent/DE102017125276A1/de
Priority to PCT/EP2018/079335 priority patent/WO2019081668A1/de
Priority to CN201880070150.6A priority patent/CN111295745A/zh
Priority to DE112018004955.8T priority patent/DE112018004955A5/de
Priority to US16/758,659 priority patent/US11251081B2/en
Publication of DE102017125276A1 publication Critical patent/DE102017125276A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Das Verfahren zur Herstellung mehrerer Halbleiterchips (100) umfasst einen Schritt A), in dem ein Halbleitersubstrat (1) mit mehreren integrierten elektronischen Schaltungen (2) auf einer Oberseite (10) des Halbleitersubstrats bereitgestellt wird. In einem Schritt B) wird eine Opferschicht (3) auf eine Seite der Halbleitersubstrats aufgebracht. In einem Schritt C) werden Löcher (30) in die Opferschicht eingebracht, so dass über jeder elektronischen Schaltung zumindest ein Loch entsteht. In einem Schritt D) wird das Halbleitersubstrat mit der Opferschicht voran auf einen Träger (5) aufgeklebt, wobei eine Klebeschicht (4) zwischen der Opferschicht und dem Träger verwendet wird und wobei die Klebeschicht die Löcher auffüllt, sodass in den Löchern Halteelemente (40) aus der Klebeschicht entstehen. In einem Schritt E) wird das Halbleitersubstrat gedünnt. In einem Schritt F) werden Trenngräben (6) zwischen den elektronischen Schaltungen eingebracht, die sich von einer dem Träger abgewandten Seite der elektronischen Schaltungen bis zur Opferschicht erstrecken und das gedünnte Halbleitersubstrat durchdringen. In einem Schritt G) wird die Opferschicht im Bereich zwischen den elektronischen Schaltungen und dem Träger entfernt.

Description

  • Es wird ein Verfahren zur Herstellung mehrerer Halbleiterchips angegeben. Darüber hinaus wird ein Halbleiterchip angegeben.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, das eine parallele Montage mehrerer Halbleiterchips ermöglicht. Eine weitere zu lösende Aufgabe besteht darin, einen mit diesem Verfahren hergestellten Halbleiterchip anzugeben.
  • Diese Aufgaben werden unter anderem durch das Verfahren und den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt A), in dem ein Halbleitersubstrat mit mehreren integrierten elektronischen Schaltungen auf einer Oberseite des Halbleitersubstrats bereitgestellt wird.
  • Das Halbleitersubstrat erstreckt sich bevorzugt entlang einer Haupterstreckungsebene. Die Oberseite des Halbleitersubstrats kann sich im Wesentlichen parallel zur Haupterstreckungsebene erstrecken. Das Halbleitersubstrat ist beispielsweise ein Silizium-Substrat. Auf der Oberseite sind die elektronischen Schaltungen nebeneinander angeordnet.
  • Jede elektronische Schaltung kann ein oder mehrere elektronische Bauelemente umfassen, die miteinander verschaltet sind. Beispielsweise umfasst eine elektronische Schaltung ein oder mehrere Transistoren und/oder eine oder mehrere Dioden und/oder einen der mehreren Widerstände und/oder eine oder mehrere Kapazitäten. Die Transistoren können Feldeffekttransistoren oder Bipolartransistoren sein.
  • Die elektronischen Schaltungen sind in das Halbleitersubstrat integriert. Das heißt, die elektronischen Bauelemente der elektronischen Schaltungen sind teilweise in das Halbleitersubstrat integriert. In jeder elektronischen Schaltung bildet ein Bereich des Halbleitersubstrats, insbesondere der Bereich direkt unterhalb der Oberseite, einen funktionellen Bestandteil zumindest eines elektronischen Bauelements. Während des bestimmungsgemäßen Betriebs der elektronischen Schaltungen tritt also in diesem Bereich des Halbleitersubstrats ein Stromfluss oder Ladungsträgertransport auf. Insbesondere kann das Halbleitersubstrat n-dotierte Bereiche und/oder p-dotierte Bereiche unterhalb der Oberseite umfassen, die beispielsweise Bestandteile von Transistoren oder Dioden sind.
  • Das Halbleitersubstrat kann zusammenhängend, bevorzugt einfach zusammenhängend, ausgebildet sein. Es überspannt eine Mehrzahl von elektronischen Schaltungen und verbindet die elektronischen Schaltungen miteinander. Anders ausgedrückt werden die elektronischen Schaltungen im Waferverbund bereitgestellt.
  • Die laterale Ausdehnung des Halbleitersubstrats, gemessen parallel zur Haupterstreckungsebene, beträgt beispielsweise zwischen einschließlich 100 mm und 500 mm.
  • Die elektronischen Schaltungen umfassen insbesondere jeweils eine auf der Oberseite des Halbleitersubstrats ausgebildete Verdrahtungsschicht. Jede Verdrahtungsschicht umfasst beispielsweise ein elektrisch isolierendes Material, wie ein Oxid, insbesondere Siliziumoxid. In das elektrisch isolierende Material (ILD: interlayer dielectrics) sind Leiterbahnen, insbesondere metallische Leiterbahnen, eingebettet. Die Leiterbahnen können mit dem Halbleitersubstrat elektrisch verbunden sein. Teile der Leiterbahnen und des Halbleitersubstrats können die Transistoren oder Dioden oder Widerstände in der elektronischen Schaltung ausbilden. Kapazitäten in der elektronischen Schaltung werden beispielsweise innerhalb der Verdrahtungsschicht durch zueinander beabstandete Leiterbahnen gebildet. Die Verdrahtungsschicht ist beispielsweise zwischen einschließlich 3 µm und 15 µm dick.
  • Die Verdrahtungsschichten der elektronischen Schaltungen können zunächst zusammenhängen, also eine zusammenhängende Verdrahtungsschicht auf der Oberseite des Halbleitersubstrats bilden. Im Bereich zwischen den elektronischen Schaltungen ist die zusammenhängende Verdrahtungsschicht dann bevorzugt frei von den Leiterbahnen. Beispielsweise ist die Verdrahtungsschicht dort ausschließlich durch elektrisch isolierendes Material gebildet.
  • Alternativ dazu kann die zusammenhängende Verdrahtungsschicht in einem Bereich zwischen den elektronischen Schaltungen auch aus einem Metall, wie Aluminium oder Titan oder Kupfer oder Wolfram, gebildet sein. Dieses Metall ist dann von den Leiterbahnen der elektronischen Schaltung bevorzugt elektrisch isoliert. Bevorzugt ist die zusammenhängende Verdrahtungsschicht in diesem Bereich über ihre gesamte Dicke aus einem Metall gebildet.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt B), in dem eine Opferschicht auf eine Seite des Halbleitersubstrats aufgebracht wird. Beispielsweise kann die Opferschicht auf die elektronischen Schaltungen aufgebracht werden. Alternativ kann die Opferschicht auf eine den elektronischen Schaltungen gegenüberliegende Unterseite des Halbleitersubstrats aufgebracht werden.
  • Die Opferschicht umfasst beispielsweise Silizium oder Siliziumoxid oder besteht aus einem dieser Materialien. Die Opferschicht wird bevorzugt als zusammenhängende, insbesondere einfach zusammenhängende, Schicht, die sich über eine Mehrzahl der elektronischen Schaltungen oder über alle elektronischen Schaltungen erstreckt, aufgebracht. Eine Dicke der Opferschicht beträgt beispielsweise zwischen einschließlich 100 nm und 1 µm.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt C), in dem eine Mehrzahl von Löchern in die Opferschicht eingebracht wird, sodass über jeder elektronischen Schaltung zumindest ein Loch entsteht. Die Löcher durchdringen die Opferschicht bevorzugt vollständig. Die Löcher können beispielsweise unter Zuhilfenahme einer Fotolithografiemaske und eines Ätzverfahrens eingebracht werden. Beispielsweise werden im Bereich jeder elektronischen Schaltung genau ein Loch oder mehrere Löcher, zum Beispiel höchstens 20 Löcher oder höchstens 10 Löcher, eingebracht.
  • Gemäß zumindest einer Ausführungsform wird in einem Schritt D) das Halbleitersubstrat zusammen mit den elektronischen Schaltungen und mit der Opferschicht voran auf einen Träger aufgeklebt, wobei eine Klebeschicht zwischen der Opferschicht und dem Träger verwendet wird und wobei die Klebeschicht die Löcher auffüllt, sodass in den Löchern Halteelemente aus der Klebeschicht entstehen. Die Klebeschicht kann zunächst auf die Opferschicht und in die Löcher eingebracht werden. Die Klebeschicht wird dabei auf eine den elektronischen Schaltungen abgewandte Seite der Opferschicht aufgebracht. Die Klebeschicht wird bevorzugt zusammenhängend ausgebildet.
  • Die Abmessungen der Halteelemente entsprechen im Wesentlichen den Abmessungen der Löcher in der Opferschicht. Beispielsweise haben die Halteelemente jeweils einen Durchmesser, gemessen entlang der Haupterstreckungsebene, von höchstens 10 µm oder höchstens 5 µm oder höchstens 3 µm. Alternativ oder zusätzlich beträgt der Durchmesser jedes Haltelements zumindest 0,5 µm oder zumindest 1 µm. Die Halteelemente sind beispielsweise zylinderförmig. Die Höhe jedes Halteelements, gemessen als Ausdehnung senkrecht zur Haupterstreckungsebene des Halbleitersubstrats, beträgt beispielsweise zwischen einschließlich 100 nm und 1 µm.
  • Die Klebeschicht umfasst beispielsweise Benzocyclobuten, kurz BCB, und/oder einen Epoxid-basierten Klebstoff. Alternativ kann die Klebeschicht aus einem dieser Materialien bestehen. Der Epoxid-basierte Klebstoff hat bevorzugt eine Glasübergangstemperatur von zumindest 250 °C. Über die Klebeschicht wird das Halbleitersubstrat stoffschlüssig mit dem Träger verbunden. Dazu wird die Klebeschicht zum Beispiel ausgehärtet.
  • Der Träger kann ein Halbleitermaterial oder ein Glas aufweisen oder daraus bestehen. Die laterale Ausdehnung des Trägers ist bevorzugt zumindest so groß wie die laterale Ausdehnung des Halbleitersubstrats, so dass das Halbleitersubstrat vollflächig auf den Träger aufgelegt werden kann. Die laterale Ausdehnung ist dabei als Ausdehnung parallel zur jeweiligen Haupterstreckungsebene des Halbleitersubstrats oder Trägers definiert.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt E), in dem das Halbleitersubstrat gedünnt, das heißt in seiner Dicke reduziert, wird. Beispielsweise wird das Halbleitersubstrat dazu geschliffen und/oder poliert und/oder geätzt. Beispielsweise wird das Halbleitersubstrat auf eine Zieldicke zwischen einschließlich 3 µm und 30 µm gedünnt. Davor beträgt die Dicke des Halbleitersubstrats beispielsweise zumindest 100 µm oder zumindest 500 µm.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt F), in dem Trenngräben zwischen den elektronischen Schaltungen eingebracht werden. Die Trenngräben erstrecken sich von einer dem Träger abgewandten Seite der elektronischen Schaltungen bis zur Opferschicht und durchdringen das gedünnte Halbleitersubstrat. Im Bereich der Trenngräben ist die Opferschicht freigelegt. Die Trenngräben können beispielsweise in Form eines Gitternetzes eingebracht werden, so dass jede elektronische Schaltung lateral, das heißt entlang der Haupterstreckungsebene, vollständig von einem zusammenhängenden Trenngraben umgeben ist. Die Breite der Trenngräben beträgt beispielsweise zwischen einschließlich 1 µm und 20 µm.
  • Insbesondere definieren die Trenngräben die Größe der mittels des Verfahrens hergestellten Halbleiterchips. Beispielsweise beträgt die laterale Ausdehnung eines jeden Halbleiterchips beziehungsweise die laterale Ausdehnung der von einem Trenngraben umgebenden Masche zumindest 10 µm oder zumindest 50 µm. Alternativ oder zusätzlich ist die laterale Ausdehnung höchstens 1000 µm oder höchstens 300 µm oder höchstens 200 µm. Jeder Halbleiterchip oder jede von den Trenngräben umgebende Masche kann eine Fläche von zumindest 10 µm × 10 µm und/oder von höchstens 1000 µm × 1000 µm aufweisen.
  • Die Trenngräben erstrecken sich insbesondere hindurch durch das gedünnte Halbleitersubstrat und durch die zusammenhängende Verdrahtungsschicht, so dass nach dem Einbringen der Trenngräben die elektronischen Schaltungen nicht mehr über das Halbleitersubstrat oder die zusammenhängende Verdrahtungsschicht miteinander verbunden sind. Die elektronischen Schaltungen sind dann bevorzugt ausschließlich über den zweiten Träger miteinander verbunden.
  • Durch das Einbringen der Trenngräben wird das zusammenhängende Halbleitersubstrat mit der darauf aufgebrachten zusammenhängenden Verdrahtungsschicht also in eine Mehrzahl von Halbleiterchips vereinzelt. Jeder Halbleiterchip umfasst dann eine elektronische Schaltung mit einem Teil des Halbleitersubstrats und einer Verdrahtungsschicht.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt G), in dem die Opferschicht im Bereich zwischen den elektronischen Schaltungen und dem Träger entfernt wird, so dass die elektronischen Schaltungen über die Halteelemente, insbesondere ausschließlich über die Halteelemente, auf dem zweiten Träger gehalten werden. Die Opferschicht wird beispielsweise zu zumindest 80 % oder zu zumindest 90 % oder zu zumindest 99 % aus dem Bereich zwischen den elektronischen Schaltungen und dem Träger entfernt.
  • Die Halteelemente bilden punktuelle mechanische Unterstützungen unterhalb jeder elektronischen Schaltung. Im Bereich neben den Halteelementen sind die elektronischen Schaltungen nicht mit dem Träger verbunden, so dass die elektronischen Schaltungen in diesen Bereichen freihängend ohne mechanische Unterstützung über dem Träger angeordnet sind. Anders ausgedrückt sind die elektronischen Schaltungen über die Halteelemente nur über einen kleinen Flächenanteil, beispielsweise von höchstens 10 % der Gesamtfläche der elektronischen Schaltung, mechanisch mit dem Träger verbunden. Dies ermöglicht ein leichtes Ablösen der elektronischen Schaltungen von dem Träger. Bis die elektronischen Schaltungen jedoch von dem Träger abgelöst werden, bleiben sie dank des Trägers miteinander in ihrer ursprünglichen Konfiguration verbunden.
  • Das Entfernen der Opferschicht erfolgt insbesondere durch Wegätzen der Opferschicht. Dazu kann ein Ätzmittel über die Trenngräben zur Opferschicht gelangen.
  • In mindestens einer Ausführungsform umfasst das Verfahren zur Herstellung mehrerer Halbleiterchips einen Schritt A), in dem ein Halbleitersubstrat mit mehreren integrierten elektronischen Schaltungen auf einer Oberseite des Halbleitersubstrats bereitgestellt wird. In einem Schritt B) wird eine Opferschicht auf eine Seite des Halbleitersubstrats aufgebracht. In einem Schritt C) werden Löcher in die Opferschicht eingebracht, so dass über jeder elektronischen Schaltung zumindest ein Loch entsteht. In einem Schritt D) wird das Halbleitersubstrat mit der Opferschicht voran auf einen Träger aufgeklebt, wobei eine Klebeschicht zwischen der Opferschicht und dem Träger verwendet wird und wobei die Klebeschicht die Löcher auffüllt, sodass in den Löchern Halteelemente aus der Klebeschicht entstehen. In einem Schritt E) wird das Halbleitersubstrat gedünnt. In einem Schritt F) werden Trenngräben zwischen den elektronischen Schaltungen eingebracht, die sich von einer dem Träger abgewandten Seite der elektronischen Schaltungen bis zur Opferschicht erstrecken und das gedünnte Halbleitersubstrat durchdringen. In einem Schritt G) wird die Opferschicht im Bereich zwischen den elektronischen Schaltungen und dem Träger entfernt, so dass die elektronischen Schaltungen über die Halteelemente auf dem Träger gehalten werden.
  • Die Verwendung einer mit Löchern strukturierten Opferschicht und das Auffüllen dieser Löcher mit einer Klebeschicht, so dass Halteelemente entstehen, führt nach dem Entfernen der Opferschicht dazu, dass die elektronischen Schaltungen nur noch über die Halteelemente an dem Träger befestigt sind. Die Halteelemente bilden also Stützen oder Pfeiler zwischen dem Träger und den elektronischen Schaltungen. Für das Ablösen der elektronischen Schaltungen von dem Träger ist daher nur ein sehr geringer Kraftaufwand nötig. Bis zum Ablösen sind die elektronischen Schaltungen aber in ihrer ursprünglichen Konfiguration, das heißt in ihrer ursprünglichen Ordnung und mit ihren ursprünglichen Abständen zueinander angeordnet. Somit können eine Mehrzahl von elektronischen Schaltungen parallel montiert oder gedruckt werden, wobei ein leichtes Ablösen von dem Träger garantiert ist.
  • Gemäß zumindest einer Ausführungsform werden die Schritte A) bis G) als separate Schritte nacheinander und in der angegebenen Reihenfolge ausgeführt.
  • Gemäß zumindest einer Ausführungsform beträgt nach dem Schritt G) eine Kontaktfläche zwischen den Halteelementen und einer elektronischen Schaltung zumindest 0,1 % oder zumindest 1 % der gesamten dem Träger zugewandten Fläche der elektronischen Schaltung. Alternativ oder zusätzlich beträgt die Kontaktfläche höchstens 10 % oder höchstens 8 % oder höchstens 5 % der gesamten dem Träger zugewandten Fläche der elektronischen Schaltung. Der Rest der dem Träger zugewandten Fläche ist freihängend über dem Träger angeordnet und mit dem Träger nicht mechanisch verbunden. Ein solch geringer Anteil der Kontaktfläche an der Gesamtfläche der elektronischen Schaltung garantiert ein leichtes Ablösen der elektronischen Schaltung von dem Träger.
  • Gemäß zumindest einer Ausführungsform wird zur Durchführung des Schritts F) ein Zwischenschritt F1) ausgeführt, bei dem eine Fotolackschicht auf die dem Träger abgewandte Seite der elektronischen Schaltungen aufgebracht wird. Bei der Fotolackschicht kann es sich um einen positiven oder negativen Fotolack handeln.
  • Gemäß zumindest einer Ausführungsform wird zur Durchführung des Schritts F) ein Zwischenschritt F2) ausgeführt, in dem die Fotolackschicht mit Gräben strukturiert wird, wobei die Gräben dort ausgebildet werden, wo später die Trenngräben entstehen sollen. Die Gräben in der Fotolackschicht durchdringen die Fotolackschicht vollständig und definieren die Position der später auszubildenden Trenngräben. Insbesondere werden die Gräben in der Fotolackschicht also auch umlaufend um die elektronischen Schaltungen ausgebildet und formen beispielsweise ein Gitternetz.
  • Gemäß zumindest einer Ausführungsform wird zur Durchführung des Schritts F) ein Zwischenschritt F3) ausgeführt, indem ein Ätzverfahren zur Erzeugung der Trenngräben im Bereich der Gräben angewendet wird. Beispielsweise wird ein trockenchemisches oder nasschemisch Ätzverfahren angewendet. Das Ätzmittel gelangt dann durch die Gräben zu den die elektronischen Schaltungen verbindenden Materialien und kann in dieses Material Trenngräben ätzen.
  • Gemäß zumindest einer Ausführungsform werden die Schritte F1), F2) und F3) in der angegebenen Reihenfolge ausgeführt.
  • Gemäß zuerst einer Ausführungsform ist der Träger ein transparenter Träger, beispielsweise ein Glasträger. „Transparent“ meint hier transparent für sichtbares Licht. Durch den transparenten Träger können vorteilhafterweise Strukturen der elektronischen Schaltungen erkannt werden. Solche Strukturen können beispielsweise metallische Kontaktstrukturen oder Markierungen sein. Diese Strukturen können für die Justage der Trenngräben oder Gräben dienen. Beispielsweise wird dazu eine Anlage mit Rückseiten-Justage verwendet.
  • Alternativ ist es aber auch möglich, dass der Träger aus einem nicht-transparenten Material, wie Silizium, gebildet ist. Dann kann mittels einer IR-Kamera die Position der Strukturen durch das Material des Halbleitersubstrats oder durch das Material des Trägers hindurch ermittelt werden und anhand dessen die Justage für die Trenngräben oder Gräben vorgenommen werden. In diesem Fall kann eine Anlage mit Vorderseiten-Justage verwendet werden.
  • Gemäß zumindest einer Ausführungsform wird zur Erzeugung der Trenngräben im Schritt F) ein anisotroper, fluorbasierter Ätzprozess durchgeführt. Der Ätzprozess kann beispielsweise trockenchemisch sein. Insbesondere für das Durchdringen des Halbleitersubstrats eignet sich ein solcher Ätzprozess. Dabei wird zum Beispiel ein fluorhaltiges Gas, wie SF6 , verwendet. Ein solcher Ätzprozess ist auch als Bosch-Prozess bekannt. Dabei bilden sich im Bereich des durchdrungenen Halbleitersubstrats Fluorpolymere, die eine seitliche Ätzstoppschicht bilden. Durch ein solches Ätzverfahren können Trenngräben mit besonders steilen Seitenflanken produziert werden.
  • Um die zusammenhängende Verdrahtungsschicht in den Bereichen zwischen den elektronischen Schaltungen mit den Trenngräben zu durchdringen, kann ein anderes Ätzmittel, wie Flusssäure, verwendet werden. Besonders vorteilhaft ist, wenn, wie oben bereits erläutert, die zusammenhängende Verdrahtungsschicht im Bereich zwischen elektronischen Schaltungen und dort, wo die Trenngräben ausgebildet werden sollen, aus einem Metall gebildet ist. Die Trenngräben können dann nämlich durch das Metall hindurch ausgebildet werden. Metall lässt sich häufig leichter ätzen als zum Beispiel Oxid. Als Metall eignet sich zum Beispiel Aluminium oder Titan. Das Metall kann dann selektiv zu dem umgebenden Oxid der zusammenhängenden Verbindungsschicht geätzt werden.
  • Gemäß zumindest einer Ausführungsform wird zum Entfernen der Opferschicht im Schritt G) ein trockenchemisches Ätzverfahren verwendet. Beispielsweise kann zum Entfernen der Opferschicht der gleiche anisotrope, fluorbasierte Ätzprozess wie im Schritt F) verwendet werden. Zum Beispiel wird als Ätzmittel SF6 oder XeF2 verwendet.
  • Gemäß zumindest einer Ausführungsform gelangt im Schritt G) das verwendete Ätzmittel über die Trenngräben zur Opferschicht. Das Ätzmittel entfernt beispielsweise zumindest 80 % oder zumindest 90 % oder zumindest 99 % der Opferschicht im Bereich zwischen den elektronischen Schaltungen und dem Träger.
  • Gemäß zumindest einer Ausführungsform erstrecken sich zwischen zwei, insbesondere zwischen je zwei, elektronischen Schaltungen und/oder im Bereich der elektronischen Schaltungen Isolationsgräben von der Oberseite des Halbleitersubstrats bis hinein in das Halbleitersubstrat. Die Isolationsgräben ragen beispielsweise zumindest 3 µm oder zumindest 4 µm oder zumindest 5 µm tief in das Halbleitersubstrat hinein. Alternativ oder zusätzlich beträgt die Tiefe der Isolationsgräben höchstens 10 µm oder höchstens 9 µm oder höchstens 8 µm. Die Breite der Isolationsgräben beträgt beispielsweise zwischen einschließlich 1 µm und 3 µm. Bevorzugt ragen die Isolationsgräben tiefer in das Halbleitersubstrat als elektronisch funktionelle Bereiche der elektronischen Schaltungen, insbesondere als n- und/oder p-dotierte Bereiche des Halbleitersubstrats. Solche Isolationsgräben bezeichnet man auch als Deep-Trench-Isolation.
  • Im Bereich der elektronischen Schaltungen, zum Beispiel zwischen zwei benachbarten Transistoren einer elektronischen Schaltung, können die Isolationsgräben auch weniger tief ausgebildet sein. Solche sogenannten Shallow-Trench-Isolationen haben beispielsweise Tiefen von höchstens 3 µm oder höchstens 2 µm.
  • Die Isolationsgräben können lateral vollständig um die elektronischen Schaltungen herum verlaufen und die laterale Ausdehnung einer elektronischen Schaltung definieren.
  • Gemäß zumindest einer Ausführungsform sind die Isolationsgräben mit einem elektrisch isolierenden Material, wie Siliziumoxid, aufgefüllt. Beispielsweise füllt das elektrisch isolierende Material der Verdrahtungsschicht die Isolationsgräben auf.
  • Gemäß zumindest einer Ausführungsform wird im Schritt E) das Halbleitersubstrat so weit gedünnt bis die Isolationsgräben, insbesondere das elektrisch isolierende Material der Isolationsgräben, freigelegt sind. Die freigelegten Isolationsgräben können dann als Orientierungspunkte für die Justage der Trenngräben dienen.
  • Neben der Funktion als Orientierungspunkte können die Isolationsgräben auch eine elektrische Isolierung zwischen elektronischen Bauelementen innerhalb einer elektronischen Schaltung bewirken. Beispielsweise beträgt der Abstand eines Isolationsgrabens zu einem elektronischen Bauelement zumindest 5 µm oder höchstens 8 µm.
  • Um die Isolationsgräben oder das elektrisch isolierende Material innerhalb der Isolationsgräben nach dem Dünnen des Halbleitersubstrats sichtbar zu machen, kann ein weiteres Ätzmittel verwendet werden, das für das elektrisch isolierende Material und das Material des Halbleitersubstrats unterschiedliche Ätzraten aufweist.
  • Gemäß zumindest einer Ausführungsform werden im Schritt F) die Trenngräben durch die freigelegten Isolationsgräben hindurch ausgebildet. Vorteilhafterweise muss dann nicht durch das Halbleitermaterial des Halbleitersubstrats, sondern nur noch durch ein elektrisch isolierendes Material, wie Siliziumoxid, geätzt werden.
  • Gemäß zumindest einer Ausführungsform sind zwischen zwei elektronischen Schaltungen, insbesondere zwischen je zwei elektronischen Schaltungen, zwei Isolationsgräben ausgebildet, die einen Trennbereich des Halbleitersubstrats lateral begrenzen. Insbesondere ist der Trennbereich zu beiden Seiten durch die Isolationsgräben von den elektronischen Schaltungen getrennt. Zum Beispiel ist nach dem Dünnen des Halbleitersubstrats der Trennbereich durch die Isolationsgräben elektrisch von den übrigen Bereichen des Halbleitersubstrats elektrisch isoliert.
  • Gemäß zumindest einer Ausführungsform werden im Schritt F) die Trenngräben durch den Trennbereich hindurch ausgebildet. Die Isolationsgräben können beim Ausbilden der Trenngräben die Trenngräben in ihrer Breite begrenzen, da das Material in den Isolationsgräben beispielsweise von dem verwendeten Ätzmittel nicht oder weniger stark angegriffen wird als das Halbleitermaterial in den Trennbereichen.
  • Gemäß zumindest einer Ausführungsform weist jede elektronische Schaltung eine über der Oberseite angeordnete erste Kontaktstruktur zur elektrischen Kontaktierung der elektrischen Schaltung auf. „Über der Oberseite“ meint dabei, dass die Kontaktstruktur außerhalb des Halbleitersubstrats angeordnet ist. Die erste Kontaktstruktur ist beispielsweise in der Verdrahtungsschicht der elektronischen Schaltung ausgebildet. Die erste Kontaktstruktur ist bevorzugt metallisch. Die erste Kontaktstruktur kann von der Oberseite des Halbleitersubstrats durch eine Schicht aus elektrisch isolierendem Material elektrisch isoliert und beabstandet sein. Diese elektrisch isolierende Schicht ist insbesondere aus einem Oxid, bevorzugt Siliziumoxid, gebildet. Die Dicke der elektrisch isolierenden Schicht beträgt beispielsweise höchstens 1 µm.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen auf den Schritt E) folgenden Schritt E1), bei dem Kontaktlöcher in das gedünnte Halbleitersubstrat eingebracht werden, so dass die ersten Kontaktstrukturen freigelegt werden. Die Kontaktlöcher werden beispielsweise von einer den elektronischen Schaltungen abgewandten Seite des gedünnten Halbleitersubstrats eingebracht und durchdringen das gedünnte Halbleitersubstrat vollständig. Das Einbringen der Kontaktlöcher kann beispielsweise über einen Ätzprozess erfolgen. Dazu wird beispielsweise eine über einen Lithographieprozess hergestellte Ätzmaske verwendet. Der Durchmesser der Kontaktlöcher beträgt beispielsweise zwischen einschließlich 2 µm und 10 µm.
  • Nachdem die Kontaktlöcher durch das Halbleitersubstrat gebildet sind, kann noch die optionale elektrisch isolierende Schicht zwischen der ersten Kontaktstruktur und der Oberseite durchgeätzt werden. Dafür kann ein anderes Ätzmittel verwendet werden als für das Durchätzen des Halbleitersubstrats.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen auf den Schritt E) folgenden Schritt E2), bei dem ein elektrisch leitendes Material, insbesondere ein Metall, in die Kontaktlöcher eingebracht wird. Das elektrisch leitende Material wird dabei bevorzugt in unmittelbaren elektrischen und mechanischen Kontakt mit den ersten Kontaktstrukturen gebracht. Über das elektrisch leitende Material sind die elektronischen Schaltungen dann von einer den elektronischen Schaltungen abgewandten Seite des gedünnten Halbleitersubstrats elektrisch kontaktierbar.
  • Vor dem Einbringen des elektrisch leitenden Materials können die Innenwände der Kontaktlöcher mit einer Passivierungsschicht passiviert werden. In einem Bodenbereich wird die Passivierungsschicht dann wieder entfernt, so dass die ersten Kontaktstrukturen freigelegt werden. Erst dann wird das elektrisch leitende Material in die Kontaktlöcher eingefüllt.
  • Bevorzugt werden die Schritte E1) und E2) vor dem Schritt F) ausgeführt.
  • Gemäß zumindest einer Ausführungsform umfasst das Halbleitersubstrat im Bereich unterhalb der ersten Kontaktstrukturen jeweils einen ersten Kontaktbereich, der lateral von einem elektrisch isolierenden Begrenzungsgraben umgeben ist. Der Kontaktbereich weist das Halbleitermaterial des Halbleitersubstrats auf oder besteht daraus. Jeder Begrenzungsgraben kann den zugehörigen Kontaktbereich lateral vollständig umgeben. Jeder Begrenzungsgraben kann zusammenhängend ausgebildet sein. Die Begrenzungsgräben sind beispielsweise mit einem elektrisch isolierenden Material, wie einem Oxid, insbesondere Siliziumoxid, aufgefüllt. Die Begrenzungsgräben erstrecken sich von der Oberseite des Halbleitersubstrats hinein in das Halbleitersubstrat. Die Tiefen und Breiten der Begrenzungsgräben können dabei wie die Tiefen und Breiten der oben definierten Isolationsgräben gewählt sein. Insbesondere handelt es sich bei den Begrenzungsgräben ebenfalls um sogenannte Deep-Trench-Isolationen.
  • Gemäß zumindest einer Ausführungsform wird im Schritt E) das Halbleitersubstrat soweit gedünnt, bis die Begrenzungsgräben und die davon umgebenden Kontaktbereiche freigelegt sind. In Draufsicht auf die den elektrischen Schaltungen abgewandte Unterseite des gedünnten Halbleitersubstrats ist dann jeder Kontaktbereich von einer zusammenhängenden Bahn eines Begrenzungsgrabens umgeben. Der in der Draufsicht auf die Unterseite gesehene Kontaktbereich hat beispielsweise einen Durchmesser von höchstens 50 µm oder höchstens 30 µm.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen auf den Schritt E) folgenden Schritt E3), in dem ein elektrisch leitendes Material auf das gedünnte Halbleitersubstrat in den Kontaktbereichen aufgebracht wird. An der den elektrischen Schaltungen abgewandten Unterseite des gedünnten Halbleitersubstrats wird der Kontaktbereich also mit dem elektrisch leitenden Material elektrisch leitend verbunden. An der Oberseite ist der Kontaktbereich elektrisch leitend mit der ersten Kontaktstruktur verbunden. Dadurch können die ersten Kontaktstrukturen über die Unterseite des gedünnten Halbleitersubstrats kontaktiert werden. Die Begrenzungsgräben sorgen für eine elektrische Isolation zwischen den Kontaktbereichen und dem übrigen Halbleitermaterial des Halbleitersubstrats.
  • Um die elektrische Leitfähigkeit des Kontaktbereichs von der Unterseite zur Oberseite des gedünnten Halbleitersubstrats zu erhöhen, können in den Kontaktbereichen metallische Durchkontaktierungen, zum Beispiel aus Wolfram oder Aluminium, eingebracht sein oder eingebracht werden. Die metallischen Durchkontaktierungen durch das gedünnte Halbleitersubstrat sind dann lateral vollständig von dem Begrenzungsgraben umgeben. Der Durchmesser einer solchen metallischen Durchkontaktierung beträgt zum Beispiel zwischen einschließlich 1 µm und 10 µm. Sie kann zum Beispiel über ein CVD-Verfahren hergestellt werden.
  • Bevorzugt wird der Schritt E3) vor dem Schritt F) durchgeführt.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen auf den Schritt E) folgenden Schritt E4), in dem optoelektronische Bauteile auf die den elektrischen Schaltungen abgewandte Unterseite des gedünnten Halbleitersubstrats aufgebracht werden. Dabei werden die optoelektronischen Bauteile über das elektrisch leitende Material mit den elektronischen Schaltungen elektrisch leitend verbunden. Bei dem optoelektronischen Bauteil kann es sich beispielsweise um LED-Chips oder Laserdiodenchips handeln. Die laterale Ausdehnung des Bauteils beträgt beispielsweise zwischen einschließlich 10 µm und 80 µm. Der Schritt E4) wird bevorzugt vor dem Schritt F) durchgeführt.
  • Gemäß zumindest einer Ausführungsform wird nach dem Schritt A) und vor dem Schritt B) das Halbleitersubstrat mit den elektronischen Schaltungen zunächst auf einen Hilfsträger aufgebracht. Nach dem Aufbringen sind die elektronischen Schaltungen bevorzugt zwischen dem Hilfsträger und dem Halbleitersubstrat angeordnet. Anschließend wird der Schritt E) durchgeführt. Erst nach dem Schritt E) werden dann die Schritte B), C), D), F) und G) insbesondere in dieser Reihenfolge durchgeführt. Die Opferschicht und die Klebeschicht werden dabei bevorzugt auf eine dem Hilfsträger abgewandte Seite des gedünnten Halbleitersubstrats aufgebracht.
  • Gemäß zumindest einer Ausführungsform wird nach dem Schritt D) und bevorzugt vor dem Schritt F) der Hilfsträger wieder entfernt.
  • Gemäß zumindest einer Ausführungsform umfasst jede elektronische Schaltung einen Bereich des Halbleitersubstrats beziehungsweise des gedünnten Halbleitersubstrats und ein mit diesem Bereich des Halbleitersubstrats gebildetes elektronisches Bauelement. Insbesondere umfasst jede elektronische Schaltung zumindest ein, bevorzugt mehrere solcher elektronischen Bauelemente.
  • Gemäß zumindest einer Ausführungsform umfasst jede elektronische Schaltung eine Verdrahtungsschicht auf dem Halbleitersubstrat. Die Verdrahtungsschicht dient zur Kontaktierung des elektronischen Bauelements. Eine Verdrahtungsschicht umfasst zum Beispiel mehrere Leiterbahnen, die in einem elektrisch isolierenden Material eingebettet sind.
  • Gemäß zumindest einer Ausführungsform umfasst jede elektronische Schaltung eine zweite Kontaktstruktur auf einer dem Halbleitersubstrat abgewandten Seite der Verdrahtungsschicht. Die elektronische Schaltung ist über die zweite Kontaktstruktur elektrisch kontaktierbar. Die zweite Kontaktstruktur umfasst zum Beispiel Al oder besteht daraus.
  • Gemäß zumindest einer Ausführungsform hängen die Verdrahtungsschichten der elektronischen Schaltungen im Schritt A) zusammen und bilden eine zusammenhängende Verdrahtungsschicht.
  • Gemäß zumindest einer Ausführungsform ist die zusammenhängende Verdrahtungsschicht im Bereich der auszubildenden Trenngräben metallisch ausgebildet.
  • Gemäß zumindest einer Ausführungsform werden im Schritt F) die Trenngräben durch die zusammenhängende Verdrahtungsschicht hindurch ausgebildet.
  • Gemäß zumindest einer Ausführungsform wird nach dem Schritt C) zwischen die Opferschicht und die Klebeschicht eine dielektrische Schicht eingebracht. Die dielektrische Schicht ist bevorzugt einfach zusammenhängend. Die dielektrische Schicht umfasst zum Beispiel Al2O3 oder SiO2 oder SiNX oder besteht aus einem dieser Materialien.
  • Gemäß zumindest einer Ausführungsform füllt die dielektrische Schicht die Löcher teilweise auf und trennt die Halteelemente von dem Halbleitersubstrat. Beim Ablösen der elektronischen Schaltungen von den Haltelementen reißt dann bevorzugt die Grenzfläche zwischen der dielektrischen Schicht und den Haltelementen auf. Dies ist schonender für die elektronischen Schaltungen.
  • Bevorzugt wird zwischen der Opferschicht und dem Halbleitersubstrat eine zweite, insbesondere einfach zusammenhängende, dielektrische Schicht ausgebildet. Im Bereich der Löcher kann dann die dielektrische Schicht unmittelbar an die zweite dielektrische Schicht grenzen. Die zweite dielektrische Schicht umfasst bevorzugt ein anderes Material als die dielektrische Schicht.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt H), der bevorzugt auf den Schritt G) folgt und in dem die elektronischen Schaltungen von dem Träger abgelöst werden, so dass einzelne, voneinander separierte Halbleiterchips entstehen. Jeder Halbleiterchip umfasst eine, bevorzugt genau eine elektronische Schaltung.
  • Darüber hinaus wird ein Halbleiterchip angegeben. Das hier beschriebene Verfahren eignet sich insbesondere dazu, einen solchen Halbleiterchip herzustellen. Das heißt, sämtliche in Verbindung mit dem Halbleiterchip offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip ein Halbleitersubstrat mit einer integrierten elektronischen Schaltung auf einer Oberseite des Halbleitersubstrats.
  • Gemäß zumindest einer Ausführungsform umfasst die elektronische Schaltung eine Verdrahtungsschicht auf der Oberseite des Halbleitersubstrats.
  • Gemäß zumindest einer Ausführungsform umfasst die elektronische Schaltung eine erste Kontaktstruktur in der Verdrahtungsschicht.
  • Gemäß zumindest einer Ausführungsform ist die erste Kontaktstruktur mit einem Kontaktbereich des Halbleitersubstrats elektrisch leitend verbunden. Bevorzugt umfasst der Kontaktbereich das Halbleitermaterial des Halbleitersubstrats oder besteht daraus.
  • Gemäß zumindest einer Ausführungsform erstreckt sich der Kontaktbereich vollständig von der Oberseite durch das Halbleitersubstrat bis zu einer der Oberseite gegenüberliegende Unterseite des Halbleitersubstrats.
  • Gemäß zumindest einer Ausführungsform ist der Kontaktbereich an der Unterseite mit einem elektrisch leitenden Material, bevorzugt einem metallischen Material, elektrisch leitend verbunden.
  • Gemäß zumindest einer Ausführungsform ist der Kontaktbereich lateral vollständig von einem elektrisch isolierenden Begrenzungsgraben umgeben, der sich von der Oberseite bis zur Unterseite des Halbleitersubstrats erstreckt. Der Begrenzungsgraben ist beispielsweise mit einem elektrisch isolierenden Material, wie Oxid, insbesondere Siliziumoxid, gefüllt. Die Begrenzungsgräben können aus Deep-Trench-Isolationen gebildet sein.
  • Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip ein optoelektronisches Bauteil auf der Unterseite des Halbleitersubstrats. Das optoelektronische Bauteil ist über das elektrisch leitende Material und den Kontaktbereich elektrisch leitend mit der elektronischen Schaltung verbunden. Entlang der Haupterstreckungsebene des Halbleitersubstrats überlappt das elektronische Bauteil mit der elektronischen Schaltung.
  • Nachfolgend werden ein hier beschriebenes Verfahren zur Herstellung mehrerer Halbleiterchips und ein hier beschriebener Halbleiterchip unter Bezugnahme auf Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
    • 1A bis 1G verschiedene Positionen in einem ersten Ausführungsbeispiel des Verfahrens,
    • 2A bis 2C verschiedene Positionen in einem zweiten Ausführungsbeispiel des Verfahrens,
    • 3A bis 3E verschiedene Positionen in einem dritten Ausführungsbeispiel des Verfahrens,
    • 4A bis 4E verschiedene Positionen in einem vierten Ausführungsbeispiel des Verfahrens,
    • 5A und 5B perspektivische Ansichten eines Ausführungsbeispiels des Halbleiterchips,
    • 6A bis 6G verschiedene Positionen in einem fünften Ausführungsbeispiel des Verfahrens.
  • In der 1A ist eine erste Position in einem ersten Ausführungsbeispiel des Verfahrens dargestellt. Ein Halbleitersubstrat 1 mit einer Oberseite 10 ist bereitgestellt. An oder auf der Oberseite 10 ist eine Mehrzahl von lateral nebeneinander angeordneten integrierten elektronischen Schaltungen 2 ausgebildet. Die elektronischen Schaltungen 2 sind stellenweise in das Halbleitersubstrat 1 integriert. Insbesondere umfassen die elektronischen Schaltungen 2 elektronische Bauelemente 201, wie Transistoren und/oder Dioden, die teilweise durch n-dotierte und oder p-dotierte Bereiche unterhalb der Oberseite 10 des Halbleitersubstrats 1 gebildet sind. Bei dem Halbleitersubstrat 1 handelt es sich beispielsweise um ein Siliziumsubstrat.
  • Jede elektronische Schaltung 2 umfasst weiter eine Verdrahtungsschicht 202 auf der Oberseite 10 des Halbleitersubstrats 1. Die Verdrahtungsschichten 202 der verschiedenen elektronischen Schaltungen 2 sind zunächst zusammenhängend ausgebildet. Jede Verdrahtungsschicht 202 umfasst ein elektrisch isolierendes Material 204, beispielsweise Siliziumoxid, in das eine Mehrzahl von Leiterbahnen 205 eingebettet ist. Auf der dem Halbleitersubstrat 1 abgewandten Seite umfasst jede elektronische Schaltung 2 eine zweite Kontaktstruktur 203. Über diese kann die elektronische Schaltung 2 extern kontaktiert werden. Im Bereich zwischen zwei elektronischen Schaltungen 2 sind die Verdrahtungsschichten 202 durch das elektrisch isolierende Material 204 miteinander verbunden.
  • In der 1B ist eine zweite Position in dem Verfahren dargestellt, bei der eine Opferschicht 3, beispielsweise aus Silizium, auf die dem Halbleitersubstrat 1 abgewandten Seiten der elektronischen Schaltungen 2 aufgebracht ist. Die Opferschicht 3 ist mit mehreren Löchern 30 durchsetzt. Dabei ist im Bereich jeder elektronischen Schaltung 2 zumindest ein solches Loch 30 in der Opferschicht 3 vorgesehen.
  • In der 1C ist eine dritte Position des Verfahrens gezeigt. Auf die dem Halbleitersubstrat 1 abgewandte Seite der Opferschicht 3 ist eine Klebeschicht 4, zum Beispiel aus BCB, aufgebracht. Die Klebeschicht 4 füllt die Löcher 30 in der Opferschicht 3 auf, wodurch Halteelemente 40 aus dem Material der Klebeschicht 4 in den Löchern 30 entstanden sind. Das Halbleitersubstrat 1 mit den elektronischen Schaltungen 2 ist mittels der Klebeschicht 4 auf einem Träger 5 aufgeklebt. Der Träger 5 besteht beispielsweise aus Glas.
  • In der in 1D gezeigten vierten Position des Verfahrens ist das Halbleitersubstrats 1 gedünnt. Dazu wurde das Halbleitersubstrat 1 beispielsweise von einer dem Träger 5 abgewandten Seite abgeschliffen oder poliert oder geätzt. Zum Beispiel ist das Halbleitersubstrat 1 auf eine Zieldicke zwischen einschließlich 5 µm und 20 µm gedünnt. In der 1D ist der Träger 5 die die elektronischen Schaltungen 2 stabilisierende Komponente.
  • In der 1E ist eine fünfte Position des Verfahrens gezeigt. Auf eine dem Träger 5 abgewandte Seite der elektronischen Schaltungen 2 ist eine Fotolackschicht 7 aufgebracht. Die Fotolackschicht 7 ist mit Gräben 70 strukturiert. Die Gräben 70 sind im Bereich zwischen den elektronischen Schaltungen 2 ausgebildet. Ferner ist zwischen den elektronischen Schaltungen 2 jeweils ein Trenngraben 6 ausgebildet. Zur Durchtrennung des Halbleitersubstrats 1 wurde zum Beispiel ein anisotroper, trockenchemischer und fluorbasierter Ätzprozess unter Verwendung der strukturierten Fotolackschicht 7 als Ätzmaske verwendet. Um das die Verdrahtungsschicht 202 verbindende Material mit den Trenngräben 6 zu durchsetzen, wurde zum Beispiel ein anderes Ätzmittel eingesetzt.
  • In 1E ist zu erkennen, dass die Trenngräben 6 bis zur Opferschicht 3 reichen, so dass die Opferschicht 3 im Bereich der Trenngräben 6 freigelegt ist.
  • In der 1F ist eine sechste Position des Verfahrens gezeigt, in der die Opferschicht 3 im Bereich unterhalb der elektronischen Schaltungen 2 entfernt ist. Übrig geblieben sind die Halteelemente 40, über die die elektronischen Schaltungen 2 an dem Träger 5 befestigt sind. Die Kontaktfläche zwischen einer elektronischen Schaltung 2 und den darunter angeordneten Halteelementen 40 beträgt beispielsweise höchstens 10 % der gesamten dem Träger 5 zugewandten Fläche der elektronischen Schaltung 2. Durch die Halteelemente 40 sind die elektronischen Schaltungen 2 schwach aber positionsstabil an dem Träger 5 befestigt.
  • Für das Entfernen der Opferschicht 3 wurde beispielsweise wieder ein anisotroper Ätzprozess verwendet. Das dafür verwendete Ätzmittel kann über die Trenngräben 6 zur Opferschicht 3 gelangt sein. Das Ätzmittel hat zumindest 99 % der Opferschicht 3 im Bereich unterhalb der elektronischen Schaltungen 2 entfernt.
  • In der 1G ist eine siebte Position des Verfahrens gezeigt. Die elektronischen Schaltungen 2 sind von dem Träger 5 abgelöst. Übrig bleiben einzelne Halbleiterchips 100. Diese umfassen jeweils einen Abschnitt des gedünnten Halbleitersubstrats 1 mit einer darin integrierten elektronischen Schaltung 2. Die elektronischen Schaltungen 2 umfassen jeweils eine Verdrahtungsschicht 202 und mehrere elektronische Bauelemente 201. Eine der Verdrahtungsschicht 202 abgewandte Seite des gedünnten Halbleitersubstrats 1 bildet eine Unterseite 17 des Halbleiterchips 100.
  • In der 2A ist eine erste Position eines zweiten Ausführungsbeispiels des Verfahrens gezeigt. Wie in der 1A ist ein Halbleitersubstrat 1 mit einer Mehrzahl von an der Oberseite 10 ausgebildeten elektronischen Schaltungen 2 gezeigt. Von der Oberseite 10 erstrecken sich Isolationsgräben 11 in das Halbleitersubstrat 1 hinein. Die Isolationsgräben 11 sind mit einem elektrisch isolierenden Material, insbesondere dem elektrisch isolierenden Material 204 der Verdrahtungsschicht 202, aufgefüllt.
  • Die Isolationsgräben 11 sind zum einen im Bereich zwischen zwei Transistoren 201 der elektronischen Schaltung 2 ausgebildet und isolieren die Transistoren 201 elektrisch voneinander. Zum anderen sind die Isolationsgräben 11 im Bereich zwischen je zwei elektronischen Schaltungen 2 ausgebildet. Vorliegend sind zwischen zwei elektronischen Schaltungen 2 jeweils zwei voneinander beabstandete Isolationsgräben 11 ausgebildet. Zwischen den beiden Isolationsgräben 11 ist ein Trennbereich 16 aus dem Material des Halbleitersubstrats 1 vorgesehen.
  • Die Isolationsgräben 11 haben beispielsweise eine Tiefe zwischen einschließlich 5 µm und 8 µm, eine Breite zwischen einschließlich 2 µm 3 µm und einen Abstand zu den nächstliegenden Transistoren 201 oder den nächstliegenden elektronischen Schaltungen 2 zwischen einschließlich 5 µm und 8 µm.
  • In der in 2B dargestellten zweiten Position des Verfahrens ist das Halbleitersubstrat 1 mit den elektronischen Schaltungen 2 wiederum auf einen Träger 5 aufgebracht. Zwischen dem Träger 5 und dem Halbleitersubstrat 1 ist eine Opferschicht 3 und eine Klebeschicht 4 ausgebildet. Ferner ist das Halbleitersubstrat 1 wieder gedünnt. Dabei wurde das Halbleitersubstrat 1 so weit gedünnt, bis die Isolationsgräben 11 freigelegt wurden und das elektrisch isolierende Material in den Isolationsgräben 11 an einer dem Träger 5 abgewandten Unterseite 17 des Halbleitersubstrats 1 sichtbar wurde. Optional kann noch ein Deko-Ätzverfahren angewendet werden, das für das elektrisch isolierende Material im Bereich der Isolationsgräben 11 eine andere Ätzrate als für das Halbleitermaterial des Halbleitersubstrats 1 hat. Dadurch kann an der Unterseite 17 ein sichtbarer Höhenunterschied zwischen den Isolationsgräben 11 und dem Halbleitersubstrat 1 erzeugt werden.
  • In der 2C ist eine dritte Position des Verfahrens dargestellt. Eine mit Gräben 70 strukturierte Fotolackschicht 7 wurde als Ätzmaske verwendet, um Trenngräben 6 zwischen den elektronischen Schaltungen 2 auszubilden. Die freigelegten Isolationsgräben 11 können für die Positionierung der Gräben 70 als Orientierungspunkte dienen.
  • Vorliegend sind die Trenngräben 6 durch die Isolationsgräben 11 hindurch gebildet. Dadurch wurde vermieden, das Halbleitermaterial des gedünnten Halbleitersubstrats 1 durchzuätzen und eine Beschädigung des Halbleitersubstrats 1 zu riskieren. Alternativ wäre es aber auch möglich, die Trenngräben 6 zwischen den Isolationsgräben 11 und durch die Trennbereiche 16 hindurch auszubilden. Dann würden für das Ausbilden der Trenngräben 6 nur das Halbleitermaterial des Halbleitersubstrats 1 geätzt werden. Die Isolationsgräben 11 würden seitliche Passivierungen zum Schutz der elektronischen Schaltungen 2 vor dem Ätzmittel darstellen.
  • In der 3A ist eine erste Position eines dritten Ausführungsbeispiels des Verfahrens gezeigt. Ein Halbleitersubstrat 1 mit einer an der Oberseite 10 ausgebildeten elektronischen Schaltung 2 ist bereitgestellt. Die elektronische Schaltung 2 umfasst im Bereich oberhalb der Oberseite 10, das heißt innerhalb der Verdrahtungsschicht 202, eine erste Kontaktstruktur 200. Diese ist beispielsweise von dem Halbleitersubstrat 1 durch eine Isolationsschicht, wie eine Feldoxidschicht, elektrisch isoliert.
  • In der 3B ist eine zweite Position des Verfahrens gezeigt, bei dem das Halbleitersubstrat 1 auf einem Träger 5 montiert ist, und zwischen dem Träger 5 und dem Halbleitersubstrat 1 eine Opferschicht 3 und eine Klebeschicht 4 ausgebildet sind. Das Halbleitersubstrat 1 ist auf eine Zieldicke gedünnt.
  • In der 3C ist eine dritte Position des Verfahrens gezeigt. In das gedünnte Halbleitersubstrat 1 sind Kontaktlöcher 12 eingebracht. Die Kontaktlöcher 12 befinden sich dabei insbesondere im Bereich des Halbleitersubstrats 1 oberhalb der ersten Kontaktstrukturen 200. In den Kontaktlöchern 12 sind die ersten Kontaktstrukturen 200 freigelegt.
  • In der 3D ist eine vierte Position des Verfahrens gezeigt. Ein elektrisch leitendes Material 13 in Form einer metallischen Schicht ist in die Kontaktlöcher 12 eingebracht. Das elektrisch leitende Material 13 steht in unmittelbarem Kontakt zu den ersten Kontaktstrukturen 200. Ferner erstreckt sich das elektrisch leitende Material 13 von den ersten Kontaktstrukturen 200 bis zu einer der Oberseite 10 gegenüberliegenden Unterseite 17 des gedünnten Halbleitersubstrats 1. Über die Unterseite 17 ist die elektronische Schaltung 2 elektrisch kontaktierbar. Zwischen dem elektrisch leitenden Material 13 und dem Halbleitermaterial des Halbleitersubstrats 1 ist eine Passivierungsschicht 130 ausgebildet.
  • In der 3E ist eine fünfte Position des Verfahrens gezeigt. Wieder sind mit Hilfe einer Fotolackschicht 7 und Gräben 70 in der Fotolackschicht 7 Trenngräben 6 zwischen den elektronischen Schaltungen 2 ausgebildet worden. Unterhalb der elektronischen Schaltungen 2 ist die Opferschicht 3 entfernt, sodass die elektronischen Schaltungen 2 nur über die Halteelemente 40 am Träger 5 gehalten sind.
  • In der 4A ist eine erste Position eines vierten Ausführungsbeispiels des Verfahrens gezeigt. Wieder umfasst eine elektronische Schaltung 2 erste Kontaktstrukturen 200 über der Oberseite 10 des Halbleitersubstrats 1. Unterhalb der ersten Kontaktstrukturen 200 sind Kontaktbereiche 14 Halbleitersubstrats 1 gebildet. Das heißt, die Kontaktbereiche 14 bestehen aus dem Halbleitermaterial des Halbleitersubstrats 1. Die Kontaktbereiche 14 sind lateral jeweils vollständig von einem Begrenzungsgraben 15 umgeben. Die Begrenzungsgräben 15 erstrecken sich von der Oberseite 10 in das Halbleitersubstrat 1 hinein und sind mit einem elektrisch isolierenden Material, wie Siliziumoxid, aufgefüllt.
  • In der 4B ist eine zweite Position des Verfahrens gezeigt, bei dem das Halbleitersubstrat 1 wieder auf einen Träger 5 mithilfe einer Klebeschicht 4 montiert ist. Zwischen der Klebeschicht 4 und den elektronischen Schaltungen 2 ist eine Opferschicht 3 ausgebildet.
  • In der 4C ist eine dritte Position des Verfahrens gezeigt, bei dem das Halbleitersubstrat 1 so weit gedünnt ist, dass die Begrenzungsgräben 15 und die von diesen umschlossenen Kontaktbereiche 14 freigelegt sind. Auf die Unterseite 17 des gedünnten Halbleitersubstrats 1 ist wieder ein elektrisch leitendes Material 13 in Form einer metallischen Schicht aufgebracht. Die metallische Schicht steht mit den Kontaktbereichen 14 in elektrisch leitendem Kontakt. Die Kontaktbereiche 14 bilden also Durchkontaktierungen durch das Halbleitersubstrat 1, die jeweils von dem restlichen Halbleitermaterial des Halbleitersubstrats 1 durch die isolierenden Begrenzungsgräben 5 isoliert sind. Über das elektrisch leitende Material 13 und die Kontaktbereiche 14 sind die elektronischen Schaltungen 2 von der Unterseite 17 kontaktierbar. Außer im Bereich der Kontaktbereiche 14 ist das elektrisch leitende Material 13 durch eine Passivierungsschicht 130 von dem Halbleitermaterial des Halbleitersubstrat 1 elektrisch isoliert.
  • In der 4D ist eine vierte Position des Verfahrens gezeigt. Auf die Unterseite 17 sind optoelektronische Bauelemente 8, beispielsweise LED-Chips 8, aufgebracht. Die optoelektronischen Bauelemente 8 sind jeweils über das elektrisch leitende Material 13 und den Kontaktbereich 14 an eine elektronische Schaltung 2 angeschlossen. Die optoelektronischen Bauelemente 8 umfassen jeweils eine im Betrieb strahlungsemittierende Halbleiterschichtenfolge 80.
  • In der 4E ist eine fünfte Position des Verfahrens gezeigt. Im Bereich zwischen den elektronischen Schaltungen 2 sind wieder Trenngräben 6 ausgebildet. Anschließend kann mithilfe der Trenngräben 6 wieder die Opferschicht 3 unterhalb der elektronischen Schaltung 2 entfernt werden.
  • In den 5A und 5B ist ein Ausführungsbeispiel eines Halbleiterchips 100 in perspektivischer Darstellung gezeigt. Der Halbleiterchip 100 kann über das im Zusammenhang mit den 4A bis 4E beschriebene Verfahren hergestellt sein. Dazu wurde insbesondere die elektronische Schaltung 2 mit dem darauf aufgebrachten optoelektronischen Bauelement 8 von dem Träger 5 entfernt. Der Halbleiterchip 100 umfasst mehrere optoelektronische Bauelemente 8, die auf einer elektronischen Schaltung 2 angeordnet und mit der elektronischen Schaltung 2 elektrisch leitend verbunden sind. Durch das Ablösen der elektronischen Schaltung 2 von dem Träger 5 sind die zweiten Kontaktstrukturen 203 der elektronischen Schaltung 2 freigelegt und können zur elektrischen Kontaktierung des Halbleiterchips 100 genutzt werden.
  • In der 6A ist eine erste Position eines fünften Ausführungsbeispiels des Verfahrens gezeigt. Das Halbleitersubstrat 1 mit den darauf aufgebrachten elektronischen Schaltungen 2 entspricht dem der 1A.
  • In der in 6B dargestellten zweiten Position des Verfahrens ist das Halbleitersubstrat 1 mit den elektronischen Schaltungen 2 voran auf einen Hilfsträger 9 aufgebracht. Der Hilfsträger 9 besteht beispielsweise aus Silizium. An dem Hilfsträger 9 ist das Halbleitersubstrat 1 mittels einer weiteren Klebeschicht 90, zum Beispiel einer Thermo-Release-Schicht oder einer UV-Release-Schicht oder einer BCB-Schicht mit einer Laser-Release-Opferschicht, wie SiNX, temporär befestigt.
  • In der 6C ist eine dritte Position des Verfahrens dargestellt. Das Halbleitersubstrat 1 ist auf eine Zieldicke gedünnt. Auf die dem Hilfsträger 9 abgewandte Seite des gedünnten Halbleitersubstrats 1 ist eine Oxidschicht 31 aufgebracht. Auf der Oxidschicht 31 ist wiederum eine Opferschicht 3 mit darin eingebrachten Löchern 30 ausgebildet.
  • In der 6D ist eine vierte Position des Verfahrens gezeigt. Der Hilfsträger 9 ist mit den darauf befindlichen elektronischen Schaltungen 2 und dem gedünnten Halbleitersubstrat 1 auf einen Träger 5 aufgebracht. Zwischen den elektronischen Schaltungen 2 und dem Träger 5 ist wieder eine Opferschicht 3 und eine Klebeschicht 4 mit Halteelementen 40 ausgebildet.
  • In der 6E ist eine fünfte Position des Verfahrens gezeigt. Der Hilfsträger 9 ist abgelöst. Die elektronischen Schaltungen 6 sind durch den Träger 5 gehalten.
  • In der in der 6F gezeigten sechsten Position des Verfahrens sind wieder Trenngräben 6 zwischen den elektronischen Schaltungen 2 mithilfe einer strukturierten Fotolackschicht 7 eingebracht.
  • In der in der 6G gezeigten siebten Position des Verfahrens ist die Opferschicht 3 unterhalb der elektronischen Schaltungen 2 entfernt.
  • In den im Zusammenhang mit den 1 bis 4 beschriebenen Verfahren ist stets das gedünnte Halbleitersubstrat 1 von dem Träger 5 abgewandt. Mit dem Verfahren der 6 ist das gedünnte Halbleitersubstrat 1 dem Träger 5 zugewandt. Je nach verwendeten Verfahren können die elektronischen Schaltungen 2 also mit dem gedünnten Halbleitersubstrat 1 voran oder der Verdrahtungsschicht 202 voran gedruckt oder montiert werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
  • 1
    Halbleitersubstrat
    2
    elektronische Schaltung
    3
    Opferschicht
    4
    Klebeschicht
    5
    Träger
    6
    Trenngraben
    7
    Fotolackschicht
    8
    optoelektronisches Bauteil
    9
    Hilfsträger
    10
    Oberseite
    11
    Isolationsgraben
    12
    Kontaktloch
    13
    elektrisch leitendes Material
    14
    Kontaktbereich
    15
    Begrenzungsgraben
    16
    Trennbereich
    17
    Unterseite
    30
    Loch in der Opferschicht 3
    31
    Oxidschicht
    40
    Halteelemente
    70
    weitere Klebeschicht
    80
    Halbleiterschichtenfolge
    100
    Halbleiterchip
    130
    Passivierungsschicht
    200
    erste Kontaktstruktur
    201
    Transistor
    202
    Verdrahtungsschicht
    203
    zweite Kontaktstruktur
    204
    elektrisch isolierendes Material
    205
    Leiterbahn

Claims (19)

  1. Verfahren zur Herstellung mehrerer Halbleiterchips (100), umfassend die Schritte: A) Bereitstellen eines Halbleitersubstrats (1) mit mehreren integrierten elektronischen Schaltungen (2) auf einer Oberseite (10) des Halbleitersubstrats (1); B) Aufbringen einer Opferschicht (3) auf eine Seite des Halbleitersubstrats (1); C) Einbringen von Löchern (30) in die Opferschicht (3), sodass über jeder elektronischen Schaltung (2) zumindest ein Loch (30) entsteht; D) Aufkleben des Halbleitersubstrats (1) mit der Opferschicht (3) voran auf einen Träger (5), wobei eine Klebeschicht (4) zwischen der Opferschicht (3) und dem Träger (5) verwendet wird und wobei die Klebeschicht (4) die Löcher (30) auffüllt, sodass in den Löchern (30) Halteelemente (40) aus der Klebeschicht (4) entstehen; E) Dünnen des Halbleitersubstrats (1); F) Einbringen von Trenngräben (6) zwischen den elektronischen Schaltungen (2), die sich von einer dem Träger (5) abgewandten Seite der elektronischen Schaltungen (2) bis zur Opferschicht (3) erstrecken und das gedünnte Halbleitersubstrat (1) durchdringen; G) Entfernen der Opferschicht (3) im Bereich zwischen den elektronischen Schaltungen (2) und dem Träger (5), sodass die elektronischen Schaltungen (2) über die Halteelemente (40) auf dem Träger (5) gehalten werden.
  2. Verfahren nach Anspruch 1, wobei nach dem Schritt G) eine Kontaktfläche zwischen den Halteelementen (40) und einer elektronischen Schaltung (2) zumindest 0,1 % und höchstens 10 % der gesamten dem Träger (5) zugewandten Fläche der elektronischen Schaltung (2) beträgt.
  3. Verfahren nach Anspruch 1 oder 2, wobei zur Durchführung des Schritts F) folgende Zwischenschritte ausgeführt werden: F1) Aufbringen einer Fotolackschicht (7) auf die dem zweiten Träger (5) abgewandte Seite der elektronischen Schaltungen (2) ; F2) Strukturierung der Fotolackschicht (7) mit Gräben (70), wobei die Gräben (70) dort ausgebildet werden, wo später die Trenngräben (6) entstehen sollen; F3) Anwendung eines Ätzverfahrens zur Erzeugung der Trenngräben (6) im Bereich der Gräben (70).
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (5) ein transparenter Träger ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei zur Erzeugung der Trenngräben (6) im Schritt F) ein anisotroper, fluorbasierter Ätzprozess durchgeführt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei - zur Entfernung der Opferschicht (3) im Schritt G) ein trockenchemisches Ätzverfahren verwendet wird, - das dazu verwendete Ätzmittel über die Trenngräben (6) zur Opferschicht (3) gelangt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei - sich zwischen zwei elektronischen Schaltungen (2) und/oder im Bereich der elektronischen Schaltungen (2) Isolationsgräben (11) von der Oberseite (10) bis hinein in das Halbleitersubstrat (1) erstrecken, - die Isolationsgräben (11) mit einem elektrisch isolierenden Material gefüllt sind, - im Schritt E) das Halbleitersubstrat (1) so weit gedünnt wird, bis die Isolationsgräben (11) freigelegt sind.
  8. Verfahren nach Anspruch 7, wobei - zwischen zwei elektronischen Schaltungen (2) ein Isolationsgraben (11) ausgebildet ist, - im Schritt F) die Trenngräben (6) durch die freigelegten Isolationsgräben (11) hindurch ausgebildet werden.
  9. Verfahren nach Anspruch 7, wobei - zwischen zwei elektronischen Schaltungen (2) zwei Isolationsgräben (11) ausgebildet sind, die einen Trennbereich (16) des Halbleitersubstrats (1) lateral begrenzen, - im Schritt G) die Trenngräben (6) durch den Trennbereich (16) hindurch ausgebildet werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei - jede elektronische Schaltung (2) eine über der Oberseite (10) angeordnete erste Kontaktstruktur (200) zur elektrischen Kontaktierung der elektrischen Schaltung (2) aufweist, - das Verfahren weiter die auf den Schritt E) folgenden Schritte umfasst: E1) Einbringen von Kontaktlöchern (12) in das gedünnte Halbleitersubstrat (1), sodass die ersten Kontaktstrukturen (200) freigelegt werden, E2) Einbringen eines elektrisch leitenden Materials (13) in die Kontaktlöcher (12).
  11. Verfahren nach einem der Ansprüche 1 bis 9, wobei - jede elektronische Schaltung (2) eine über der Oberseite (10) angeordnete erste Kontaktstruktur (200) zur elektrischen Kontaktierung der elektrischen Schaltung (2) aufweist, - im Bereich unterhalb der ersten Kontaktstrukturen (200) das Halbleitersubstrat (1) jeweils einen ersten Kontaktbereich (14) umfasst, der lateral von einem elektrisch isolierenden Begrenzungsgraben (15) umgeben ist, - im Schritt E) das Halbleitersubstrat (1) so weit gedünnt wird, bis die Begrenzungsgräben (15) und die Kontaktbereiche (14) freigelegt sind, - das Verfahren weiter den auf den Schritt E) folgenden Schritt umfasst: E3) Aufbringen eines elektrisch leitenden Materials (13) auf das gedünnte Halbleitersubstrat (1) in den Kontaktbereichen (14) .
  12. Verfahren nach einem der Ansprüche 10 oder 11, weiter umfassend einen auf den Schritt E) folgenden Schritt: E4) Aufbringen von optoelektronischen Bauteilen (8) auf eine den elektronischen Schaltungen (2) abgewandte Unterseite (17) des gedünnten Halbleitersubstrats (1), wobei die optoelektronischen Bauteile (8) über das elektrisch leitende Material (13) mit den elektronischen Schaltungen (2) elektrisch leitend verbunden werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei - nach dem Schritt A) und vor dem Schritt B) das Halbleitersubstrat (1) mit den elektronischen Schaltungen (2) zunächst auf einen Hilfsträger (9) aufgebracht wird und anschließend der Schritt E) ausgeführt wird, - nach dem Schritt D) der Hilfsträger (9) wieder entfernt wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei jede elektronische Schaltung (2) umfasst: - einen Bereich des Halbleitersubstrats (1) und ein mit diesem Bereich des Halbleitersubstrats (1) gebildetes elektronisches Bauelement (201), - eine Verdrahtungsschicht (202) auf dem Halbleitersubstrat (1) zur Kontaktierung des Bauelements (201), - eine zweite Kontaktstruktur (203) auf einer dem Halbleitersubstrat (1) abgewandten Seite der Verdrahtungsschicht, wobei die elektronische Schaltung (2) über die zweite Kontaktstruktur (203) elektrisch kontaktierbar ist.
  15. Verfahren nach Anspruch 14, wobei - die Verdrahtungsschichten (202) der elektronischen Schaltungen (2) im Schritt A) zusammenhängen und eine zusammenhängende Verdrahtungsschicht bilden, - die zusammenhängende Verdrahtungsschicht im Bereich der auszubildenden Trenngräben (6) metallisch ausgebildet ist, - im Schritt F) die Trenngräben (6) durch die zusammenhängende Verdrahtungsschicht hindurch ausgebildet werden.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei - nach dem Schritt C) zwischen die Opferschicht (3) und die Klebeschicht (4) eine dielektrische Schicht eingebracht wird, - die dielektrische Schicht die Löcher (30) teilweise auffüllt und die Halteelemente (40) von dem Halbleitersubstrat (1) trennt.
  17. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend den Schritt: H) Ablösen der elektronischen Schaltungen (2) von dem Träger (5), sodass einzelne, voneinander separierte Halbleiterchips (100) entstehen.
  18. Halbleiterchip (100), umfassend: - ein Halbleitersubstrat (1) mit einer integrierten elektronischen Schaltung (2) auf einer Oberseite (10) des Halbleitersubstrats (1), wobei - die elektronische Schaltung (2) eine Verdrahtungsschicht (202) auf der Oberseite (10) des Halbleitersubstrats (1) und eine erste Kontaktstruktur (200) in der Verdrahtungsschicht (202) umfasst, - die erste Kontaktstruktur (200) mit einem Kontaktbereich (14) des Halbleitersubstrats (1) elektrisch leitend verbunden ist, - der Kontaktbereich (14) sich vollständig von der Oberseite (10) durch das Halbleitersubstrat (1) bis zu einer der Oberseite (10) gegenüberliegenden Unterseite (17) des Halbleitersubstrats (1) erstreckt, - der Kontaktbereich (14) an der Unterseite (17) mit einem elektrisch leitenden Material (13) elektrisch leitend verbunden ist, - der Kontaktbereich (14) lateral vollständig von einem elektrisch isolierenden Begrenzungsgraben (15) umgeben ist, der sich von der Oberseite (10) bis zur Unterseite (17) des Halbleitersubstrats (1) erstreckt.
  19. Halbleiterchip (100) nach dem vorhergehenden Anspruch, weiter umfassend - ein optoelektronisches Bauteil (8) auf der Unterseite (17) des Halbleitersubstrats (1), wobei das optoelektronische Bauteil (8) über das elektrisch leitende Material (13) und den Kontaktbereich (14) elektrisch leitend mit der elektronischen Schaltung (2) verbunden ist.
DE102017125276.2A 2017-10-27 2017-10-27 Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip Withdrawn DE102017125276A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102017125276.2A DE102017125276A1 (de) 2017-10-27 2017-10-27 Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
PCT/EP2018/079335 WO2019081668A1 (de) 2017-10-27 2018-10-25 Verfahren zur herstellung mehrerer halbleiterchips und halbleiterchip
CN201880070150.6A CN111295745A (zh) 2017-10-27 2018-10-25 用于制造多个半导体芯片的方法和半导体芯片
DE112018004955.8T DE112018004955A5 (de) 2017-10-27 2018-10-25 Verfahren zur Herstellung mehrerer Halbleiterchips und Halbleiterchip
US16/758,659 US11251081B2 (en) 2017-10-27 2018-10-25 Method for producing a plurality of semiconductor chips and semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017125276.2A DE102017125276A1 (de) 2017-10-27 2017-10-27 Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102017125276A1 true DE102017125276A1 (de) 2019-05-02

Family

ID=63998708

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102017125276.2A Withdrawn DE102017125276A1 (de) 2017-10-27 2017-10-27 Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
DE112018004955.8T Pending DE112018004955A5 (de) 2017-10-27 2018-10-25 Verfahren zur Herstellung mehrerer Halbleiterchips und Halbleiterchip

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112018004955.8T Pending DE112018004955A5 (de) 2017-10-27 2018-10-25 Verfahren zur Herstellung mehrerer Halbleiterchips und Halbleiterchip

Country Status (4)

Country Link
US (1) US11251081B2 (de)
CN (1) CN111295745A (de)
DE (2) DE102017125276A1 (de)
WO (1) WO2019081668A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300224B1 (en) * 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
US20040009649A1 (en) * 2002-07-12 2004-01-15 Kub Francis J. Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20070284602A1 (en) * 2004-06-30 2007-12-13 Ashay Chitnis Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US20140196850A1 (en) * 2011-02-18 2014-07-17 Applied Materials, Inc. Method and system for wafer level singulation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
FR2977884B1 (fr) * 2011-07-12 2016-01-29 Commissariat Energie Atomique Procede de realisation d'une structure a membrane suspendue et a electrode enterree
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
DE102013105035A1 (de) * 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
WO2015009669A1 (en) * 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
US9633982B2 (en) 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
US9676606B2 (en) * 2015-04-29 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) structure to prevent stiction after a wet cleaning process
DE102015116855A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
FR3044467B1 (fr) 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
KR102159873B1 (ko) * 2016-02-18 2020-10-15 애플 인크. 마이크로드라이버 및 마이크로 led에 대한 백플레인 구조 및 프로세스
KR102667851B1 (ko) * 2016-02-22 2024-05-23 삼성디스플레이 주식회사 디스플레이 장치
TWI710061B (zh) 2016-02-25 2020-11-11 愛爾蘭商艾克斯展示公司技術有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102017126338A1 (de) 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300224B1 (en) * 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
US20040009649A1 (en) * 2002-07-12 2004-01-15 Kub Francis J. Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20070284602A1 (en) * 2004-06-30 2007-12-13 Ashay Chitnis Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US20140196850A1 (en) * 2011-02-18 2014-07-17 Applied Materials, Inc. Method and system for wafer level singulation

Also Published As

Publication number Publication date
DE112018004955A5 (de) 2020-07-09
WO2019081668A1 (de) 2019-05-02
CN111295745A (zh) 2020-06-16
US20200350207A1 (en) 2020-11-05
US11251081B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102010000417B4 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE112018005387B4 (de) Bauteilverbund, bauteil und verfahren zur herstellung von bauteilen
DE102017122650A1 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102013108585A1 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102016226280A1 (de) Vorrichtungsschichtübertragung mit einem erhaltenen handhabungs-waferabschnitt
DE102017215354A1 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000892B4 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
DE102018113218B3 (de) Waferlevel-Package und Herstellungsverfahren
DE10225373A1 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE102017125276A1 (de) Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102004060365A1 (de) Bauelement mit Halbleiterübergang und Verfahren zur Herstellung
DE102011101035B4 (de) Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority