CN115084161A - 三维存储器及其制作方法、存储系统、电子器件 - Google Patents
三维存储器及其制作方法、存储系统、电子器件 Download PDFInfo
- Publication number
- CN115084161A CN115084161A CN202210641403.9A CN202210641403A CN115084161A CN 115084161 A CN115084161 A CN 115084161A CN 202210641403 A CN202210641403 A CN 202210641403A CN 115084161 A CN115084161 A CN 115084161A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- multilayer film
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 76
- 238000003860 storage Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims description 46
- 239000007789 gas Substances 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 230000000903 blocking effect Effects 0.000 claims description 28
- 230000005641 tunneling Effects 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 16
- 230000005264 electron capture Effects 0.000 claims description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 238000010893 electron trap Methods 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请提供了一种三维存储器及其制作方法、存储系统、电子器件，该方法包括：提供初始结构，初始结构包括沟道孔结构以及依次叠置的衬底、刻蚀停止结构以及层叠结构，沟道孔结构贯穿层叠结构、刻蚀停止结构至衬底中，沟道孔结构包括沟道孔、位于沟道孔内的外延层、预备多层膜结构以及沟道层，外延层的材料包括多晶硅，刻蚀停止结构的材料不包括多晶硅；依次去除衬底、外延层、刻蚀停止结构以及部分的预备多层膜结构，至少使得部分的沟道层裸露，剩余的预备多层膜结构形成多层膜结构；在裸露的沟道层的表面上、裸露的层叠结构的表面上以及多层膜结构的表面上形成源极层。本申请解决现有技术中ONOP结构难以生长到沟道孔底部的问题。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种三维存储器的制作方法、三维存储器、存储系统以及电子器件。
背景技术
目前，在衬底上依次形成阻挡层以及堆叠结构后，采用正面制程刻蚀形成贯穿至衬底中的多个沟道孔，由于正面制程中控制多个沟道孔在衬底中的深度一致的难度很大，实际得到的沟道孔在衬底中的深度一致性较差。
为了解决上述问题，可以通过背面制程对衬底以及沟道孔进行CMP(ChemicalMechanical Polishing，化学机械抛光)，来保证深度一致性。然而，在实际制程中，CMP过程会直接磨破沟道孔导致研磨产物进入孔内，清洗困难造成沟道孔污染。
为了避免沟道孔污染问题，提出了正面制程中，在沟道孔形成之前先形成跨越衬底以及阻挡层的外延层的方案。但是，由于外延层与阻挡层均是多晶硅材料，在生长外延层的过程中，沟道孔会在阻挡层处封口，使得后面的ONOP(氧化物-氮化物-氧化物-多晶硅)结构长不到沟道孔底部，最终影响底部选择晶体管的功能。
因此，亟需一种方法来解决ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种三维存储器的制作方法、三维存储器、存储系统以及电子器件，以解决现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题。
根据本申请的一个方面，提供了一种三维存储器的制作方法，包括：提供初始结构，所述初始结构包括沟道孔结构以及依次叠置的衬底、刻蚀停止结构以及层叠结构，所述层叠结构包括交替层叠的绝缘介质层以及栅极层，所述沟道孔结构贯穿所述层叠结构、所述刻蚀停止结构至所述衬底中，所述沟道孔结构包括沟道孔、位于所述沟道孔内的外延层、预备多层膜结构以及沟道层，所述外延层位于所述沟道孔的靠近所述衬底的端部，且所述外延层与所述衬底以及所述刻蚀停止结构分别接触，所述预备多层膜结构位于所述沟道孔的侧壁上以及所述外延层的靠近所述刻蚀停止结构的表面上，所述沟道层位于所述预备多层膜结构的远离所述沟道孔的侧壁的表面上，其中，所述外延层的材料包括多晶硅，所述刻蚀停止结构的材料不包括多晶硅；依次去除所述衬底、所述外延层、所述刻蚀停止结构以及部分的所述预备多层膜结构，至少使得部分的所述沟道层裸露，剩余的所述预备多层膜结构形成多层膜结构；在裸露的所述沟道层的表面上、裸露的所述层叠结构的表面上以及所述多层膜结构的表面上形成源极层。
可选地，所述刻蚀停止结构包括沿远离所述衬底的方向依次叠置的氧化层以及刻蚀停止层，依次去除所述衬底、所述外延层、所述刻蚀停止结构以及部分的所述预备多层膜结构，包括：以所述氧化层为停止层，对所述衬底及所述外延层进行平坦化处理；去除剩余的所述外延层；采用第一预定气体，刻蚀去除所述氧化层以及部分的所述预备多层膜结构，使得所述刻蚀停止层以及所述沟道层裸露；采用第二预定气体，刻蚀去除所述刻蚀停止层。
可选地，去除剩余的所述外延层，包括：采用四甲基氢氧化铵对平坦化处理后的所述初始结构进行湿法刻蚀，以去除剩余的所述外延层。
可选地，所述预备多层膜结构包括沿远离所述沟道孔的侧壁方向依次叠置的预备电荷阻挡层、预备电子捕获层以及预备隧穿层，采用第一预定气体，刻蚀去除所述氧化层以及部分的所述预备多层膜结构，包括：采用氟化氢气体以及氨气，刻蚀去除所述氧化层，使得部分的所述预备电荷阻挡层裸露；采用氟化氢气体以及氨气，刻蚀去除裸露的所述预备电荷阻挡层，使得部分的所述预备电子捕获层裸露，剩余的所述预备电荷阻挡层形成电荷阻挡层；采用氟化氢气体以及氨气，刻蚀去除裸露的所述预备电子捕获层，使得部分的所述预备隧穿层裸露，剩余的所述预备电子捕获层形成电子捕获层；采用氟化氢气体以及氨气，刻蚀去除裸露的所述预备隧穿层，使得部分的所述沟道层裸露，剩余的所述预备隧穿层形成隧穿层，所述电荷阻挡层、所述电子捕获层以及所述隧穿层形成所述电荷阻挡层。
可选地，采用第二预定气体，刻蚀去除所述刻蚀停止层，包括：采用CF4气体、氧气、氢气以及氮气，刻蚀去除所述刻蚀停止层。
可选地，所述外延层的靠近所述层叠结构的表面为第一表面，所述衬底的靠近所述层叠结构的表面为第二表面，所述刻蚀停止层的靠近所述衬底的表面为第三表面，所述第三表面与所述第二表面的距离大于或者等于所述第一表面与所述第二表面的距离。
可选地，所述沟道孔结构有多个，对应的所述外延层有多个，任意两个所述第一表面与所述第二表面的距离的差值小于预定值。
可选地，提供初始结构，包括：提供依次叠置的所述衬底、氧化层、刻蚀停止层以及堆叠结构，所述堆叠结构包括交替层叠的所述绝缘介质层以及牺牲层；形成依次贯穿所述堆叠结构、所述刻蚀停止层、所述氧化层至所述衬底中的所述沟道孔；采用外延层生长法在所述沟道孔的靠近所述衬底的端部形成所述外延层；在剩余的所述沟道孔中依次形成所述预备多层膜结构以及所述沟道层，得到所述沟道孔结构；将所述牺牲层替换为所述栅极层，得到所述层叠结构。
可选地，所述刻蚀停止结构的材料包括掺杂氮碳化硅。
根据本申请的另一方面，提供了一种三维存储器，包括源极层、层叠结构以及贯穿所述层叠结构的沟道结构，其中，所述层叠结构位于所述源极层上，所述层叠结构包括沿远离所述源极层的方向交替层叠的绝缘介质层以及栅极层；所述沟道结构包括多层膜结构以及沟道层，所述多层膜结构环绕所述沟道层并与所述层叠结构朝向所述源极层的一侧平齐，所述沟道层伸入所述源极层中。
可选地，所述沟道结构有多个，对应的所述沟道层有多个，任意两个所述沟道层伸入所述源极层中的深度的差值小于预定值，所述深度平行于所述源极层的厚度方向。
可选地，所述沟道结构还包括填充材料，所述填充材料位于所述沟道层的远离所述多层膜结构的表面上。
可选地，所述多层膜结构包括沿远离所述层叠结构方向依次设置的电荷阻挡层、电子捕获层以及隧穿层。
根据本申请的再一种典型的实施例，还提供了一种存储系统，包括三维存储器以及存储控制器，其中，所述三维存储器为采用任一种所述的三维存储器的制作方法制作得到的，或者所述三维存储器为任一种所述的三维存储器；所述存储控制器耦合至所述三维存储器，且用于控制所述三维存储器存储数据。
根据本申请的又一种典型的实施例，还提供了一种电子器件，包括所述的存储系统。
应用本申请的技术方案，所述的三维存储器的制作方法中，首先，提供初始结构，所述初始结构中，衬底、刻蚀停止结构以及层叠结构依次叠置，沟道孔结构贯穿所述层叠结构、所述刻蚀停止结构至所述衬底中，包括沟道孔、位于所述沟道孔底部的外延层、沿沟道孔侧壁以及外延层表面依次设置的预备多层膜结构以及沟道层，其中，所述外延层的材料包括多晶硅，所述刻蚀停止结构的材料不包括多晶硅；然后，依次去除所述衬底、所述外延层、所述刻蚀停止结构以及部分的所述预备多层膜结构，至少使得部分的所述沟道层裸露，剩余的所述预备多层膜结构形成多层膜结构；最后，在裸露的所述沟道层的表面上、裸露的所述层叠结构的表面上以及所述多层膜结构的表面上形成源极层。本申请的所述方法中，由于所述外延层的材料包括多晶硅，且刻蚀停止结构的材料不包括多晶硅，这样在沟道孔的底部形成外延层的过程中，外延层材料不会连接孔侧壁的刻蚀停止结构，使得沟道孔在刻蚀停止层处封口，沟道孔不在刻蚀停止层处封口，保证了后续的预备多层膜结构可以生长到沟道孔底部，即生长到外延层的远离所述衬底的表面上，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图8分别示出了一种实施例中在衬底中形成深度一致的沟道孔的各工艺步骤后的结构示意图；
图9示出了根据本申请的实施例的三维存储器的制作方法的流程示意图；
图10至图18分别示出了根据本申请的实施例的三维存储器的制作方法在各工艺步骤后得到的结构示意图。
其中，上述附图包括以下附图标记：
100、衬底；101、刻蚀停止结构；102、绝缘介质层；103、栅极层；104、沟道孔；105、外延层；106、预备多层膜结构；107、沟道层；108、牺牲层；109、多层膜结构；200、源极层；201、氧化层；202、刻蚀停止层；203、电荷阻挡层；204、电子捕获层；205、隧穿层；206、填充材料。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
如图1至图5所示，在硅衬底上依次形成阻挡层以及堆叠结构后，刻蚀形成贯穿至硅衬底中的多个沟道孔，得到如图1所示的结构，在刻蚀形成多个沟道孔后，通过背面制程对硅衬底以及沟道孔进行CMP后，得到如图2所示的结构，使得剩余的各沟道孔的深度一致。然而实际制程中，CMP直接磨破沟道孔会导致研磨产物进入孔内，难以清洗造成沟道孔污染；并且CMP后需用氧化材料从底部填充沟道孔，得到如图3所示的结构，然而，由于结构的特殊性较难填充。之后，如图4和图5，需要对填充后的结构刻蚀，停在阻挡层处，并沉积多晶硅，形成新的衬底。
也可以如图6、图7以及图8所示，使用生长外延层的方式将沟道孔底部先长出来，然而由于阻挡层的材料是多晶硅，生长外延层的过程中沟道孔会提前封口，使得后面的ONOP(氧化物-氮化物-氧化物-多晶硅)结构长不到沟道孔底部，最终影响底部选择晶体管的功能。
正如背景技术所介绍的，现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能，为了解决如上问题，本申请提出了一种三维存储器的制作方法、三维存储器、存储系统以及电子器件。
根据本申请的一种典型的实施例，提供了一种三维存储器的制作方法。
图9是根据本申请实施例的三维存储器的制作方法的流程图。如图9所示，该方法包括以下步骤：
步骤S101，提供如图13所示的初始结构，其中，图14为图13中部分结构放大示意图，上述初始结构包括沟道孔结构以及依次叠置的衬底100、刻蚀停止结构101以及层叠结构，上述层叠结构包括交替层叠的绝缘介质层102以及栅极层103，上述沟道孔结构贯穿上述层叠结构、上述刻蚀停止结构101至上述衬底100中，上述沟道孔结构包括沟道孔104、位于上述沟道孔104内的外延层105、预备多层膜结构106以及沟道层107，上述外延层105位于上述沟道孔104的靠近上述衬底100的端部，且上述外延层105与上述衬底100以及上述刻蚀停止结构101分别接触，上述预备多层膜结构106位于上述沟道孔104的侧壁上以及上述外延层105的靠近上述刻蚀停止结构101的表面上，上述沟道层107位于上述预备多层膜结构106的远离上述沟道孔104的侧壁的表面上，其中，上述外延层105的材料包括多晶硅，上述刻蚀停止结构101的材料不包括多晶硅；
步骤S102，如图15至图17所示，依次去除上述衬底100、上述外延层105、上述刻蚀停止结构101以及部分的上述预备多层膜结构106，至少使得部分的上述沟道层107裸露，剩余的上述预备多层膜结构106形成多层膜结构109；
步骤S103，在裸露的各上述沟道层107的表面上、裸露的上述层叠结构的表面上以及上述多层膜结构109的表面上形成源极层200，得到如图18所示的结构。
上述的三维存储器的制作方法中，首先，提供初始结构，上述初始结构中，衬底、刻蚀停止结构以及层叠结构依次叠置，沟道孔结构贯穿上述层叠结构、上述刻蚀停止结构至上述衬底中，包括沟道孔、位于上述沟道孔底部的外延层、沿沟道孔侧壁以及外延层表面依次设置的预备多层膜结构以及沟道层，其中，上述外延层的材料包括多晶硅，上述刻蚀停止结构的材料不包括多晶硅；然后，依次去除上述衬底、上述外延层、上述刻蚀停止结构以及部分的上述预备多层膜结构，至少使得部分的上述沟道层裸露，剩余的上述预备多层膜结构形成多层膜结构；最后，在裸露的上述沟道层的表面上、裸露的上述层叠结构的表面上以及上述多层膜结构的表面上形成源极层。本申请的上述方法中，由于上述外延层的材料包括多晶硅，且刻蚀停止结构的材料不包括多晶硅，这样在沟道孔的底部形成外延层的过程中，外延层材料不会连接孔侧壁的刻蚀停止结构，使得沟道孔在刻蚀停止层处封口，沟道孔不在刻蚀停止层处封口，保证了后续的预备多层膜结构可以生长到沟道孔底部，即生长到外延层的远离上述衬底的表面上，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好。
另外，本申请的上述方法通过在沟道孔底部形成外延层，由于上述外延层的存在，在去除上述衬底的过程中制程生成物无法进入上述沟道孔结构，避免了沟道孔结构被污染的问题。
需要说明的是，上述初始结构为将阵列晶圆与CMOS晶圆键合后得到的结构，本申请省略了键合后的CMOS晶圆部分结构的说明，指描述了键合后的阵列晶圆的结构。
根据本申请的一种具体的实施例，上述刻蚀停止结构101包括沿远离上述衬底100的方向依次叠置的氧化层201以及刻蚀停止层202，依次去除上述衬底、上述外延层、上述刻蚀停止结构以及部分的上述预备多层膜结构，包括：以上述氧化层201为停止层，对上述衬底100及上述外延层105进行平坦化处理，使得上述氧化层201裸露，得到如图15所示的结构；去除剩余的上述外延层105，得到如图16所示的结构；采用第一预定气体，刻蚀去除上述氧化层201以及部分的上述预备多层膜结构106，使得上述刻蚀停止层202以及上述沟道层107裸露，得到如图17所示的第二中间结构；采用第二预定气体，刻蚀去除上述刻蚀停止层202。上述方法通过平坦化技术去除上述衬底以及部分的上述外延层，可以得到较为平坦的表面，且平坦化过程中，由于沟道孔的底部被上述外延层填实，平坦化产物不会进入沟道孔中，进一步地避免了沟道孔被污染；再通过刻蚀去除剩余的上述外延层、上述氧化层以及部分的上述预备多层膜结构以及上述刻蚀停止层，可以较为简单快捷地得到裸露的上述层叠结构以及上述沟道层。
为了进一步地保证较为容易地去除剩余的上述外延层，本申请的另一种具体的实施例中，上述外延层的材料包括多晶硅，上述多层膜结构的最外层(即多层膜结构的远离上述沟道层的表面)的材料包括氧化材料，去除剩余的上述外延层，包括：采用四甲基氢氧化铵对平坦化处理后的上述初始结构进行湿法刻蚀，以去除剩余的上述外延层。采用四甲基氢氧化铵(TMAH)去除多层膜结构的速率相比于采用TMAH去除外延层的速率要慢的多，这样可以在较为干净地去除剩余的上述外延层的同时，基本不损伤多层膜结构。
本申请的再一种具体的实施例中，如图13所示，上述预备多层膜结构106包括沿远离上述沟道孔104的侧壁方向依次叠置的预备电荷阻挡层203、预备电子捕获层204以及预备隧穿层205，采用第一预定气体，刻蚀去除上述氧化层以及部分的上述预备多层膜结构，包括：采用氟化氢气体以及氨气，刻蚀去除上述氧化层，使得部分的上述预备电荷阻挡层裸露；采用氟化氢气体以及氨气，刻蚀去除裸露的上述预备电荷阻挡层，使得部分的上述预备电子捕获层裸露，剩余的上述预备电荷阻挡层形成电荷阻挡层；采用氟化氢气体以及氨气，刻蚀去除裸露的上述预备电子捕获层，使得部分的上述预备隧穿层裸露，剩余的上述预备电子捕获层形成电子捕获层；采用氟化氢气体以及氨气，刻蚀去除裸露的上述预备隧穿层，使得部分的上述沟道层裸露，剩余的上述预备隧穿层形成隧穿层，上述电荷阻挡层、上述电子捕获层以及上述隧穿层形成上述电荷阻挡层。刻蚀停止层的材料包括掺杂氮碳化硅，沟道层的材料包括多晶硅，由于氟化氢气体以及氨气对多晶硅材料以及掺杂氮碳化硅材料的刻蚀速率，小于上述氟化氢气体以及上述氨气对上述多层膜结构的刻蚀速率，因此使用上述氟化氢气体以及上述氨气，可以达到在基本不损伤上述刻蚀停止层以及上述沟道层的情况下去除裸露的上述多层膜结构，进一步地实现了较为容易地去除上述多层膜结构，可以进一步地避免去除上述多层膜结构的过程中损伤上述刻蚀停止层以及上述沟道层。
为了进一步地保证较为容易地去除上述刻蚀停止层，根据本申请的另一种具体的实施例，采用第二预定气体，刻蚀去除上述刻蚀停止层，包括：采用CF4气体、氧气、氢气以及氮气，刻蚀去除上述刻蚀停止层。由于上述CF4气体、上述氧气、上述氢气以及上述氮气刻蚀沟道层以及绝缘介质层的速率小于刻蚀刻蚀停止层的速率，通过采用CF4气体、氧气、氢气以及氮气，刻蚀去除上述刻蚀停止层，可以在基本不损伤上述沟道层以及上述绝缘介质层的情况下，较为干净快速地去除裸露的上述刻蚀停止层。
本申请的再一种具体的实施例中，如图12所示，上述外延层的靠近上述层叠结构的表面为第一表面AA'，上述衬底的靠近上述层叠结构的表面为第二表面，上述刻蚀停止层的靠近上述衬底的表面为第三表面，上述第三表面与上述第二表面的距离大于或者等于上述第一表面与上述第二表面的距离。即刻蚀停止层的下表面高于外延层的上表面，这样在背面工艺中去除上述衬底、上述外延层以及部分的上述预备多层膜结构的过程中，上述刻蚀停止层可以作为阻挡层避免过刻问题。
根据本申请的一种具体的实施例，上述沟道孔结构有多个，对应的上述外延层有多个，任意两个上述第一表面与上述第二表面的距离的差值小于预定值。通过控制外延层的上表面与衬底上表面之间的距离小于预定值，可以使得多个外延层的上表面基本平齐，即保证沟道孔结构在衬底中的深度基本一致，使得各沟道孔结构在衬底中的深度一致性较好，从而使得三维存储器的性能较好。
在实际的应用过程中，上述沟道孔结构还包括填充材料，上述填充材料位于上述沟道层的远离上述多层膜结构的表面上。上述各结构层的材料可以为现有技术中任意可行的材料，根据申请的一种具体的实施例，上述电荷阻挡层的材料包括氧化硅，上述电子捕获层的材料包括氮化硅，上述隧穿层的材料包括氧化硅，上述沟道层的材料包括多晶硅，上述填充材料包括氧化硅。上述绝缘介质层的材料包括氧化硅，上述栅极层的材料包括钨，上述牺牲层的材料包括氮化硅。
在本申请实施例中，上述衬底以及上述衬底均为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，上述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为SGOI(Silicon And Germanium On Insulator，绝缘体上锗硅)等。本实施例中，上述衬底以及上述衬底的材料均包括多晶硅。更为具体的实施例中，上述衬底以及上述衬底的材料均为多晶硅。
一种具体的实施例中，上述刻蚀停止层的材料包括掺杂氮碳化硅。更为具体的一种实施例中，上述刻蚀停止层为掺杂氮碳化硅。相比现有技术中采用多晶硅材料作为刻蚀停止层，导致在生长外延层时沟道孔提前封口，后续的ONOP以及填充材料无法延伸至外延层的表面上，影响底部选择晶体管功能的问题，本申请的上述方法，采用掺杂氮碳化硅材料作为刻蚀停止层，这样在生长外延层时沟道孔底部不会提前封口，进而保证了整个器件的性能较好。
根据本申请的更为具体的一种实施例，上述电荷阻挡层的材料为氧化硅，上述电子捕获层的材料为氮化硅，上述隧穿层的材料为氧化硅，上述沟道层的材料为多晶硅，上述填充材料为氧化硅，上述衬底的材料为多晶硅。上述绝缘介质层的材料为氧化硅，上述栅极层的材料为钨。
具体地，通过调整上述氟化氢气体以及上述氨气的体积比，可以实现对氧化硅、氮化硅、掺杂氮碳化硅以及多晶硅的刻蚀选择比范围为1:1:0:0～2:1:0:0。通过调整CF4气体、氧气、氢气以及氮气的体积比，可以实现对掺杂氮碳化硅、多晶硅、氧化硅的刻蚀选择比范围为50:1:1～70:1:1。
本领域技术人员可以采用现有技术中任意可行的方法得到上述初始结构，一种具体的实施例中，提供初始结构，包括：如图10所示，提供依次叠置的上述衬底100、氧化层201、刻蚀停止层202以及堆叠结构，上述堆叠结构包括交替层叠的上述绝缘介质层102以及牺牲层108；如图11所示，形成依次贯穿上述堆叠结构、上述刻蚀停止层202、上述氧化层201至上述衬底100中的上述沟道孔104；如图12所示，采用外延层生长法在上述沟道孔104的靠近上述衬底100的端部形成上述外延层105；在剩余的上述沟道孔104中依次形成上述预备多层膜结构106以及上述沟道层107，得到上述沟道孔结构；将上述牺牲层108替换为上述栅极层103，得到如图13所示的上述层叠结构。
需要说明的是，在氧化层的远离上述衬底的表面上生长上述刻蚀停止层后，需要对上述刻蚀停止层进行温度处理，避免后续高温制程中刻蚀停止层由于高温收缩。
根据本申请的再一种具体的实施例，如图12以及图13所示，在剩余的上述沟道孔104中依次形成上述预备多层膜结构106以及上述沟道层107，包括：在上述外延层105的裸露表面上以及上述沟道孔104的侧壁上依次形成电荷阻挡层203、电子捕获层204以及隧穿层205，得到上述预备多层膜结构106；在上述隧穿层205的裸露表面上形成沟道层107；在剩余的上述沟道孔104中沉积填充材料206，以填满上述沟道孔104，上述沟道层107以及上述填充材料206构成上述沟道层107。
在实际的应用过程中，上述的这些结构层可由原子层沉积技术和/或其它的晶体生长工艺中的一种或多种形成。
一种具体的实施例中，上述三维存储器为3D NAND存储器。
如本文所使用的，术语“3DNAND存储器”指的是在横向取向的衬底上串联连接的垂直取向的存储器单元晶体管串，使得存储器单元晶体管串在相对于衬底的垂直方向上延伸。如本文所使用的，术语“垂直/垂直地”意味着标称地垂直于衬底的横向表面。
根据本申请的另一种典型的实施例，还提供了一种如图18所示的三维存储器，包括：
源极层200；
层叠结构，位于上述源极层200上，上述层叠结构包括沿远离上述源极层200的方向交替层叠的绝缘介质层102以及栅极层103；
贯穿上述层叠结构的沟道结构，包括多层膜结构109以及沟道层107，上述多层膜结构109环绕上述沟道层107并与上述层叠结构朝向上述源极层200的一侧平齐，上述沟道层107伸入上述源极层200中。
上述的三维存储器中，沟道结构包括多层膜结构以及沟道层，沟道层伸入源极层中，多层膜结构环绕上述沟道层，并与上述层叠结构朝向上述源极层的一侧平齐。该结构中沟道层生长至源极层中，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好。
具体地，上述沟道结构有多个，对应的上述沟道层有多个，任意两个上述沟道层伸入上述源极层中的深度的差值小于预定值，上述深度平行于上述源极层的厚度方向。这样保证第二子多层膜结构结构在衬底中的深度基本一致，从而使得三维存储器的性能较好。
另外，上述沟道结构还包括填充材料，上述填充材料位于上述沟道层的远离上述多层膜结构的表面上。上述多层膜结构包括沿远离上述层叠结构方向依次设置的电荷阻挡层、电子捕获层以及隧穿层。
根据本申请的再一种典型的实施例，还提供了一种存储系统，包括三维存储器以及存储控制器，其中，上述三维存储器为采用任一种上述的三维存储器的制作方法制作得到的，或者上述三维存储器为任一种上述的三维存储器；上述存储控制器耦合至上述三维存储器，且用于控制上述三维存储器存储数据。
上述的存储系统包括三维存储器以及存储控制器，三维存储器为采用任一种上述的三维存储器的制作方法制作得到的，或者上述三维存储器为任一种上述的三维存储器。三维存储器的制作方法中，由于上述外延层的材料包括多晶硅，且刻蚀停止结构的材料不包括多晶硅，这样在沟道孔的底部形成外延层的过程中，外延层材料不会连接孔侧壁的刻蚀停止结构，使得沟道孔在刻蚀停止层处封口，沟道孔不在刻蚀停止层处封口，保证了后续的预备多层膜结构可以生长到沟道孔底部，即生长到外延层的远离上述衬底的表面上，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好，从而使得整个存储系统的性能较好。
根据本申请的又一种典型的实施例，还提供了一种电子器件，包括上述的存储系统。
上述的电子器件包括上述的存储系统，由于存储系统中的三维存储器的多层膜结构可以生长到沟道孔底部，使得三维存储器的器件性能较好，进而可以使得电子器件的性能较好。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请上述的三维存储器的制作方法中，首先，提供初始结构，上述初始结构中，衬底、刻蚀停止结构以及层叠结构依次叠置，沟道孔结构贯穿上述层叠结构、上述刻蚀停止结构至上述衬底中，包括沟道孔、位于上述沟道孔底部的外延层、沿沟道孔侧壁以及外延层表面依次设置的预备多层膜结构以及沟道层，其中，上述外延层的材料包括多晶硅，上述刻蚀停止结构的材料不包括多晶硅；然后，依次去除上述衬底、上述外延层、上述刻蚀停止结构以及部分的上述预备多层膜结构，至少使得部分的上述沟道层裸露，剩余的上述预备多层膜结构形成多层膜结构；最后，在裸露的上述沟道层的表面上、裸露的上述层叠结构的表面上以及上述多层膜结构的表面上形成源极层。本申请的上述方法中，由于上述外延层的材料包括多晶硅，且刻蚀停止结构的材料不包括多晶硅，这样在沟道孔的底部形成外延层的过程中，外延层材料不会连接孔侧壁的刻蚀停止结构，使得沟道孔在刻蚀停止层处封口，沟道孔不在刻蚀停止层处封口，保证了后续的预备多层膜结构可以生长到沟道孔底部，即生长到外延层的远离上述衬底的表面上，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好。
2)、本申请上述的三维存储器中，沟道结构包括多层膜结构以及沟道层，沟道层伸入源极层中，多层膜结构环绕上述沟道层，并与上述层叠结构朝向上述源极层的一侧平齐。该结构中沟道层生长至源极层中，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好。
3)、本申请上述的存储系统包括三维存储器以及存储控制器，三维存储器为采用任一种上述的三维存储器的制作方法制作得到的，或者上述三维存储器为任一种上述的三维存储器。三维存储器的制作方法中，由于上述外延层的材料包括多晶硅，且刻蚀停止结构的材料不包括多晶硅，这样在沟道孔的底部形成外延层的过程中，外延层材料不会连接孔侧壁的刻蚀停止结构，使得沟道孔在刻蚀停止层处封口，沟道孔不在刻蚀停止层处封口，保证了后续的预备多层膜结构可以生长到沟道孔底部，即生长到外延层的远离上述衬底的表面上，从而解决了现有技术中ONOP结构难以生长到沟道孔底部，影响器件整体性能的问题，使得三维存储器的器件性能较好，从而使得整个存储系统的性能较好。
4)、本申请上述的电子器件包括上述的存储系统，由于存储系统中的三维存储器的多层膜结构可以生长到沟道孔底部，使得三维存储器的器件性能较好，进而可以使得电子器件的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (15)
1.一种三维存储器的制作方法，其特征在于，包括：
提供初始结构，所述初始结构包括沟道孔结构以及依次叠置的衬底、刻蚀停止结构以及层叠结构，所述层叠结构包括交替层叠的绝缘介质层以及栅极层，所述沟道孔结构贯穿所述层叠结构、所述刻蚀停止结构至所述衬底中，所述沟道孔结构包括沟道孔、位于所述沟道孔内的外延层、预备多层膜结构以及沟道层，所述外延层位于所述沟道孔的靠近所述衬底的端部，且所述外延层与所述衬底以及所述刻蚀停止结构分别接触，所述预备多层膜结构位于所述沟道孔的侧壁上以及所述外延层的靠近所述刻蚀停止结构的表面上，所述沟道层位于所述预备多层膜结构的远离所述沟道孔的侧壁的表面上，其中，所述外延层的材料包括多晶硅，所述刻蚀停止结构的材料不包括多晶硅；
依次去除所述衬底、所述外延层、所述刻蚀停止结构以及部分的所述预备多层膜结构，至少使得部分的所述沟道层裸露，剩余的所述预备多层膜结构形成多层膜结构；
在裸露的所述沟道层的表面上、裸露的所述层叠结构的表面上以及所述多层膜结构的表面上形成源极层。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀停止结构包括沿远离所述衬底的方向依次叠置的氧化层以及刻蚀停止层，依次去除所述衬底、所述外延层、所述刻蚀停止结构以及部分的所述预备多层膜结构，包括：
以所述氧化层为停止层，对所述衬底及所述外延层进行平坦化处理；
去除剩余的所述外延层；
采用第一预定气体，刻蚀去除所述氧化层以及部分的所述预备多层膜结构，使得所述刻蚀停止层以及所述沟道层裸露；
采用第二预定气体，刻蚀去除所述刻蚀停止层。
3.根据权利要求2所述的方法，其特征在于，去除剩余的所述外延层，包括：
采用四甲基氢氧化铵对平坦化处理后的所述初始结构进行湿法刻蚀，以去除剩余的所述外延层。
4.根据权利要求2所述的方法，其特征在于，所述预备多层膜结构包括沿远离所述沟道孔的侧壁方向依次叠置的预备电荷阻挡层、预备电子捕获层以及预备隧穿层，采用第一预定气体，刻蚀去除所述氧化层以及部分的所述预备多层膜结构，包括：
采用氟化氢气体以及氨气，刻蚀去除所述氧化层，使得部分的所述预备电荷阻挡层裸露；
采用氟化氢气体以及氨气，刻蚀去除裸露的所述预备电荷阻挡层，使得部分的所述预备电子捕获层裸露，剩余的所述预备电荷阻挡层形成电荷阻挡层；
采用氟化氢气体以及氨气，刻蚀去除裸露的所述预备电子捕获层，使得部分的所述预备隧穿层裸露，剩余的所述预备电子捕获层形成电子捕获层；
采用氟化氢气体以及氨气，刻蚀去除裸露的所述预备隧穿层，使得部分的所述沟道层裸露，剩余的所述预备隧穿层形成隧穿层，所述电荷阻挡层、所述电子捕获层以及所述隧穿层形成所述电荷阻挡层。
5.根据权利要求2所述的方法，其特征在于，采用第二预定气体，刻蚀去除所述刻蚀停止层，包括：
采用CF4气体、氧气、氢气以及氮气，刻蚀去除所述刻蚀停止层。
6.根据权利要求2所述的方法，其特征在于，所述外延层的靠近所述层叠结构的表面为第一表面，所述衬底的靠近所述层叠结构的表面为第二表面，所述刻蚀停止层的靠近所述衬底的表面为第三表面，所述第三表面与所述第二表面的距离大于或者等于所述第一表面与所述第二表面的距离。
7.根据权利要求6所述的方法，其特征在于，所述沟道孔结构有多个，对应的所述外延层有多个，任意两个所述第一表面与所述第二表面的距离的差值小于预定值。
8.根据权利要求1所述的方法，其特征在于，提供初始结构，包括：
提供依次叠置的所述衬底、氧化层、刻蚀停止层以及堆叠结构，所述堆叠结构包括交替层叠的所述绝缘介质层以及牺牲层；
形成依次贯穿所述堆叠结构、所述刻蚀停止层、所述氧化层至所述衬底中的所述沟道孔；
采用外延层生长法在所述沟道孔的靠近所述衬底的端部形成所述外延层；
在剩余的所述沟道孔中依次形成所述预备多层膜结构以及所述沟道层，得到所述沟道孔结构；
将所述牺牲层替换为所述栅极层，得到所述层叠结构。
9.根据权利要求1所述的方法，其特征在于，所述刻蚀停止结构的材料包括掺杂氮碳化硅。
10.一种三维存储器，其特征在于，包括：
源极层；
层叠结构，位于所述源极层上，所述层叠结构包括沿远离所述源极层的方向交替层叠的绝缘介质层以及栅极层；
贯穿所述层叠结构的沟道结构，包括多层膜结构以及沟道层，所述多层膜结构环绕所述沟道层并与所述层叠结构朝向所述源极层的一侧平齐，所述沟道层伸入所述源极层中。
11.根据权利要求10所述的三维存储器，其特征在于，所述沟道结构有多个，对应的所述沟道层有多个，任意两个所述沟道层伸入所述源极层中的深度的差值小于预定值，所述深度平行于所述源极层的厚度方向。
12.根据权利要求10所述的三维存储器，其特征在于，所述沟道结构还包括：
填充材料，位于所述沟道层的远离所述多层膜结构的表面上。
13.根据权利要求10所述的三维存储器，其特征在于，所述多层膜结构包括沿远离所述层叠结构方向依次设置的电荷阻挡层、电子捕获层以及隧穿层。
14.一种存储系统，其特征在于，包括：
三维存储器，所述三维存储器为采用权利要求1至9中任一项所述的三维存储器的制作方法制作得到的，或者所述三维存储器为权利要求10至13中任一项所述的三维存储器；
存储控制器，所述存储控制器耦合至所述三维存储器，且用于控制所述三维存储器存储数据。
15.一种电子器件，其特征在于，包括权利要求14所述的存储系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210641403.9A CN115084161A (zh) | 2022-06-08 | 2022-06-08 | 三维存储器及其制作方法、存储系统、电子器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210641403.9A CN115084161A (zh) | 2022-06-08 | 2022-06-08 | 三维存储器及其制作方法、存储系统、电子器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115084161A true CN115084161A (zh) | 2022-09-20 |
Family
ID=83251182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210641403.9A Pending CN115084161A (zh) | 2022-06-08 | 2022-06-08 | 三维存储器及其制作方法、存储系统、电子器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115084161A (zh) |
-
2022
- 2022-06-08 CN CN202210641403.9A patent/CN115084161A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220123144A1 (en) | Gate-all-around field-effect transistor with asymmetric threshold voltage | |
| EP3420596B1 (en) | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings | |
| US9786681B1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
| EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
| CN111244100B (zh) | 用于形成三维存储器器件中的结构增强型半导体插塞的方法 | |
| CN108649033B (zh) | 半导体器件及其制造方法 | |
| US10535663B2 (en) | Methods of fabricating semiconductor devices | |
| CN109755252B (zh) | 一种存储器件及其制造方法 | |
| JPS62105445A (ja) | 半導体デバイス構造の形成方法 | |
| CN108470737B (zh) | 三维存储器及其制造方法 | |
| CN108630691B (zh) | 三维存储器及其制造方法 | |
| EP2455967A1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| CN110349967B (zh) | 一种三维存储器的形成方法及三维存储器 | |
| JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
| CN108962896B (zh) | 存储器 | |
| CN109935547B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| CN112909005A (zh) | 一种三维存储器及其制备方法 | |
| JP7417387B2 (ja) | 半導体装置の製造方法 | |
| CN111244095A (zh) | 三维存储器及其制备方法 | |
| CN115084161A (zh) | 三维存储器及其制作方法、存储系统、电子器件 | |
| US8269307B2 (en) | Shallow trench isolation structure and method for forming the same | |
| CN109216372B (zh) | 半导体结构的形成方法 | |
| TWI827462B (zh) | 記憶體件及其製造方法及包括記憶體件的電子設備 | |
| CN115863172A (zh) | 一种半导体结构的制备方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |