JP2009038220A - ダミーウェハ - Google Patents

Abstract

【課題】 ダミーウェハとして、平坦性を持ち機械的強度や耐熱衝撃性等に優れ、安価な基板を提供することにある。
【解決手段】 多結晶シリコンの結晶方位を制御することとマスキング剤を使用したＣＭＰ研磨を行うことと基板の主面上に、ＳｉＯ₂酸化膜厚を備えることにより、平坦性を持ち機械的強度や耐熱衝撃性等に優れ、安価な多結晶シリコンダミーウェハを提供する。
【選択図】 なし

Description

本発明は、ＬＳＩ等の半導体デバイスを作製する際に、各種処理条件の評価や汚染物質の付着防止等に用いられるダミーウェハに関する。

ＬＳＩやＶＬＳＩ等の半導体デバイスの製造プロセスにおいては、種々の工程でダミーウェハが使用されている。例えば、スパッタ法をはじめとする各種ＰＶＤ法やＣＶＤ法等による半導体デバイスの製造プロセス中の成膜工程では、成膜された薄膜には高い均質性が要求されている。そのため、成膜工程でダミーウェハを用いて、成膜時間やウェハ温度等の成膜条件と、ウェハ上に形成される膜の厚さや組成等との関係を測定、評価したり、また膜の純度分析等が行われている。また、スパッタリング装置では、新たなターゲットを使用する際にターゲット面を浄化したり、また装置内にターゲットと同質の膜を形成してパーティクルの発生を防止するために、予備スパッタが実施されている。この場合にも、ダミーウェハが用いられる。

イオン注入装置においても、注入条件やイオンビームのスキャン状態等を評価および検査するために、ダミーウェハが用いられている。熱拡散や酸化膜の形成等に用いられる熱処理装置においても、ボート上に載置された半導体ウェハに直接ガスがあたって汚染されないように、ダミーウェハをボートの所定箇所にセットすることが実施されている。

このような半導体デバイスの各種製造工程で用いられるダミーウェハとしては、一般的に単結晶シリコンウェハーが使用されているが、単結晶シリコンウェハーは高価であり、多数のダミーウェハが使用されることから、ダミーウェハとしてリサイクル使用することが望まれる。現在、使用済みダミーウェハは、フッ酸、硝酸等の酸洗浄やアンモニア水等のアルカリ洗浄をした後、再度、表面を研磨することによって再使用している。使用済みダミーウェハの薬液洗浄と表面を再研磨することを再生すると呼んでいる。

しかしながら、単結晶シリコンダミーウェハの再生処理によって数回使用すると、膜厚が薄くなり、ダミーウェハとして使用できなくなり、再利用率を高めることが難しいという問題を有している。そこで、単結晶シリコンウェハーに代るダミーウェハ材料が検討されている。そのようなダミーウェハとしては、例えば石英ガラスやガラス状カーボン（特開平８−３１６２８３号公報、同９−１３９３２９号公報参照）、またアルミナ焼結体（特開平５−１６０２４０号公報、同 ８−１７８８８号公報参照）、ＳｉＣ焼結体、ムライト−コージェライト複合焼結体（特開平６−２６３５３１号公報参照）、あるいはＳｉＣ焼結体の表面にＣＶＤコーティングを施したもの（特開平５−２８３３０６号公報参照）等が提案されている。

しかしながら、石英ガラスやガラス状カーボンまたはアルミナやＳｉＣ等のセラミックス材料からなるダミーウェハは、例えば成膜装置で使用した際に堆積した膜が剥離しやすいという問題がある。ダミーウェハに堆積した膜が剥離すると、実製造工程でパーティクル等の発生原因となるため、例えば膜の被着面を粗くして膜の剥離を防ぐことが検討されている。しかし、ガラス材料やセラミックス材料等の表面を粗くすることは困難であり、無理に粗くしようとすると割れ等が発生しやすいという問題がある。また、熱衝撃に弱く、繰り返し加熱・冷却が加わる工程で使用した場合には、破損が発生しやすいという欠点がある。さらに、アルミナやＳｉＣ等のセラミックス材料は、シリコンや石英ガラス等に比べて比重が高く、その重量により搬送系等に負担を及ぼすという問題を有している。

また、ガラス材料やセラミックス材料からなるダミーウェハを再利用するためには、従来の単結晶シリコンダミーウェハと同じように酸洗浄やアルカリ洗浄をした後、表面を研磨する必要があるが、ガラス材料またはセラミックス材料を従来の単結晶シリコンダミーウェハと同じ洗浄工程に流すことは、洗浄条件や研磨条件が異なるため難しい。またガラス材料やセラミックス材料からなるダミーウェハを再利用するためには、専用洗浄工程を持つ必要があり、かえって、コストアップになる。
特開平８−３１６２８３号公報 特開平９−１３９３２９号公報 特開平５−１６０２４０号公報 特開平８−１７８８８号公報 特開平６−２６３５３１号公報 特開平５−２８３３０６号公報

そこで本発明者らは、従来の単結晶シリコンダミーウェハより安価に入手可能で、単結晶シリコンダミーウェハと同じ取り扱いができる材料として、多結晶シリコン基板をダミーウェハに使用することを提案している。これまで、多結晶シリコン基板をダミーウェハに使用することが提案されなかった理由として、２点がある。ひとつは、単結晶シリコン基板並みの平坦な表面が得られない。もうひとつは、単結晶シリコン基板並みの機械的強度や耐熱性がなく、同じような取り扱いをすると、基板が割れるのではないかという心配があった。

本発明はかかる問題に鑑みてなされたもので、その目的とするところは、単結晶シリコン基板以上の平坦性を有し、単結晶シリコン基板並みに機械的強度や耐熱衝撃性等に優れ、単結晶シリコンダミーウェハと同じ取り扱いができるダミーウェハであって、同じ洗浄・再生工程に使って、繰り返し使用することができ、単結晶シリコンダミーウェハより製造コストが安価なダミーウェハを提供することを目的としている。

本発明者らは、上述の課題を解決するために、多結晶シリコンでもマスキング剤として酸化剤等を使用することにより、ＣＭＰ研磨を用いて平滑な面が研磨できるという知見を得た。
本発明にかかるダミーウェハ用多結晶シリコン基板は、主面の中心線平均粗さＲａが０．５ｎｍ以下、μＷａが１０ｎｍ以下で、ｒｏｌｅ ｏｆｆが１０ｎｍ以下であることを特徴とするものである。
本発明のダミーウェハ用多結晶シリコン基板はまた、多結晶シリコンの結晶方位を制御することにより、結晶粒｛１１１｝面が主面全体に占める割合が３０％以上であることが好適である。
本発明のダミーウェハ用多結晶シリコン基板はまた、上記多結晶シリコン基板の主面上に、ＳｉＯ₂酸化膜厚が１０ｎｍ以上３０００ｎｍ以下の層を備えたものであることが好適である。
本発明のダミーウェハ用多結晶シリコン基板の製造方法は、｛１１１｝結晶面の総面積（Ｓ_{111}）が基板面の総面積（Ｓ₀）の３０％以上である多結晶シリコン基板の主面上をＣＭＰ研磨する工程を含み、該ＣＭＰ研磨工程が１段研磨工程および２段研磨工程からなり、前記１段研磨工程が、研磨材およびマスキング剤を含むスラリを用い、前記２段研磨工程が、マスキング剤および前記１段研磨工程で用いた研磨材より粒径が小さい研磨材を含むスラリを用いることよりなることが好適である。
本発明のダミーウェハ用多結晶シリコン基板の製造方法は、１段研磨工程を経た基板に対し、２段研磨工程に先立ち、ＳｉＯ₂またはオルガノシリカの酸化膜をその膜厚が１００ｎｍ以上５０００ｎｍ以下になるように形成する工程を含むことが好適である。
本発明のダミーウェハ用多結晶シリコン基板の製造方法は、２段研磨工程が、膜厚が１０ｎｍ以上、３０００ｎｍ以下になるまで行われることが好適である。

本発明により、単結晶シリコン基板に匹敵する平坦性を持ち、単結晶シリコン基板並みに機械的強度や耐熱衝撃性等に優れ、単結晶シリコンダミーウェハと同じ取り扱いができ、同じ洗浄・再生工程に使って、繰り返し使用することができ、単結晶シリコンダミーウェハより安価な多結晶シリコンダミーウェハを提供することができる。

本発明に用いる多結晶シリコンは純度９９．９９９％以上であることが好ましく、９９．９９９９９％以上であることがより好ましい。電気抵抗は面積抵抗で０．１Ωｃｍ以上、１００Ω・ｃｍ以下であることが好ましく、０．１Ωｃｍ以上、５０Ωｃｍ以下であることがより好ましい。シリコン基板の電気抵抗が低すぎるときは、結晶中に含まれるドーパント量が多い状態にあり、ドーパント量が多いことにより、抵抗縞という現象が生じ、平滑に研磨できなくなる。一方、電気抵抗が高いときは、ドーパント量が少なく、研磨には大きな影響を与えない。しかし、後工程で、スパッタリング等の磁性膜を成膜する工程で、電気抵抗が高いと、バイアス電流が流れず、成膜しにくいという問題が生じる。上記抵抗値は、シリコン結晶中に含まれるＢ、Ｐ、Ｎ、Ａｓ、Ｓｎ等のドーパント量で決まることとなる。ドーパント量は０〜１０²²ａｔｏｍｓ／ｃｍ²の合計量の範囲がよい。

シリコンの結晶の中で、結晶方位｛１００｝と結晶方位｛１１１｝とが、最も研磨速度が大きく異なり、結晶方位｛１００｝のＣＭＰ研磨速度を１とするなら、結晶方位｛１１１｝は０．６〜０．８になる。多結晶シリコンでは結晶方位｛１００｝と結晶方位｛１１１｝が混在すると、研磨速度による凹凸が生じやすくなる。多結晶シリコンを製造する際に、結晶方位｛１００｝または結晶方位｛１１１｝に方位を揃えると、平坦な面を得ることが出来る。
結晶方位｛１００｝と結晶方位｛１１１｝を作り分ける方法は、凝固速度の違いを利用し、結晶方位｛１００｝は速く凝固させ、結晶方位｛１１１｝は遅く凝固させる必要がある。しかし、結晶方位｛１００｝に揃えるには、凝固速度が速く、ボイドが発生しやすくなったり、残留応力があり、ヒビが入ったりしやすく、製造しやすいものではない。一方、結晶方位｛１１１｝は凝固速度が遅く、ボイドや残留応力を抑制しながら製造できる。また、多結晶シリコンをルツボ底から上部に向けて一方向凝固させる際に、凝固速度を遅くして結晶方位｛１１１｝に揃えるように試みても、ルツボ外壁からルツボ中心部に向けての温度分布が存在するためや応力を緩和するために、結晶方位がずれて、結晶方位｛１１２｝・｛１２１｝・｛１１０｝の面が出やすくなる。結晶方位｛１１２｝・｛１２１｝は結晶方位｛１１１｝に近い研磨速度を示すので、混在しても、凹凸が生じにくく、平坦な面を得ることが出来る。よって、本発明の多結晶シリコン基板において、結晶方位｛１１１｝面が多くなるようにルツボ底から上部に向けて一方向凝固させることが重要であり、多結晶のため、結晶方位｛１１１｝から多少ずれても、結晶方位｛１１１｝面と近い研磨速度を示す結晶方位面にすることが望ましい。そのため、本発明の多結晶シリコン基板において、多結晶シリコン基板表面全体に占める結晶方位｛１１１｝面の結晶粒子の割合は、３０％以上であることが好ましく、５０％以上であることがより好ましい。３０％以上であると、残りの結晶粒子が結晶方位｛１１２｝・｛１２１｝・｛１１０｝であれば、より平滑に研磨できる。

すなわち、結晶方位｛１１１｝面以外としては、｛１００｝・｛１１０｝・｛１１２｝・｛１２２｝等が存在するが、上述のように結晶方位｛１１２｝・｛１２１｝は結晶方位｛１１１｝に近い研磨速度を示し、結晶方位｛１００｝面の研磨速度と結晶方位｛１１１｝面の研磨速度とが大きく異なるので、結晶方位｛１００｝面が基板面の総面積（Ｓ₀）に占める割合が５０％未満であることが好ましく、２０％以下であることがより好ましい。

製造方法としては、溶解炉中にシリコンと反応しない材質のルツボ、例えば石英ガラス製、カーボン製、窒化珪素製等のルツボの中に原料となる高純度多結晶シリコンを入れ、不活性雰囲気または真空中で融点の１４２０℃以上、１６００℃以下でシリコンを溶解、保持する。多結晶シリコンをルツボ底から上部に向けて一方向凝固させる、２ｍｍ／分以下の凝固速度で一方向凝固させる。凝固速度で結晶方位面を制御するので、結晶方位｛１１１｝面を得るためには、凝固速度は遅い方が好ましく、０．５ｍｍ／分以下が望ましい。
結晶方位｛１１１｝面を得るためにはまた、温度分布を制御することが好ましく、凝固方向には、固液界面近傍は１４５０℃から上部は１５５０℃〜１６００℃の温度勾配をもたせる。固液界面近傍の凝固方向に対して垂直方向には、ルツボ中心からルツボ壁面への温度勾配は小さい方が好ましく、２０℃から５０℃の範囲になるように制御することが好ましい。
図１は、本発明の多結晶シリコンインゴット製造装置の一実施形態における概要を示す断面図である。図１に示すように、台座１６の上にルツボ１２を置く。またルツボ１２のカバーとして、グラファイト１３を置く。ルツボ１２の中に原料となる金属珪素１１を入れ、誘導加熱コイル１４で加熱する。コイルは分割して温度を制御できるのが好ましく、図１では３分割（１４ａ，１４ｂ，１４ｃ）で制御している。最初に金属珪素が熔け残ることがないように、融点１４２０℃より約２００℃高い１６００℃で熔解し、一定時間保持する。不純物を上部に濃縮させるため、固液界面近傍は１４５０℃からルツボの上部は１５５０℃〜１６００℃になるように段階的に誘導加熱コイル１４の電流を制御して温度勾配をもたせる。一方向凝固を開始するため、台座１５にある冷却管１６に水を流し、冷却を開始する。その際に、垂直方向に凝固が進むように、ルツボの中心部と周辺部の温度分布を５０℃以内になるように、水冷水量を調節する必要がある。そのため、台座中の冷却は、中心と周辺部が個別に制御できることが好ましく、例えば図１では３分割（１６ａ，１６ｂ，１６ｃ）で制御している。そして台座支持１７を使い、０．０１ｍｍ／分以上、１．０ｍｍ／分以下の凝固速度になるようにルツボを下げていき、周囲に配置された冷却管１８に水を流しながら冷却を行う。

得られたシリコンインゴットを所定厚さにワイヤソー等で切断した後、ラップして厚みを調節する。コア抜きするシリコン基板の直径は概ね６５ｍｍ以下、２１ｍｍ以上のものとなる。コア抜き加工には、ダイヤモンド砥石によるカップ切断、超音波切断、ブラスト加工、ウォータージェット処理等種々の方法があるが、加工速度の確保、切り代量の削減、口径の切り替え容易性、治具製作や後加工の容易性等から、固体レーザによるレーザコア抜きが望ましい。固体レーザはパワー密度が高くビームを絞れるため、溶断残渣（ドロス）の発生が少なく加工面が相対的にきれいだからである。この場合のレーザ光源としては、Ｎｄ−ＹＡＧレーザやＹｂ−ＹＡＧレーザ等を挙げることができる。

コア抜きして得られたシリコン基板に、外端面処理を施し、さらに、エッチングを施して加工ダメージ層を除去し、その後の研磨でチッピング等が生じないように端面研磨加工を施す。このようにして得られたシリコン基板に、研磨を施して表面を平坦化する。
単結晶Ｓｉ基板の表面平滑化は、コロイダルシリカ等のアルカリ性のスラリを用いた多段ＣＭＰ研磨により行われるのが一般的である。しかしながら、一般的な多結晶シリコンでは、基板表面に露出している粒毎に結晶方位が異なりまた結晶方位毎に研磨速度が異なるので、単結晶Ｓｉ基板と同様にアルカリ性スラリを用いてＣＭＰ研磨を行うと、良好な表面平滑性を得ることが困難となりやすい。したがって多結晶シリコン基板の研磨に際しては、「ケミカル性」を抑制した方が好ましく、ＣＭＰスラリ（コロイダルシリカ）中のｐＨを４以上、１０以下に調節したスラリを用いる。この場合の研磨剤としては、特に限定されないが、例えば、コロイダルシリカ、セリア、アルミナ等が挙げられ、平均粒径１０〜２００ｎｍ程度のものを用いることができる。さらにＣＭＰスラリは、Ｈ₂Ｏ₂、過硫酸塩、過硫酸等の酸化剤 ０．１〜１０質量％をマスキング剤として含むことが好ましい。研磨中にマスキング剤が表面に薄い酸化膜を形成することにより、多結晶シリコンの粒毎の研磨速度を均一にすることができるからである。
多段ＣＭＰ研磨工程が１段研磨工程と２段研磨工程とからなる場合、１段研磨工程では、例えば、ｐＨ値４〜１０、平均粒径５０ｎｍ〜２００ｎｍのコロイダルシリカを使用することができ、２段研磨工程では、１段研磨工程で用いた研磨材より粒径が小さい研磨材を用いることが好ましく、例えば、ｐＨ値７〜１０、平均粒径１０ｎｍ〜５０ｎｍのコロイダルシリカを使用することができる。

上述の１段研磨を経た後、２段研磨工程に先立ち、本発明の多結晶シリコンにＳｉＯ₂または有機シリカの酸化膜を設けてもよい。酸化膜をつけることにより、原板主面の粒間段差が遮蔽され平坦な表面性を得ることができるという利点があるからである。
該酸化膜は、膜厚１００ｎｍ以上５０００ｎｍ以下になるように形成することが好ましい。
また上記酸化膜は、より平坦な表面性を得るためには１０ｎｍ以上、３０００ｎｍ以下になるまで研磨することが好ましい。研磨は、例えば、ｐＨを７以上、１１以下に調節したアルカリスラリ（ＮａＯＨ、ＫＯＨ等のアルカリ水溶液にコロイダルシリカを分散したもの）を用いたＣＭＰ処理を行うことができ、これにより基板表面を平滑にすることができる。酸化膜の厚さは、反射率分光法やエリプソメータによって測定することができる。

多結晶シリコンの酸化膜成膜方法としては、数種類の方法が考えられるが、経済的な方法として３種類がよいと考えている。
一つ目の方法としては大気中または水蒸気中または酸化雰囲気中で８００℃以上、１２００℃以下、０．１〜２０時間の熱処理によってＳｉＯ₂を成膜する方法が挙げられる。
二つ目の方法としてはスパッタリング等の蒸着が挙げられる。
三つ目の方法としてはオルガノシリカを被膜し、熱処理によりＳｉＯ₂膜または有機シリカの酸化膜をつける方法が挙げられる。オルガノシリカは液性であるので、スピンコートのような方法で容易に平滑薄膜が得られ、該薄膜を適度な温度、例えば、２００℃〜８００℃で熱処理して有機成分を気散させることにより、ＳｉＯ₂薄膜を得ることができる。
ただし比較的厚い酸化膜を形成させる場合、熱酸化処理は酸素拡散に時間がかかるので、三つ目の方法がプロセスコストや生産性の面から望ましい。

上記三つ目の方法について詳細に説明する。
１段研磨を経た多結晶シリコン基板に対し、オルガノシリカ（例えば、東京応化 Ｔ−２やＴ−７等）をスピンコートにより１００ｎｍ厚以上に均一塗布し、その後大気中で５０℃から２００℃以下で溶媒を蒸発させる。次に大気中または窒素ガス、アルゴンガス等の不活性ガス雰囲気中で２００℃以上８００℃以下、０．１〜６時間の加熱処理によりＳｉＯ₂膜または有機シリカ膜とすることができる。ＳｉＯ₂厚はオルガノシリカの種類やスピンコート条件によるが、概ね１００ｎｍ以上、３０００ｎｍ以下になる。オルガノシリカは液性であるので、１段研磨を経た後における基板表面の平坦性が一定程度以下、例えば粒間段差が０ｎｍ以上、１０ｎｍ以下で、ウェビネスＷａが０ｎｍ以上、２．０ｎｍ以下であれば、スピンコートにより原板の段差は遮蔽され平坦な面が得られる。粒界の部分も遮蔽され、概ね平坦面が得られる。

上述のように酸化膜を形成したうえで２段研磨工程を経た酸化膜の主面のＲａ（ラフネス）は０．５ｎｍ以下、μＷａ（マイクロウェビネス）は１０ｎｍ以下、ｒｏｌｅ ｏｆｆは１０ｎｍ以下とすることができる。酸化膜の主面のＲａ、μＷａ、およびｒｏｌｅ ｏｆｆが上記範囲内であると、原因は明らかではないが、多結晶シリコン基板に単結晶並の強度や耐熱性がもたらされるという利点がある。
上記マイクロウェビネスは、試料の半径４８ｍｍから５２ｍｍを、Ｚｙｇｏ社製の光学計測器で測定し得られる値であり、ラフネスはＤｉｇｉｔａｌ Ｉｎｓｔｒｕｍｅｎｔ社製の原子間力顕微鏡［ＡＦＭ］装置で測定してＪＩＳ Ｂ ０６０１（１９９４）に準拠して得られる値である。

本発明のダミーウェハは、第一には、スパッタリング等の成膜工程、第二には、熱拡散やＣＶＤや熱処理による酸化膜の形成等の熱処理工程、第三には、ＲＩＥ等のエッチング工程の条件出しや成膜の組成測定等に使用できる。
以下、本発明を例に基づき説明するが、本発明はこれに限定されるものではない。

実施例１〜６
純度と不純物元素とが異なる多結晶シリコンを準備し、溶解炉で直径２５０ｍｍφの石英ガラス製のルツボに入れ、窒素雰囲気下約１５００℃に溶解する。所定の凝固速度で一方向凝固させる。諸条件を表１に示す。得られた多結晶シリコンインゴットを厚さ６９０μｍに切断し、面圧：１００ｇ／ｃｍ²、回転数：３０ｒｐｍ（下定盤）、研磨材：ＦＯ（Ａｌ−Ｚｒ−Ｏ系研磨材）＃８００、研磨時間：２５分間でラップした後、レーザ加工機（ＹＡＧレーザ、波長１０６４ｎｍ）により、外径２００ｍｍに多結晶シリコン基板をコア抜きして、１条件に付き、６枚の基板を得た。これらの基板を温度８０℃の５０質量％−ＮａＯＨ水溶液で１０分間エッチングし、端面研磨を施したうえで、主面に１段の研磨加工を施した。研磨加工は両面研磨機を用いて１回６枚ずつ行い、１段研磨は表面平坦性を確保するために、ｐＨ８の平均コロイダルシリカ径６０ｎｍのスラリを用いて、２０分研磨した。粒間段差を光学検査機（Ｚｙｇｏ ６３００）で調べたところ、概ね２ｎｍ程度であった。結晶方位の割合の測定は、ＥＰＭＡ−ＥＢＳＰ法で行った。結果を表２に示す。

実施例１〜３の１段研磨基板にスクラブ洗浄を行い、２段研磨はＣＭＰ研磨とし、仕上げ用の粒の細かいコロイダルシリカ（ｐＨ値８、粒径１５ｎｍ）とマスキング剤としてＨ₂Ｏ₂ 所定量を用いて、ＳｉＯ₂面を２０分研磨したところ、微小欠陥がない、平滑な研磨面を得ることができた。

実施例４の１段研磨基板にスクラブ洗浄を行い、大気中１０００℃で空気を１Ｌ／時間で流しながら、１時間処理した。酸化膜の膜厚を反射率分光法で測った結果、１０００ｎｍであった。２段研磨はＣＭＰ研磨とし、仕上げ用の粒の細かいコロイダルシリカ（ｐＨ値１０、粒径１５ｎｍ）を用いてＳｉＯ₂主面を２０分研磨したところ、膜厚が３００ｎｍとなった。得られたＳｉＯ₂主面は、微小欠陥がなく、平滑な研磨面を有していた。
成膜したものをＸ線光電子分光（略称ＸＰＳ ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で分析したところ、Ｓｉと酸素とが検出され、酸化膜であることを確認した。

実施例５の１段研磨基板にスクラブ洗浄を行い、スピンコーターでオルガノシリカゾル（東京応化社製、Ｔ−２−Ｓｉ−５９００）を１ｍｌずつ５回塗布した。塗布直後の膜厚は、１０００ｎｍであった。該基板を１５０℃で３０分間加熱することで溶剤を除去し、さらに４００℃で３０分間大気中加熱することによりＳｉＯ₂膜とした。反射率分光法（品番：Ｆ２０、フィルメトリクス社製）で測定したところ、５００ｎｍ厚で面内分布も少なく、均一であった。２段研磨はＣＭＰ研磨とし、仕上げ用の粒の細かいコロイダルシリカ（ｐＨ値１０、粒径１５ｎｍ）を用いてＳｉＯ₂主面を２０分間研磨したところ、ＳｉＯ₂膜厚が２００ｎｍとなった。得られたＳｉＯ₂主面は、微小欠陥がなく、平滑な研磨面を有していた。

実施例６の１段研磨基板にスクラブ洗浄を行い、スピンコーターでオルガノシリカ（ハネウェル社製、アキュフローＴ−２７）を２０００ｎｍ塗布した。該基板を１５０℃で３０分間加熱することで溶剤を除去し、さらに２５０℃で３０分間大気中加熱し、ＳｉＯ₂膜とした。反射率分光法で測定したところ、２０００ｎｍ厚で面内分布も少なく、均一であった。２段研磨はＣＭＰ研磨とし、仕上げ用の粒の細かいコロイダルシリカ（ｐＨ値１０、粒径１５ｎｍ）を用いてＳｉＯ₂主面を２０分間研磨したところ、ＳｉＯ₂膜厚が１０００ｎｍとなった。得られたＳｉＯ₂主面は、微小欠陥がなく、平滑な研磨面を有していた。

これらの多結晶シリコン基板を、スクラブ洗浄で残留コロイダルシリカを除去した後に精密洗浄（ＲＣＡ洗浄）を行い、
マイクロウェビネスとＲｏｌｅ ｏｆｆについてはＺｙｇｏ社製６３００の光学計測器でシリコン基板の半径Ｒ４８〜Ｒ５２におけるＰＶ高低差を測定し、平滑性（ラフネス）についてはＤｉｇｉｔａｌ Ｉｎｓｔｒｕｍｅｎｔ社製のＡＦＭ装置で測定した。

表２は、このようにして得られた評価結果（Ｒａ：ラフネス、μＷａ：マイクロウェビネス）を纏めたものである。実施例１〜６の試料のいずれについても研磨後の多結晶シリコン基板の表面特性は良好で、各結晶粒の分布を反映した段差は一切観察されなかった。

比較例１は、溶解炉で直径３００ｍｍφの石英ガラス製のルツボに９９．９９％の多結晶シリコンを入れ、真空中でルツボを１５００℃で溶解した。５ｍｍ／分の凝固速度で一方向凝固させた。結晶方位の割合の測定は、ポールフィギュア法で行った。結果を表１に示す。得られた多結晶シリコンインゴットを厚さ６９０μｍに切断し、面圧：１００ｇ／ｃｍ²、回転数：３０ｒｐｍ（下定盤）、研磨材：ＦＯ（Ａｌ−Ｚｒ−Ｏ系研磨材）＃８００、研磨時間：２５分間でラップした後、レーザ加工機（ＹＡＧレーザ、波長１０６４ｎｍ）により、外径２００ｍｍのシリコン基板をコア抜きして、６枚の基板を得た。これらの基板を温度８０℃の５０質量％−ＮａＯＨ水溶液で１０分間エッチングし、端面研磨をしたうえで、主面に１段の研磨加工を施した。研磨加工は両面研磨機を用いて１回６枚ずつ行い、１段研磨はｐＨ８の平均コロイダルシリカ径３０ｎｍのスラリを用いて、２０分研磨した。２段研磨は仕上げ用の粒の細かいコロイダルシリカ（ｐＨ値１０、粒径１５ｎｍ）を用いて、２０分研磨し比較用多結晶基板を得た。
得られた比較用多結晶基板について精密洗浄（ＲＣＡ洗浄）を行い、研磨面の湾曲度、マイクロウェビネスをＺｙｇｏ社製の光学計測器で測定）、および、平滑性（ラフネス）をＤｉｇｉｔａｌ Ｉｎｓｔｒｕｍｅｎｔ社製のＡＦＭ装置で測定した。結晶方位の割合の測定は、ＥＰＭＡ−ＥＢＳＰ法で行った。結果を表２に示す。

（耐熱衝撃性評価試験）
ＬＳＩ製造工程における酸化絶縁膜成膜工程のモニターを想定して、実施例１〜６で得られた多結晶シリコン基板、比較例１で得られた比較用多結晶基板について、酸素雰囲気下、１１００℃で６時間保持する熱処理および一定時間の研磨による再生工程で繰り返し使用した。ここでは、酸化雰囲気として、純酸素（Ｇ２グレード）に加湿したものを酸化炉に線速５ｃｍ／分で流しながら酸化を行った。水分としては、０．３モル／Ｌ―酸素の割合で加湿した。その結果、酸化膜として約５００ｎｍを成膜した。次に、一定時間の研磨としてＣＭＰ研磨を行った。研磨は、ｐＨ値９、平均粒径３０ｎｍのコロイダルシリカを使用し、６０分間行った。実施例１〜６と比較例１では２００ｍｍφのダミーウェハを試作しており、ＳＥＭＩ規格（Ｗａｆｅｒ Ｃａｔｅｇｏｒｙ１．１０）では、ウェハ厚み６７５±１５μｍである。試作時にウェハ厚みを規格上限にしておき、研磨によりウェハ厚みが規格外の状態になるまでの使用回数を計測した。結果を表３に示す。

表３から、平滑性および平坦性が高いものほど耐熱衝撃性に優れており、繰り返し使用が可能であることがわかった。

（機械的強度評価試験）
実施例１と実施例４と比較例１と単結晶｛１００｝の２００ｍｍΦウェハーから２５ｍｍΦのテストピースを各２０枚切り出し、図２に示す装置で強度試験を行った。ワーク２５として２５ｍｍΦの試料をリングガイド２３内に入れ、受けピン２４で支持し、上からシャフト２１を通してヘッド２２を試料に押し当てて、試料が割れるまで加重していく。加重はロードセル２６で測り、割れた加重を破壊強度とした。測定結果を表４にまとめた。

表４から、実施例１や実施例４は、比較例１や単結晶｛１００｝と比べ、破壊強度が高いものの数が多く、強度が高い傾向があることがわかった。

本発明のダミーウェハ用多結晶シリコン基板を得るための多結晶シリコンインゴット製造装置の一実施形態における概要を示す断面図である。 本発明のダミーウェハ用多結晶シリコン基板等の破壊強度試験に用いた装置の模式的側面図である。

符号の説明

１１ 金属珪素
１２ ルツボ
１３ グラファイト
１４ａ，１４ｂ，１４ｃ 誘導加熱コイル
１５ 台座
１６，１６ａ，１６ｂ，１６ｃ 台座冷却管
１７ 台座支持
１８ 周囲冷却管
２１ シャフト
２２ ヘッド
２３ リングガイド
２４ 受けピン
２５ ワーク
２６ ロードセル

Claims (8)

1. 外径４８ｍｍ以上４５０ｍｍ以下であって、主面のＲａ（ラフネス）が０．５ｎｍ以下、μＷａ（マイクロウェビネス）が１０ｎｍ以下、ｒｏｌｅ ｏｆｆ（面ダレ）が１０ｎｍ以下であるダミーウェハ用多結晶シリコン基板。
2. ｛１１１｝結晶面の総面積（Ｓ_{111}）が基板面の総面積（Ｓ₀）の３０％以上である請求項１に記載のダミーウェハ用多結晶シリコン基板。
3. 主面上に、厚さが１０ｎｍ以上３０００ｎｍ以下の酸化膜を備えた請求項１または２に記載のダミーウェハ用多結晶シリコン基板。
4. ｛１１１｝結晶面の総面積（Ｓ_{111}）が基板面の総面積（Ｓ₀）の３０％以上である多結晶シリコン基板の主面上をＣＭＰ研磨する工程を含み、
   前記ＣＭＰ研磨工程が１段研磨工程および２段研磨工程からなり、
   前記１段研磨工程が、研磨材およびマスキング剤を含むスラリを用い、
   前記２段研磨工程が、マスキング剤および前記１段研磨工程で用いた研磨材より粒径が小さい研磨材を含むスラリを用いることを特徴とする請求項４に記載のダミーウェハ用多結晶シリコン基板の製造方法。
5. 前記１段研磨工程を経た基板に対し、２段研磨工程に先立ち、ＳｉＯ₂またはオルガノシリカの酸化膜をその膜厚が１００ｎｍ以上５０００ｎｍ以下になるように形成する工程を含む請求項４に記載のダミーウェハ用多結晶シリコン基板の製造方法。
6. 前記酸化膜を形成する工程が、オルガノシリカを被膜し、熱処理を行う段階を含む請求項５に記載のダミーウェハ用多結晶シリコン基板の製造方法。
7. 前記２段研磨工程が、前記酸化膜の膜厚が１０ｎｍ以上、３０００ｎｍ以下になるまで行われることを特徴とする請求項５に記載のダミーウェハ用多結晶シリコン基板の製造方法。
8. 前記請求項４ないし７のいずれかに記載のダミーウェハ用多結晶シリコン基板の製造方法により得られたダミーウェハ用多結晶シリコン基板。

Images