CN107785302A - 一种soi硅衬底材料的制备方法和soi材料 - Google Patents

一种soi硅衬底材料的制备方法和soi材料 Download PDF

Info

Publication number
CN107785302A
CN107785302A CN201610785841.7A CN201610785841A CN107785302A CN 107785302 A CN107785302 A CN 107785302A CN 201610785841 A CN201610785841 A CN 201610785841A CN 107785302 A CN107785302 A CN 107785302A
Authority
CN
China
Prior art keywords
silicon
soi
layer
doping
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610785841.7A
Other languages
English (en)
Inventor
李捷
高文琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201610785841.7A priority Critical patent/CN107785302A/zh
Publication of CN107785302A publication Critical patent/CN107785302A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种SOI硅衬底材料的制备方法和SOI材料，属于SOI片的制备技术领域。所述衬底材料为在带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片背面再生长一层本征的多晶或非晶硅层后获得。该SOI材料是采用所述SOI硅衬底材料制成。掺杂的多晶或掺杂的非晶硅层与氧化硅结合具有更高的缺陷密度，有效的抑制了硅衬底的表面寄生电导，限制电容变化和减少产生的谐波的功率。而在背面生长本征多晶或非晶硅层能减少掺杂过程中引入的杂质，使高阻SOI衬底减少RF衬底损失，增加衬底线性特性，减少直流电压偏置，且与CMOS兼容，降低了射频的损耗。

Description

一种SOI硅衬底材料的制备方法和SOI材料
技术领域
本发明涉及SOI片的制备技术领域，具体涉及一种SOI硅衬底材料的制备方法和SOI材料，所制备的硅衬底主要应用于射频设备。
背景技术
目前用于RF前端模组的材料如下：
1、SOQ(silicon on quartz石英上的硅)、SOS(silicon on sapphire蓝宝石上的硅)：SOQ和传统的SOI相同，它产生较低的漏电流，由于其较低的寄生电容，高频下电路性能得到了提高。SOS的优势在于其极好的电绝缘性，可有效防止杂散电流造成的辐射扩散到附近元件。SOQ和SOS这类衬底可以获得极好的射频性能，但这种结构非常少，因此它们非常昂贵。
2、高阻衬底硅：其电阻率在500ohm.cm以上，这种衬底比第一种差，这种衬底不受益于SOI类型结构优势，但是他们成本较低。
3、高阻SOI衬底：这类衬底具有结构优势，但表现出来的性能比第一种差。
形成低电阻层的一个原因是：由于低电阻率层在键合前表面可能存在污染物，在键合过程中，这些污染物被封装在粘结界面并能够扩散到高电阻率衬底；形成低电阻层另一个原因是：衬底中氧原子含量较高，必须进行热处理，使氧原子沉淀以获得高电阻衬底。然而，氧原子扩散、热处理过程导致所形成衬底的表面电阻率低。这两个原因目前难以控制。
4、在第三种的基础上通过加入缺陷层改进了高阻SOI衬底型衬底，常规的缺陷层生长本来就容易引入杂质，影响器件最终的性能。
发明内容
本发明的目的是针对现有技术中的不足之处，提供一种SOI硅衬底材料的制备方法和SOI材料，该薄膜衬底是指在带有掺杂的多晶或非晶硅层的SOI衬底片背面再生长一层本征多晶或者非晶硅层，这种SOI衬底片不但可与氧化硅有效结合从而有效抑制硅衬底的表面寄生电导，限制电容变化和减少产生的谐波的功率，而且能有效起到背面吸杂，减小多晶或者非晶硅生长过程中带来的杂质影响，最终使高阻SOI衬底电阻率的损失降至最低。
为实现上述目的，本发明所采用的技术方案如下：
一种SOI硅衬底材料的制备方法，所述衬底材料为在带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片背面再生长一层本征的多晶或非晶硅层后获得。该方法包括如下步骤：
(1)提供高阻硅片(电阻率大于500ohm.cm)，依次经过DHF、SC1和SC2清洗，去除表面的自然氧化层和污染物，获得高质量的硅片表面；
(2)在高阻硅片表面首先制备氧化硅层，然后再在氧化硅层表面制备掺杂的多晶硅层或掺杂的非晶硅层，获得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片；所述氧化硅层厚度为所述多晶硅层或非晶硅层的厚度为1～5μm，电阻率为1～100ohm.cm；
(3)在步骤(2)所得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片背面生长本征多晶硅层或本征非晶硅层，所述本征多晶硅层或本征非晶硅层的厚度为1～5μm。
步骤(2)中，所述掺杂的多晶硅层或掺杂的非晶硅层的制备过程如下：
(A)将生长完氧化硅层的高阻硅片装入密封反应室，反应室内压力为10torr～760torr；
(B)升温至淀积温度500～1000℃，通入硅源和掺杂源，淀积所需要的多晶或非晶硅层，淀积时间为2min～30min；步骤(B)中，所述硅源为硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)或四氯化硅(SiCl4)；如果硅源为硅烷或二氯硅烷，通入流量为50～150sccm；如果硅源为三氯硅烷或四氯硅烷，通入流量为5～20g/min。步骤(B)中，所述掺杂源为P型掺杂源或N型掺杂源，P型掺杂源为双硼烷(B2H6)，掺杂浓度为1.30E+14～1.47E+16at/cm3；N型掺杂源为磷烷(PH3)或砷烷(AsH3)，掺杂浓度为4.32E+13～4.83E15at/cm3；所述掺杂浓度是指达到目标电阻率单位体积所需的掺杂原子个数。
(C)反应室中通入氢气，除去反应室中的杂质及残气体后，自然冷却至室温；
(D)反应室中通入氮气，除去其中的氢气后取出硅片，即获得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片。
步骤(2)中，所述本征多晶硅层或本征非晶硅层的制备过程包括如下步骤：
(a)将带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片装入密封反应室，反应室内压力为10torr～760torr；
(b)升温至淀积温度500～1000℃，通入硅源，淀积所需的本征多晶或非晶硅层，淀积时间为2min～30min；步骤(b)中，所述硅源为硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)或四氯化硅(SiCl4)；如果硅源为硅烷或二氯硅烷，通入流量为50～150sccm；如果硅源为三氯硅烷或四氯硅烷，通入流量为5～20g/min。
(c)反应室中通入氢气，除去反应室中的杂质及残气体后，自然冷却至室温；
(d)反应室中通入氮气，除去其中的氢气后取出硅片，即获得背面带有本征多晶硅层或本征非晶硅层的SOI硅衬底材料。
将采用上述方法制备的SOI硅衬底材料，利用“TM-SOI智能切割法(申请号200310123080.1，并获得中国专利局发明专利授权。)”制备SOI材料。其主要过程在两个硅片之中，至少在其中一方形成氧化膜，并在其中一方的硅片上面注入氢离子或稀有气体离子，从而在该硅片内部形成微小气泡层(离子注入层)后，使该以注入离子的面隔着氧化膜贴合另一方硅片，接着加以退火，使贴合面牢固，然后加以微波热处理，以微小气泡层作为劈开面，将其中一方的晶圆薄膜状地剥离，形成SOI材料。
本发明所制备的SOI衬底片具有以下优点：
1、掺杂的多晶或掺杂的非晶硅层与氧化硅结合具有更高的缺陷密度。更有效的抑制了硅衬底的表面寄生电导，限制电容变化和减少产生的谐波的功率。同时冻结载流子使硅材料成为真正的高阻。减少高阻SOI衬底的PSC(寄生表面电导)。
2、背面生长本征多晶或非晶硅层能减少掺杂过程中引入的杂质，使高阻SOI衬底减少RF衬底损失，增加衬底线性特性，减少直流电压偏置，且与CMOS兼容，降低了射频的损耗。
3、背面生长的本征多晶或非晶硅层，工艺简单，生产成本低廉。
附图说明
图1为本发明制备SOI硅衬底的工艺流程图；图中：(a)高阻硅片；(b)制备氧化硅层；(c)制备掺杂的多晶或掺杂的非晶硅层；(d)制备背面本征多晶或非晶硅层。
图2为对实施例1中SOI硅片进行CPW(共面波导)测试结果。
图3为对实施例2中SOI硅片进行CPW(共面波导)测试结果。
具体实施方式
以下结合附图及实施例详述本发明。
以下实施例中，所述掺杂的多晶硅层或掺杂的非晶硅层的制备过程如下：
(A)将生长完氧化硅层的高阻硅片装入密封反应室，反应室内压力为10torr～760torr；
(B)升温至淀积温度500～1000℃，通入硅源和掺杂源，淀积所需要的多晶或非晶硅层，淀积时间为2min～30min；步骤(B)中，所述硅源为硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)或四氯化硅(SiCl4)；如果硅源为硅烷或二氯硅烷，通入流量为50～150sccm；如果硅源为三氯硅烷或四氯硅烷，通入流量为5～20g/min。步骤(B)中，所述掺杂源为P型掺杂源或N型掺杂源，P型掺杂源为双硼烷(B2H6)，掺杂浓度为1.30E+14～1.47E+16at/cm3；N型掺杂源为磷烷(PH3)或砷烷(AsH3)，掺杂浓度为4.32E+13～4.83E15at/cm3；所述掺杂浓度是指达到目标电阻率单位体积所需的掺杂原子个数。
(C)反应室中通入氢气，除去反应室中的杂质及残气体后，自然冷却至室温；
(D)反应室中通入氮气，除去其中的氢气后取出硅片，即获得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片。
以下实施例中，所述本征多晶硅层或本征非晶硅层的制备过程包括如下步骤：
(a)将带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片装入密封反应室，反应室内压力为10torr～760torr；
(b)升温至淀积温度500～1000℃，通入硅源，淀积所需的本征多晶或非晶硅层，淀积时间为2min～30min；步骤(b)中，所述硅源为硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)或四氯化硅(SiCl4)；如果硅源为硅烷或二氯硅烷，通入流量为50～150sccm；如果硅源为三氯硅烷或四氯硅烷，通入流量为5～20g/min。
(c)反应室中通入氢气，除去反应室中的杂质及残气体后，自然冷却至室温；
(d)反应室中通入氮气，除去其中的氢气后取出硅片，即获得背面带有本征多晶硅层或本征非晶硅层的SOI硅衬底材料。
实施例1：
本实施例提供一种SOI硅衬底材料和SOI材料的制备方法，该衬底是指背面带有本征多晶或本征非晶硅层的SOI衬底片，其制备包括如下步骤：
1、提供高阻硅片(硅片电阻率大于500ohm.cm)，并对其表面依次使用DHF、SC1和SC2清洗，以除去硅片表面自然氧化层及污染物(图1(a))。
2、参考图1(b)，在高阻硅片的表面上制备氧化硅层，生长的氧化层厚度
3、在图1(b)的基础上，在氧化硅层上制备掺杂的多晶硅层(图1(c))，厚度为2μm，掺杂类型为P型，电阻率1ohm.cm。
4、在图1(c)基础上，背面生长2μm的本征多晶硅层。(图1(d))
5、利用图1(d)形成的硅衬底片，利用“TM-SOI智能切割法”形成SOI。
6、对SOI硅片进行CPW(共面波导)测试(图2)，证明使用本发明硅衬底片的SOI硅片损耗优于其它衬底制造的SOI硅片。
实施例2：
本实施例提供一种SOI硅衬底的制备方法，该衬底是指背面带有本征多晶或本征非晶硅层的SOI衬底片，其制备包括如下步骤：
1、提供高阻硅片(硅片电阻率大于500ohm.cm)，并对其表面依次使用DHF、SC1和SC2清洗，以除去硅片表面自然氧化层及污染物(图1(a))。
2、参考图1(b)，在高阻硅片的表面上制备氧化硅层，生长的氧化层厚度
3、在图1(b)的基础上，在氧化硅层上制备掺杂的多晶硅层(图1(c))，厚度为2μm，掺杂类型为P型，电阻率1ohm.cm。
4、在图1(c)基础上，背面生长2μm的本征非晶硅层。(图1(d))
5、利用图1(d)形成的硅衬底片，利用“TM-SOI智能切割法”形成SOI。
6、对SOI硅片进行CPW(共面波导)测试(图3)，证明使用本发明硅衬底片的SOI硅片损耗优于其它衬底制造的SOI硅片。

Claims (9)

1.一种SOI硅衬底材料的制备方法，其特征在于：所述衬底材料为在带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片背面再生长一层本征的多晶或非晶硅层后获得。
2.根据权利要求1所述的SOI硅衬底材料的制备方法，其特征在于：该方法包括如下步骤：
(1)提供高阻硅片，依次经过DHF、SC1和SC2清洗，去除表面的自然氧化层和污染物，获得高质量的硅片表面；
(2)在高阻硅片表面首先制备氧化硅层，然后再在氧化硅层表面制备掺杂的多晶硅层或掺杂的非晶硅层，获得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片；所述氧化硅层厚度为所述多晶硅层或非晶硅层的厚度为1～5μm，电阻率为1～100ohm.cm；
(3)在步骤(2)所得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片背面生长本征多晶硅层或本征非晶硅层，所述本征多晶硅层或本征非晶硅层的厚度为1～5μm。
3.根据权利要求2所述的SOI硅衬底材料的制备方法，其特征在于：步骤(1)中，所述高阻硅片的电阻率大于500ohm.cm。
4.根据权利要求2所述的SOI硅衬底材料的制备方法，其特征在于：步骤(2)中，所述掺杂的多晶硅层或掺杂的非晶硅层的制备过程如下：
(A)将生长完氧化硅层的高阻硅片装入密封反应室，反应室内压力为10torr～760torr；
(B)升温至淀积温度500～1000℃，通入硅源和掺杂源，淀积所需要的多晶或非晶硅层，淀积时间为2min～30min；
(C)反应室中通入氢气，除去反应室中的杂质及残气体后，自然冷却至室温；
(D)反应室中通入氮气，除去其中的氢气后取出硅片，即获得带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片。
5.根据权利要求4所述的SOI硅衬底材料的制备方法，其特征在于：步骤(B)中，所述硅源为硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)或四氯化硅(SiCl4)；如果硅源为硅烷或二氯硅烷，通入流量为50～150sccm；如果硅源为三氯硅烷或四氯硅烷，通入流量为5～20g/min。
6.根据权利要求4所述的SOI硅衬底材料的制备方法，其特征在于：步骤(B)中，所述掺杂源为P型掺杂源或N型掺杂源，P型掺杂源为双硼烷(B2H6)，掺杂浓度为1.30E+14～1.47E+16at/cm3；N型掺杂源为磷烷(PH3)或砷烷(AsH3)，掺杂浓度为4.32E+13～4.83E15at/cm3；所述掺杂浓度是指达到目标电阻率单位体积所需的掺杂原子个数。
7.根据权利要求2所述的SOI硅衬底材料的制备方法，其特征在于：步骤(2)中，所述本征多晶硅层或本征非晶硅层的制备过程包括如下步骤：
(a)将带有掺杂的多晶硅层或掺杂的非晶硅层的SOI硅衬底片装入密封反应室，反应室内压力为10torr～760torr；
(b)升温至淀积温度500～1000℃，通入硅源，淀积所需的本征多晶或非晶硅层，淀积时间为2min～30min；
(c)反应室中通入氢气，除去反应室中的杂质及残气体后，自然冷却至室温；
(d)反应室中通入氮气，除去其中的氢气后取出硅片，即获得背面带有本征多晶硅层或本征非晶硅层的SOI硅衬底材料。
8.根据权利要求7所述的SOI硅衬底材料的制备方法，其特征在于：步骤(b)中，所述硅源为硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)或四氯化硅(SiCl4)；如果硅源为硅烷或二氯硅烷，通入流量为50～150sccm；如果硅源为三氯硅烷或四氯硅烷，通入流量为5～20g/min。
9.包含权利要求1-8任一方法所制备的SOI硅衬底材料的SOI材料，其特征在于：该SOI材料是采用所述SOI硅衬底材料制成。
CN201610785841.7A 2016-08-31 2016-08-31 一种soi硅衬底材料的制备方法和soi材料 Pending CN107785302A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610785841.7A CN107785302A (zh) 2016-08-31 2016-08-31 一种soi硅衬底材料的制备方法和soi材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610785841.7A CN107785302A (zh) 2016-08-31 2016-08-31 一种soi硅衬底材料的制备方法和soi材料

Publications (1)

Publication Number Publication Date
CN107785302A true CN107785302A (zh) 2018-03-09

Family

ID=61451136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610785841.7A Pending CN107785302A (zh) 2016-08-31 2016-08-31 一种soi硅衬底材料的制备方法和soi材料

Country Status (1)

Country Link
CN (1) CN107785302A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323229A (zh) * 2018-03-29 2019-10-11 台湾积体电路制造股份有限公司 复合半导体衬底、半导体装置及其制造方法
CN112820795A (zh) * 2020-12-29 2021-05-18 西南技术物理研究所 一种非晶硅材料电阻率调节方法
CN113437016A (zh) * 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN114496733A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003996A1 (en) * 2002-06-28 2004-01-08 Seh America, Inc. Method of producing an soi wafer
CN101427347A (zh) * 2006-04-24 2009-05-06 信越半导体股份有限公司 Soi晶片的制造方法
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003996A1 (en) * 2002-06-28 2004-01-08 Seh America, Inc. Method of producing an soi wafer
CN101427347A (zh) * 2006-04-24 2009-05-06 信越半导体股份有限公司 Soi晶片的制造方法
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323229A (zh) * 2018-03-29 2019-10-11 台湾积体电路制造股份有限公司 复合半导体衬底、半导体装置及其制造方法
US11171039B2 (en) 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same
CN112820795A (zh) * 2020-12-29 2021-05-18 西南技术物理研究所 一种非晶硅材料电阻率调节方法
CN113437016A (zh) * 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN114496733A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Similar Documents

Publication Publication Date Title
CN102640278B (zh) 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN107430982B (zh) 贴合式半导体晶圆以及贴合式半导体晶圆的制造方法
CN107785302A (zh) 一种soi硅衬底材料的制备方法和soi材料
US11380576B2 (en) Method of preparing an isolation region in a high resistivity silicon-on-insulator substrate
US8765571B2 (en) Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
TWI698907B (zh) 貼合式soi晶圓的製造方法
US9230849B2 (en) Method for preparing ultra-thin material on insulator through adsorption by doped ultra-thin layer
US9824891B1 (en) Method of manufacturing the thin film
CN114975085A (zh) 具有优越性能、稳定性及可制造性的绝缘体结构上的射频硅
CN101179014A (zh) 半导体衬底的制造方法
WO2010060673A1 (en) Thick epitaxial silicon by grain reorientation annealing and applications thereof
CN102130211B (zh) 一种改善太阳能电池表面扩散的方法
CN107785303A (zh) 一种soi硅衬底材料的制备方法
CN101904017A (zh) 制造半导体衬底的方法
CN101179054B (zh) Soq基板及其制造方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
TW202130845A (zh) 磊晶晶圓之製造方法及磊晶晶圓
CN111005067A (zh) 一种外延生长低位错密度的硅基锗的方法
CN112750686B (zh) 一种多层衬底、电子元器件及多层衬底制备方法
CN108987250A (zh) 衬底及其制作方法
JP2011228330A (ja) シリコンエピタキシャルウエーハの製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
CN110010445A (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309

RJ01 Rejection of invention patent application after publication