JP2009278073A - 半導体装置及び半導体装置の作製方法 - Google Patents

Abstract

【課題】良好な結晶性を有し、Ｓ値において高性能な半導体素子を提供する。
【解決手段】脆化層を有する単結晶半導体基板と、ベース基板とを絶縁層を介して貼り合わせ、熱処理によって、脆化層を境として単結晶半導体基板を分離して、ベース基板上に単結晶半導体層を固定し、単結晶半導体層にレーザ光を照射し、単結晶半導体層を部分溶融状態として再単結晶化し、結晶欠陥を修復する。次いで、ｎ型トランジスタとなる島状単結晶半導体層にフォトマスクを用いてチャネルドープし、次いで該フォトマスクを用いて島状単結晶半導体層をエッチバックし、ｐ型トランジスタとなる島状単結晶半導体層の膜厚より薄くなるようにする。
【選択図】図１０

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。特に水素イオン注入剥離法により形成される単結晶半導体膜を用いる半導体装置及び半導体装置の作製方法に関する。

近年、バルク状のシリコンウエハの代わり、絶縁表面に薄い単結晶半導体膜が存在するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁膜上に形成された薄い単結晶シリコン層の特長を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など付加価値の高い半導体集積回路が実現できる。

ＳＯＩ基板を製造する方法の１つに、水素イオン注入と剥離を組み合わせた、水素イオン注入剥離法が知られている。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、剥離用基板となるシリコンウエハにイオン注入法を用いて水素イオンを注入することにより表面から所定の深さにイオン注入層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合（ボンディング）させる。その後、熱処理を行うことにより、イオン注入層を劈開面として水素イオンを注入した剥離用のシリコンウエハが薄膜状に剥離し、被剥離用のシリコンウエハ上に単結晶シリコン膜を形成することができる。また、水素イオン注入剥離法はスマートカット法（登録商標）と呼ぶこともある。

また、このような水素イオン注入剥離法を用いて単結晶シリコン膜をガラス等からなるベース基板上に形成する方法が提案されている（例えば、特許文献１及び２参照）。特許文献１では、イオン注入によって形成された欠陥層や、剥離面の数ｎｍ〜数十ｎｍの段差を除去するために、剥離面を機械研磨している。また、特許文献２では、剥離工程後、レーザ光を照射して、半導体薄膜層の結晶品質を改善するとともに、半導体薄膜層と透明な絶縁基板を強固に結合させている。

特開平１１−０９７３７９号公報 特開２００５−２５２２４４号公報

イオン注入剥離法を用いて単結晶半導体膜を形成する場合、イオンの注入により、単結晶半導体膜の欠陥が増大する。単結晶半導体膜に欠陥が多数存在する場合には、例えば、ゲート絶縁膜との界面に欠陥の準位が形成されやすくなるため、これを用いて作製した半導体素子の特性は良好なものではない。

従来、シリコンウエハに貼り付けられた半導体膜の結晶欠陥は、高温（例えば８００℃以上）の温度で加熱することで除去されてきた。しかしながら、ベース基板としてガラス基板を用いると、大面積で安価なＳＯＩ基板を作製することが可能になるものの、歪み点が７００℃以下と耐熱性が低いため、単結晶半導体膜の結晶欠陥の除去には、このような高温プロセスは用いることができない。

特許文献２には、剥離後の単結晶半導体膜にレーザを照射して、単結晶半導体膜の結晶性を改善する方法が提案されている。レーザを照射することで結晶欠陥の回復が出来るが、該回復が十分でない場合はキャリアトラップが発生する。

このようなキャリアトラップは、単結晶半導体膜にてトランジスタを形成したときの、Ｓ値に影響を与える。Ｓ値とは、トランジスタのサブスレッショルド領域での立ち上がり係数であり、ゲート電圧Ｖｇとドレイン電流Ｉｄとの関係を示すグラフにおいて、ドレイン電流Ｉｄが急峻に立ち上がる地点でのグラフの傾きを表す。すなわち該ドレイン電流Ｉｄが増大したときのゲート電圧の変化である。このＳ値は小さくなるほど特性としては好ましい。

本発明の一様態の課題は、ベース基板としてガラス基板を用い、イオン注入剥離法を用いて単結晶半導体膜を形成したトランジスタの、Ｓ値を小さくする半導体装置および半導体装置の作製方法を提供することである。また本発明の一様態の課題は、ベース基板としてガラス基板を用い、イオン注入剥離法を用いて単結晶半導体膜を形成したトランジスタにおいて、半導体層の結晶性の良い半導体装置および半導体装置の作製方法を提供することである。

本発明の一である半導体装置は、水素イオン注入剥離法により形成された単結晶半導体膜を用いたトランジスタを有する。特に、単結晶半導体膜にレーザを照射し、単結晶半導体膜の上層のみ溶融する（以下、レーザ部分溶融処理とも書く）ことで、下地の結晶性に整合するよう上層を結晶成長する処理を施す。また特に前記トランジスタは、第１の膜厚の単結晶シリコン膜からなるｎチャネル型トランジスタと、第１の膜厚より厚い第２の膜厚の単結晶シリコン膜からなるｐチャネル型トランジスタと、を有する。このような構成により、レーザ部分溶融処理により良好な結晶性を得つつ、Ｓ値を小さくする。

本発明者らは、水素イオン注入剥離法を用いて単結晶シリコン膜をガラス等からなるベース基板上に形成し、レーザ部分溶融処理し、トランジスタを形成したとき、ｎチャネル型トランジスタとｐチャネル型トランジスタとの特性を比較すると、ｎチャネル型トランジスタのＳ値が大きい。しかしながらレーザ部分溶融処理後に単結晶半導体層を薄膜化するとｎチャネル型トランジスタのＳ値が小さくなるが、ｐチャネル型トランジスタのＳ値は逆に大きくなる傾向を見出した。一般に活性層を薄くするとＳ値は小さくなる傾向があるが、上記のようなｎチャネル型トランジスタとｐチャネル型トランジスタとの傾向の違いを、本発明者らは、次のように分析した。すなわち活性層の基板に近い界面近傍にはホールトラップを発生する欠陥が多く、ｐチャネル型トランジスタにおいて影響があるのは多数キャリアが正孔であるため、活性層を薄くすると下地界面近傍の欠陥がｐチャネル型トランジスタ特性に影響する。一方、ｎチャネル型トランジスタの多数キャリアが電子であり、ｎチャネル型トランジスタ特性にほとんど影響を与えない。そのため活性層を薄くするとｐチャネル型トランジスタのみＳ値が大きくなる。

さらに本発明者らは、Ｓ値と単結晶半導体層膜厚との相関が、ｎチャネル型トランジスタとｐチャネル型トランジスタとで異なる理由について、単結晶半導体層の形成方法に起因すると考察した。水素ドープによって正孔トラップとなる結晶欠陥が発生することは一般的に言われているため、この結果の原因として、貼り合わせ面側の単結晶半導体層領域で、水素ドープによる正孔トラップとなる結晶欠陥が存在するのではないかと考えた。すなわち、水素イオン注入剥離法を用いて形成した単結晶半導体層は、層中に結晶欠陥を有し、これはレーザ部分溶融処理により単結晶半導体層の表面層において修復されるものの、レーザ部分溶融処理にて溶融されないベース基板に近い領域の単結晶半導体層においては修復されない。そして、該結晶欠陥は正孔トラップとして働くため、薄膜化しチャネル領域が該正孔トラップと近距離になるにつれ、正孔トラップに特性を影響されやすいｐチャネル型トランジスタのみＳ値が大きくなった、と考察した。

このような考察から、本発明者らは、ｎチャネル型トランジスタを薄膜化処理（エッチバックともいう）することで、ｎチャネル型トランジスタもｐチャネル型トランジスタも小さいＳ値を得る事が出来ると考えた。このための工程としては、例えばｎチャネル型トランジスタには、レーザ部分溶融処理後に活性層の薄膜化処理を行い、ｐチャネル型トランジスタにはレーザ部分溶融処理前のみに薄膜化処理を行うことが挙げられる。

イオン注入剥離法を用いて単結晶半導体膜を形成したトランジスタのｎチャネル型トランジスタとｐチャネル型トランジスタとに用いる単結晶半導体膜の膜厚をそれぞれ制御する。このことによりＳ値を小さくする半導体装置および半導体装置の作製方法を提供できる。

イオン注入剥離法を用いて単結晶半導体膜を形成したトランジスタにおいて、レーザ部分溶融処理を用いることにより、半導体層の結晶性の良い半導体装置および半導体装置の作製方法を提供できる。

半導体装置の作製工程を示す図。 半導体装置の作製工程を示す図。 半導体装置の作製工程を示す図。 半導体装置の平面図及び断面図。 半導体装置の断面図。 半導体装置の電気特性を示す図。 半導体装置のシミュレーション結果を示す図。 半導体装置の電気特性とシミュレーション結果を示す図。 半導体装置のシミュレーション結果を示す図。 半導体装置のシミュレーション結果を示す図。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。

（実施の形態１）
本実施の形態では、本発明の半導体装置の作製方法について、図１乃至図４を参照して説明する。

はじめに、ベース基板（支持基板ともいう）１１０を用意する（図１（Ａ）参照）。ベース基板１１０には、液晶表示装置などに使用されている透光性を有するガラス基板を好ましく用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。

なお、ベース基板１１０としては、ガラス基板の他、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板、珪素などの半導体材料でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。

本実施の形態においては示さないが、ベース基板１１０の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、ベース基板１１０に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。

次に、単結晶半導体基板１００を用意する。単結晶半導体基板１００としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第１４族元素でなる単結晶半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１００として、単結晶シリコン基板を用いることとする。単結晶半導体基板１００の形状やサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることができる。なお、本明細書において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。つまり、本願においては欠陥の多少については問わないものとする。

単結晶半導体基板１００を洗浄した後、単結晶半導体基板１００表面に絶縁層を形成する。絶縁層を設けない構成とすることもできるが、後のイオン打ち込みの際の単結晶半導体基板１００の汚染及び表面の損傷を防ぐためには、絶縁層を設けることが好ましい。

次に、上記絶縁層を介して、電界で加速されたイオンでなるイオンビームを単結晶半導体基板１００に照射し、単結晶半導体基板１００の表面から所定の深さの領域に、脆化領域１０２を形成する。脆化領域１０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって制御することができる。ここで、脆化領域１０２は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。

上述の脆化領域１０２が形成される深さにより、単結晶半導体基板１００から分離される半導体層の厚さが決定される。脆化領域１０２が形成される深さは、単結晶半導体基板１００の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。脆化領域１０２が形成される深さが上記よりも深すぎたり浅すぎると、分離される半導体層が厚すぎたり、薄すぎたりする。分離される半導体層が厚すぎると形成されるトランジスタには適さない厚さとなり、また薄すぎると単結晶半導体基板１００から分離される際に不良の原因となる。

イオンを単結晶半導体基板１００に打ち込む際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に打ち込む。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの注入を行うこともできる。本明細書において、イオン注入装置又はイオンドーピング装置のいずれか一方を特に用いる必要がある場合にのみそれを明記し、特に明記しないときは、いずれの装置を用いてイオンの打ち込みを行っても良いこととする。

イオンドーピング装置を用いる場合のイオンの打ち込み工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０^１６ｉｏｎｓ／ｃｍ^２以上４×１０^１６ｉｏｎｓ／ｃｍ^２以下
・ビーム電流密度 ２μＡ／ｃｍ^２以上（好ましくは５μＡ／ｃｍ^２以上、より好ましくは１０μＡ／ｃｍ^２以上）

イオンドーピング装置を用いる場合、イオンの打ち込み工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。該ガスをソースガスとして用いる場合には、Ｈ_３ ^＋を多く打ち込むことが好ましい。具体的には、イオンビームに、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ_３ ^＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ_３ ^＋の割合を高めておくことで、少ないイオンの打ち込みで脆化領域１０２に１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１０２からの剥離が容易になる。また、Ｈ_３ ^＋イオンを多く打ち込むことで、Ｈ^＋、Ｈ_２ ^＋を打ち込むよりもイオンの打ち込み効率が向上する。つまり、打ち込みにかかる時間を短縮することができる。

イオン注入装置を用いる場合には、質量分離により、Ｈ_３ ^＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ_２ ^＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオン打ち込みの効率が低下する場合がある。

上記の脆化領域１０２を形成した後、絶縁層を除去し、新たに絶縁層１１１を形成する（図１（Ｂ）参照）。ここで、絶縁層を除去するのは、上記のイオン打ち込みの際に、絶縁層が損傷している可能性が高いためである。なお、脆化領域１０２の形成前に形成された絶縁層の損傷が問題とならない場合には絶縁層を除去する必要はなく、絶縁層１１１を形成せずに、脆化領域１０２の形成前に形成された絶縁層を絶縁層１１１として用いても良い。

絶縁層１１１は、貼り合わせにおけるボンディングを形成する層であるから、その表面は、高い平坦性を有していることが好ましい。このような絶縁層１１１としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化珪素膜を用いることができる。なお、本実施の形態においては絶縁層１１１を単層構造としたが、２層以上の積層構造としても良い。

また、絶縁層１１１は、単結晶半導体基板１００を、酸化性雰囲気下において熱処理することにより形成してもよい。また、絶縁層１１１は、脆化領域１０２の形成前に単結晶半導体基板１００を、酸化性雰囲気下において熱処理することにより形成してもよい。熱酸化処理は、酸化性雰囲気中にハロゲンを添加した酸化を行うことが好ましい。ハロゲンを添加して熱酸化を行うことにより形成された絶縁層中にはハロゲンが含まれており、ハロゲンは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上２×１０^２１ａｔｏｍｓ／ｃｍ^３以下の濃度で含まれることによりアルカリ金属等の不純物を捕獲して単結晶半導体基板１００の汚染を防止する保護膜としての機能を発現させることができる。

その後、上記のベース基板１１０と単結晶半導体基板１００とを貼り合わせる（図１（Ｃ）参照）。具体的には、ベース基板１１０及び絶縁層１１１の表面を超音波洗浄などの方法で洗浄した後、ベース基板１１０の表面と絶縁層１１１の表面とが接触するように配置し、ベース基板１１０の表面と絶縁層１１１の表面とでボンディング（接合）が形成されるように加圧処理を施す。ボンディングの形成には、ファン・デル・ワールス力や水素結合が関与しているもの考えられている。

なお、ボンディングを形成する前に、ベース基板１１０又は絶縁層１１１の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、ベース基板１１０又は絶縁層１１１の表面に水酸基が付加されるため、水素結合を効率よく形成することができる。

次に、貼り合わせられたベース基板１１０及び単結晶半導体基板１００に対して加熱処理を施して、貼り合わせを強固なものとする。この際の加熱温度は、脆化領域１０２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。加熱処理時間については特に限定されず、処理速度と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。ここで、貼り合わせに係る領域のみにマイクロ波を照射して、局所的に加熱することも可能である。なお、貼り合わせ強度に問題がない場合は、上記加熱処理を省略しても良い。

次に、単結晶半導体基板１００を、脆化領域１０２にて、単結晶半導体層１１２と単結晶半導体基板１１８とに分離する（図１（Ｄ）参照）。単結晶半導体基板１００の分離は、加熱処理により行う。該加熱処理の温度は、ベース基板１１０の耐熱温度を目安にすることができる。例えば、ベース基板１１０としてガラス基板を用いる場合には、加熱温度は４００℃以上６５０℃以下とすることが好ましい。ただし、短時間であれば、４００℃以上７００℃以下の加熱処理を行っても良い。なお、本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。

上述のような加熱処理を行うことにより、脆化領域１０２に形成された微小な空孔の体積変化が生じ、脆化領域１０２に亀裂が生ずる。その結果、脆化領域１０２に沿って単結晶半導体基板１００が劈開する。絶縁層１１１はベース基板１１０と貼り合わせられているので、ベース基板１１０上には単結晶半導体基板１００から分離された単結晶半導体層１１２が固定される。また、この加熱処理で、ベース基板１１０と絶縁層１１１の貼り合わせに係る界面が加熱されるため、貼り合わせに係る界面に共有結合が形成され、ベース基板１１０と絶縁層１１１の結合力が一層向上する。

その後、単結晶半導体層１１２の欠陥の低減などを目的として、レーザ部分溶融処理を行う。本実施の形態では、単結晶半導体層１１２にレーザ光１１３を照射する（図１（Ｅ）参照）。

支持基板に密着された単結晶半導体層１１２には、脆化領域の形成、および脆化領域での劈開などによって、結晶性が損なわれている。つまり、加工前の単結晶半導体基板には無かった転移などの結晶欠陥や、ダングリングボンドのようなミクロな結晶欠陥が単結晶半導体層１１２に形成されている。また、単結晶半導体層１１２の表面は、単結晶半導体基板からの分離面であり、平坦性が損なわれている。単結晶半導体層１１２の結晶性を回復させるために、単結晶半導体層１１２を溶融させ、再単結晶化させるためにレーザ光１１３を照射する。また、単結晶半導体層１１２の表面を平坦化するためにレーザ光１１３を照射し、単結晶半導体層１１２を溶融させる。なお、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、上記のような結晶欠陥を有する単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。

レーザ光１１３を照射すると、単結晶半導体層１１２がレーザ光１１３を吸収し、レーザ光１１３が照射された部分が温度上昇する。この部分の温度が単結晶半導体基板の融点以上の温度になると、溶融する。レーザ光１１３が照射されなくなると、単結晶半導体層１１２の溶融部分の温度は下がり、やがて、溶融部分は凝固し、再単結晶化する。レーザ光１１３を走査することで、単結晶半導体層１１２全面にレーザ光１１３を照射する。または、単結晶半導体層１１２の再単結晶化すべき領域のみ選択的にレーザ光１１３を照射することもできる。

レーザ照射処理された単結晶半導体層１２０は、単結晶半導体層１１２よりも結晶性が向上している。または、レーザ照射処理によって平坦化を向上することができる。これは単結晶半導体層１１２を溶融させることで、単結晶半導体層１１２中のダングリングボンドに存在する欠陥のようなミクロの欠陥を修復することができるからである。なお、単結晶半導体層１２０の結晶性は、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定、Ｘ線回折像の測定、光学顕微鏡および電子顕微鏡による観察、ならびにラマン分光スペクトルの測定などにより評価することができる。また、単結晶半導体層１２０表面の平坦性は、原子間力顕微鏡による観察などにより評価することができる。

レーザ光１１３の照射によって、単結晶半導体層１１２のレーザ光１１３が照射されている領域を、部分溶融させる。単結晶半導体層１１２を部分溶融させるとは、溶融されている深さが第１絶縁層との界面（単結晶半導体層１１２の厚さ）よりも浅くなるように、単結晶半導体層１１２を溶融させることである。つまり、単結晶半導体層１１２が部分溶融状態であるとは、上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。

レーザ光１１３の照射により、単結晶半導体層１１２が部分溶融すると、液相となった半導体の表面張力により平坦化が進行する。同時に、支持基板への熱の拡散により単結晶半導体層１１２の冷却が進み、単結晶半導体層１１２中には深さ方向に温度勾配が生じ、支持基板側から、単結晶半導体層１１２表面へと固液界面が移動して、再単結晶化する。いわゆる縦成長が起こる。また、この結晶化には下層の溶融しない領域を種として再単結晶化が進行するものと考えられる。

下層の固相部分は単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザ部分溶融処理後の単結晶半導体層１２０は、結晶粒界の無い単結晶半導体層とすることができる。また、溶融された上層は、凝固することで再単結晶化し、下層の固相のまま残った単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板に用いた場合、単結晶半導体層１１２の主表面の面方位は、（１００）であり、レーザ部分溶融処理によって再単結晶化された単結晶半導体層１２０の主表面の面方位は（１００）になる。

また、このレーザ部分溶融処理によって、単結晶半導体層１１２を、表面が平坦な単結晶半導体層１２０を形成することができる。これは、単結晶半導体層１１２の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形する。つまり、液体部分は凹部、および凸部が無くなるような変形し、この液体部分が凝固し、再単結晶化するため、表面が平坦化された単結晶半導体層１２０を形成することができる。

単結晶半導体層１１２の表面を平坦化することで、単結晶半導体層１２０上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑え、なおかつ、高いオン電流のトランジスタを形成することができる。

このレーザ部分溶融処理工程に用いるパルス発振レーザには、例えば、ＸｅＣｌレーザ、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。また、固体レーザも用いることができ、例えば、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ＧｄＶＯ_４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、Ｙ_２Ｏ_３レーザ等がある。レーザ光１１３としては、これらレーザ発振器の基本波、高調波（第２高調波、第３高調波、第４高調波など）を用いることができる。これらの固体レーザには、同じレーザ媒質を用いても、発振の仕方が連続発振、または疑似連続となる発振器もある。

また、レーザ光１１３を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザ光１１３の波長は、単結晶半導体層１１２に吸収される波長とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。

レーザ光１１３のエネルギーは、レーザ光１１３の波長、レーザ光１１３の表皮深さ、単結晶半導体層１１２の膜厚などを考慮して決定することができる。パルス発振レーザを用いた場合、レーザ光１１３のエネルギー密度は、例えば、３００ｍＪ／ｃｍ^２以上７００ｍＪ／ｃｍ^２以下の範囲とすることができる。

レーザ光１１３の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、不活性気体雰囲気のいずれでもよい。大気雰囲気および不活性気体雰囲気の双方で、単結晶半導体層１１２の結晶性の回復および平坦化の効果があることが確認されている。また、大気雰囲気よりも不活性気体雰囲気が好ましいことが確認されている。窒素などの不活性気体雰囲気のほうが、大気雰囲気よりも単結晶半導体層１１２の平坦性を向上させる効果が高く、また、不活性気体雰囲気のほうが大気雰囲気よりもクラックのような変形が発生することが抑えられ、結晶欠陥の減少および平坦化を実現するためのレーザ光１１３の使用可能なエネルギー範囲が広くなる。

上述のようにレーザ光１１３を照射した後には、単結晶半導体層１１２の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１１２の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１１２がシリコン材料からなる層である場合、Ｃｌ_２ガス若しくは、ＣＦ_４とＯ_２の混合ガスをプロセスガスに用いたドライエッチング処理で、単結晶半導体層１１２を薄くすることができる。

なお、本実施の形態においては、レーザ光の照射により平坦化等した後でエッチング処理を行う例を挙げたが、本発明はこれに限定して解釈されるものではない。例えば、レーザ光の照射前にエッチング処理を行ってもよい。また、レーザ光の照射前及び照射後の両方にエッチング処理を適用しても良い。また、レーザ光の照射と上記処理を交互に繰り返しても良い。

以上により、表面の平坦性が向上し、欠陥が低減された単結晶半導体層１２０（単結晶シリコン半導体層）を有する半導体基板を作製することができる（図１（Ｆ）参照）。しかしながら、このような部分溶融では、単結晶半導体層１２０と、絶縁層１１１との界面に存在するミクロの欠陥を修復することができないため、該欠陥に存在する正孔トラップが残ることとなる。図２（Ａ）は、図１（Ｆ）の断面図の拡大図である。界面領域７０１付近には、実施の形態１で説明されるような、正孔トラップが残っており、ｐチャネル型トランジスタのＳ値を大きくする原因となる。

単結晶半導体層１２０には、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加する。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタの形成領域にはｐ型不純物を添加し、ｐチャネル型トランジスタの形成領域にｎ型不純物を添加することができる。上述の不純物を添加する際には、単結晶半導体層中の不純物濃度が１×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下程度となるように行えばよい。その後、単結晶半導体層１２０を島状に分離して、半導体層７０２、及び半導体層７０４を形成する（図２（Ｂ）参照）。尚、上記に示した不純物添加は半導体層７０２及び半導体層７０４を形成した後でもよい。

ここで、ｎチャネル型トランジスタの形成領域へのｐ型不純物を添加するとき、該添加する領域を露出するようなフォトマスクを形成することになる。このときドライエッチにより、単結晶半導体層すなわち半導体層７０２を薄膜化する。このときも、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。また、エッチング処理を半導体層７０２に行う際ｎ型不純物を添加する時に用いられるマスクを用いることができる。このような処理により、ｎチャネル型トランジスタの半導体層７０２の膜厚は、ｐチャネル型トランジスタの半導体層７０４の膜厚より小さくなる。

次に、半導体層７０２と半導体層７０４を覆うように、ゲート絶縁層７０６を形成する（図２（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層７０６としても良い。

プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、亜酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を半導体層に接するように形成する。

上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁層７０６と半導体層７０２及び半導体層７０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。また、半導体層が結晶性を有するため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、結晶粒界における不均一な酸化を抑え、均一性が良く、界面準位密度の低いゲート絶縁層を形成することができる。このように、高密度プラズマ処理により形成された絶縁層をトランジスタのゲート絶縁層の一部または全部に用いることで、特性のばらつきを抑制することができる。

プラズマ処理による絶縁層の作製方法のより具体的な一例について説明する。亜酸化窒素（Ｎ_２Ｏ）を、アルゴン（Ａｒ）を用いて１倍以上３倍以下（流量比）に希釈し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して、半導体層７０２と半導体層７０４の表面を酸化または窒化させる。この処理により１ｎｍ以上１０ｎｍ以下（好ましくは２ｎｍ以上６ｎｍ以下）のゲート絶縁層７０６の下層を形成する。さらに、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成し、ゲート絶縁層７０６の上層とする。このように、固相反応と気相成長法を組み合わせてゲート絶縁層７０６を形成することにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層７０６を形成することができる。なお、この場合においてゲート絶縁層７０６は２層構造となる。

或いは、半導体層７０２と半導体層７０４を熱酸化させることで、ゲート絶縁層７０６を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性の比較的高いベース基板を用いることが好ましい。

なお、水素を含むゲート絶縁層７０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁層７０６中に含まれる水素を半導体層７０２及び半導体層７０４中に拡散させるようにしても良い。この場合、ゲート絶縁層７０６として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層７０２及び半導体層７０４に水素を供給することで、半導体層７０２中、半導体層７０４中、ゲート絶縁層７０６と半導体層７０２の界面、及びゲート絶縁層７０６と半導体層７０４の界面における欠陥を効果的に低減することができる。

次に、ゲート絶縁層７０６上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、半導体層７０２と半導体層７０４の上方に電極７０８を形成する（図２（Ｄ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶珪素など、半導体材料を用いて形成しても良い。

本実施の形態では電極７０８を単層の導電層で形成しているが、本発明の半導体装置は該構成に限定されない。電極７０８は積層された複数の導電層で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜等を用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。

なお、電極７０８を形成する際に用いるマスクは、酸化珪素や窒化酸化珪素等の材料を用いて形成してもよい。この場合、酸化珪素膜や窒化酸化珪素膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料と比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極７０８を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極７０８を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電層をエッチングすることで、電極７０８を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素などを適宜用いることができる。

次に、電極７０８をマスクとして、一導電型を付与する不純物元素を半導体層７０２、半導体層７０４に添加する（図３（Ａ）参照）。本実施の形態では、半導体層７０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層７０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。尚、半導体層７０２のエッチング処理を行う際に用いたマスクを用いて半導体層を覆ってもよい。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体層７０２及び半導体層７０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層７０２に不純物領域７１０、半導体層７０４に不純物領域７１２が形成される。

次に、電極７０８の側面にサイドウォール７１４を形成する（図３（Ｂ）参照）。サイドウォール７１４は、例えば、ゲート絶縁層７０６及び電極７０８を覆うように新たに絶縁層を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁層を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁層７０６を部分的にエッチングしても良い。サイドウォール７１４を形成するための絶縁層としては、プラズマＣＶＤ法やスパッタリング法等により、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ_３とヘリウムの混合ガスを用いることができる。なお、サイドウォール７１４を形成する工程は、これらに限定されるものではない。

次に、ゲート絶縁層７０６、電極７０８及びサイドウォール７１４をマスクとして、半導体層７０２、半導体層７０４に一導電型を付与する不純物元素を添加する（図３（Ｃ）参照）。なお、半導体層７０２、半導体層７０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。

上記不純物元素の添加により、半導体層７０２に、一対の高濃度不純物領域７１６と、一対の低濃度不純物領域７１８と、チャネル形成領域７２０とが形成される。また、上記不純物元素の添加により、半導体層７０４に、一対の高濃度不純物領域７２２と、一対の低濃度不純物領域７２４と、チャネル形成領域７２６とが形成される。高濃度不純物領域７１６、高濃度不純物領域７２２はソース又はドレインとして機能し、低濃度不純物領域７１８、低濃度不純物領域７２４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。

なお、半導体層７０２上に形成されたサイドウォール７１４と、半導体層７０４上に形成されたサイドウォール７１４は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体層７０４上のサイドウォール７１４の長さは、ｎチャネル型トランジスタとなる半導体層７０２上のサイドウォール７１４の長さよりも大きくすると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール７１４の長さをより大きくすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。

ソース及びドレインをさらに低抵抗化するために、半導体層７０２及び半導体層７０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いれば良い。半導体層７０２や半導体層７０４が薄い場合には、半導体層７０２、半導体層７０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザ光の照射などによってもシリサイド層を形成することができる。

上述の工程により、ｎチャネル型トランジスタ７２８及びｐチャネル型トランジスタ７３０が形成される。なお、図３（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電層は形成されていないが、これらのソース電極又はドレイン電極として機能する導電層を含めてトランジスタと呼ぶこともある。

次に、ｎチャネル型トランジスタ７２８、ｐチャネル型トランジスタ７３０を覆うように絶縁層７３２を形成する（図３（Ｄ）参照）。絶縁層７３２は必ずしも設ける必要はないが、絶縁層７３２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ７２８、ｐチャネル型トランジスタ７３０に侵入することを防止できる。具体的には、絶縁層７３２を、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁層７３２として用いる。この場合、上述の水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。なお、本実施の形態においては、絶縁層７３２を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化珪素膜と窒化酸化珪素膜との積層構造とすることができる。

次に、ｎチャネル型トランジスタ７２８、ｐチャネル型トランジスタ７３０を覆うように、絶縁層７３２上に絶縁層７３４を形成する。絶縁層７３４は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層７３４を形成しても良い。

絶縁層７３４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

次に、半導体層７０２と半導体層７０４の一部が露出するように絶縁層７３２及び絶縁層７３４にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層７０２と半導体層７０４に接する導電層７３６、導電層７３８を形成する（図４（Ａ）参照）。導電層７３６及び導電層７３８は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。

導電層７３６、導電層７３８は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電層７３６、導電層７３８として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層７３６、導電層７３８は、単層構造としても良いし、積層構造としても良い。

アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電層７３６、導電層７３８を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。

導電層７３６、導電層７３８を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電層を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層７０２と半導体層７０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電層７３６と半導体層７０２、及び導電層７３８と半導体層７０４のコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電層７３６、導電層７３８を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。

また、導電層７３６、導電層７３８として、ＷＦ_６ガスとＳｉＨ_４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ_６を水素還元して形成したタングステンを、導電層７３６、導電層７３８として用いても良い。

なお、導電層７３６はｎチャネル型トランジスタ７２８の高濃度不純物領域７１６に接続されている。導電層７３８はｐチャネル型トランジスタ７３０の高濃度不純物領域７２２に接続されている。

図４（Ｂ）に、図４（Ａ）に示したｎチャネル型トランジスタ７２８及びｐチャネル型トランジスタ７３０の平面図を示す。ここで、図４（Ｂ）のＡ−Ｂにおける断面が図４（Ａ）に対応している。ただし、図４（Ｂ）においては、簡単のため、導電層７３６、導電層７３８、絶縁層７３２、絶縁層７３４等を省略している。

なお、本実施の形態においては、ｎチャネル型トランジスタ７２８とｐチャネル型トランジスタ７３０が、それぞれゲート電極として機能する電極７０８を１つずつ有する場合を例示しているが、本発明は該構成に限定されない。本発明で作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。

本実施の形態では、レーザ光を照射して、単結晶半導体層の欠陥や表面凹凸を低減している。さらに、本発明により、各トランジスタの半導体層膜厚を最適化し、半導体装置内のトランジスタ特性である、Ｓ値を小さくすることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１で作製されるような、本発明の半導体装置であるトランジスタにおける、好ましい単結晶半導体層膜厚について、図５乃至図１０を参照して説明する。

図５は、本発明の形態でトランジスタ特性を評価するための、実施の形態１で作製されるトランジスタの断面を示す。ここでは、サイドウォール７１４は形成せず、また一対の低濃度不純物領域７１８と、一対の低濃度不純物領域７２４とは、形成されないシングルドレイン構造とした。

図５のトランジスタは、ベース基板２００上に形成された下地絶縁層２０１と、その上に形成された単結晶半導体層２０６と、その上に形成されたゲート絶縁膜２１２と、その上に形成されたゲート電極２１４とを有している。また、単結晶半導体層２０６には、高濃度不純物領域２０８と高濃度不純物領域２１０とが一対で形成され、これらがソース領域およびドレイン領域となる。また本実施の形態において、単結晶半導体層２０６のゲート電極２１４の下は、ベース基板２００に近い第１の領域２０２と、ゲート絶縁膜２１２に近い第２の領域２０４とで区別する。尚、単結晶半導体層２０６は、実施の形態１で示されるように、脆化領域１０２を形成し、この領域で分離することで形成される。以下に図５のトランジスタを作製したときの条件を示す。

本実施の形態にて脆化領域１０２を形成するためのイオンの照射は、ここでは、イオンドープ法を用いてＨ_３ ^＋イオンを主イオンとしてイオンを照射した。加速電圧は、１０ｋＶから２００ｋＶの範囲から選べば良い。ここでは、加速電圧を４０ｋＶとした。イオンの照射量であるドーズは、５×１０^１５ｉｏｎｓ／ｃｍ^２から５×１０^１６ｉｏｎｓ／ｃｍ^２の範囲選べばよく、ここでは２×１０^１６ｉｏｎｓ／ｃｍ^２とする。

ゲート絶縁膜２１２は、窒化酸化珪素膜と酸化窒化珪素膜との積層構造とした。窒化酸化珪素膜は、ＳｉＨ_４とＮ_２ＯとＮＨ_３とＨ_２を原料ガスにプラズマＣＶＤ法で形成する。ガス流量比はＳｉＨ_４／Ｎ_２Ｏ／ＮＨ_３／Ｈ_２＝１０／１８／１００／４００であり、成膜温度は４００℃、ＲＦ周波数は２７．１２ＭＨｚ、ＲＦパワーは５０Ｗ、ＲＦパワー密度で０．０８３Ｗ／ｃｍ^２とした。膜厚は５０ｎｍとした。酸化窒化珪素膜はＳｉＨ_４とＮ_２Ｏを原料ガスにプラズマＣＶＤ法で形成する。ガス流量比はＳｉＨ_４／Ｎ_２Ｏ＝４／８００であり、成膜温度は４００℃、ＲＦ周波数は２７．１２ＭＨｚ、ＲＦパワーは５０Ｗ、ＲＦパワー密度で０．０８３Ｗ／ｃｍ^２とした。膜厚は５０ｎｍとした。なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

レーザ部分溶融処理については、エキシマレーザや、ＹＡＧレーザの固体レーザ第二高調波を、単結晶半導体層表面から照射する。エキシマレーザはＡｒＦ：１９３ｎｍ、ＫｒＦ：２４８ｎｍ、ＸｅＣｌ：３０８ｎｍ、ＸｅＦ：３５３ｎｍがあるが、ここではＸｅＣｌ：３０８ｎｍを用いた。ビーム形状を線状にしたエキシマビームを単結晶半導体層表面に対して、パルス照射しながら走査する。各部位の照射回数は３〜３０回とし、エネルギー密度は３００〜９００ｍＪ／ｃｍ^２の範囲で設定する。ここでは、エネルギー密度は６５０ｍＪ／ｃｍ^２とした。さらに熱処理を行い、欠陥の修復を進めた。到達温度は６００℃として、抵抗加熱炉で行い、到達温度での処理時間を４時間とした。

次いで単結晶半導体層を所望の膜厚にするためドライエッチングを行った。ドライエッチングはＣｌ_２ガス若しくは、ＣＦ_４とＯ_２の混合ガスを用いて行い、エッチング後の単結晶半導体層膜厚を６０ｎｍとした。

チャネルドープについては、イオン注入法或いはイオンドーピング法で、ｎチャネル型トランジスタ領域或いはｎチャネル型トランジスタにおける活性層領域に所定量のボロンを添加した。ボロンの添加は、単結晶半導体層のピーク濃度が５×１０^１６ａｔｏｍｓ／ｃｍ^３〜５×１０^１７ａｔｏｍｓ／ｃｍ^３の範囲で所望のトランジスタの閾値電圧が得られる様にした。

ゲート電極２１４は、ここではスパッタ成膜により、窒化タンタルを膜厚３０ｎｍとして形成した上にタングステンを膜厚３７０ｎｍにて形成した。

このように形成された、図５で示されるトランジスタにて電気特性を測定した。その結果、単結晶半導体層膜厚を薄くすると、ｎチャネル型トランジスタではＳ値が低下し、ｐチャネル型トランジスタではＳ値が上昇する結果が得られた。図６では、単結晶半導体膜の膜厚を約１００ｎｍとしたとき（条件１）と、同膜厚を約６０ｎｍとしたとき（条件２）の、トランジスタ特性のうちＳ値を示している。単結晶半導体層膜厚を薄くするとＳ値が低下するのが一般的であるが、ｐチャネル型トランジスタにおいては上昇してしまう結果となっている。水素ドープによって正孔トラップ欠陥が発生することは一般的に言われているため、この結果の原因として、貼り合わせ面側の単結晶半導体層領域で、水素ドープによる正孔トラップ欠陥が存在するのではないかと考えた。すなわち、水素イオン注入剥離法を用いて単結晶シリコン膜を形成した単結晶半導体層は、層中に結晶欠陥を有し、これはレーザ部分溶融処理により単結晶半導体層の表面層において修復されるものの、レーザ部分溶融処理にて溶融されないベース基板に近い領域の単結晶半導体層においては修復されない。そして、該結晶欠陥は正孔トラップとして働くため、薄膜化しチャネル領域が該正孔トラップと近距離になるにつれ、正孔トラップに特性を影響されやすいｐチャネル型トランジスタのみＳ値が大きくなった、と考察した。

ｐチャネル型トランジスタの単結晶半導体層薄膜化によるＳ値の上昇の原因を調べるために、図７（Ａ）に示したように貼り合わせ面側である基板側近傍約５ｎｍほどの単結晶半導体層領域（図５における第１の領域２０２）に、正孔トラップとなるドナーライクな準位のみを仮定し、図７（Ｂ）に示したようにその他の領域（図５における第２の領域２０４）に電子トラップ、正孔トラップとなるＥｘｐｏｎｅｎｔｉａｌ型の準位（浅い準位）を仮定し計算を行った。また深い準位としては、Ｇａｕｓｓｉａｎ型の準位を仮定した。図７（Ａ）にはバンドギャップ中の状態密度が示されておりＥｘｐｏｎｅｎｔｉａｌ型の電子トラップ、Ｅｘｐｏｎｅｎｔｉａｌ型の正孔トラップのエネルギー準位を仮定した場合が示されている。図７（Ｂ）にはバンドギャップ中の状態密度が示されておりＥｘｐｏｎｅｎｔｉａｌ型の正孔トラップ、Ｇａｕｓｓｉａｎ型の正孔トラップのエネルギー準位を仮定した場合が示されている。計算に用いた構造はシングルドレイン構造、Ｌ／Ｗ＝１０／８ｕｍ、ＧＩ膜厚２０ｎｍ、ゲート電極下の不純物ドープはなしとした。実際において基板はＰ型基板を用いていることから、単結晶半導体層全体に１．０×１０^１５／ｃｍ^３のＰ型の不純物を仮定している。計算において用いるパラメータとしては、ガラス基板としているＳｉＯ_２の膜厚は約１ｕｍ、誘電率は４．１としている。ゲート絶縁膜の誘電率も４．１としている。ゲート電極の仕事関数はタングステンを仮定し４．６ｅＶとしている。ゲート電極端からデバイス端に掛けて導電性を有する程度に大量に不純物元素（ボロン）を添加している（Ｐ＋領域）。このＰ＋領域の不純物添加は社内の不純物ドーププロファイルに合わせ込んだ関数を用いている。該計算にはＳｉｌｖａｃｏ社製デバイスシミュレーション「Ａｔｌａｓ」を用いた。

水素ドープによって形成されるトラップ準位は状態密度という形で記される。状態密度とはエネルギー状態に存在できる状態の数を示している。それには存在確率が存在し、その存在確率を考慮したものがキャリアトラップ密度である。このキャリアトラップ密度がトランジスタ特性のＳ値に大きく影響を与えている。本シミュレーションでは、Ｇａｕｓｓｉａｎ型の正孔トラップ数と、Ｅｘｐｏｎｅｎｔｉａｌ型の正孔トラップ数とを仮定したが、キャリアトラップ密度はＥｘｐｏｎｅｎｔｉａｌ型のトラップには影響をほとんど受けない。これはフェルミーディラックの状態関数を考慮すれば、存在確率が低い領域で状態数が高くなっているためである。つまり、このＥｘｐｏｎｅｎｔｉａｌ型の傾きが小さくなれば正孔トラップが増えることになる。このようなことから、浅い準位のトラップはＳ値に影響を与えない。そのため本実施の形態においては、Ｇａｕｓｓｉａｎ型の正孔トラップを仮定してシミュレーションを行った結果と比較している。

図８（Ａ）に単結晶半導体層膜厚１００ｎｍ（条件１）の、図８（Ｂ）に単結晶半導体層膜厚６０ｎｍ（条件２）の、ｐチャネル型トランジスタのＩｄ−Ｖｇ曲線の測定値に合わせ込んだ計算結果を示した。横軸はＶｇであり、縦軸はＩｄである。図８（Ａ）、図８（Ｂ）の結果によって測定値及びシミュレーション値が一致しているため十分な合わせ込みは出来ていると考え、その条件において単結晶半導体層膜厚に対するＳ値の算出を行なった。その結果、図９（Ａ）に示したように膜厚が薄くなるにつれてＳ値が高くなる結果が得られた。さらに計算によりＳ値は深い準位のトラップに影響することが得られているため、Ｇａｕｓｓｉａｎ型の正孔トラップの数を変化させて、単結晶半導体層膜厚とＳ値の関係を算出した。その結果、第１の領域の深い準位の正孔トラップを増やして、膜厚に対するＳ値の算出を行なうと図９（Ｂ）のように、単結晶半導体層膜厚に対するＳ値の変化は図９（Ａ）に比べ、より大きくなり、逆に第１の領域深い準位の正孔トラップを減らして、膜厚に対するＳ値の算出を行なうと図９（Ｃ）のように、Ｓ値はほとんど単結晶半導体層膜厚に依存しない結果となった。図９（Ａ）〜図９（Ｃ）の結果から第１の領域の深い準位の正孔トラップがｐチャネル型トランジスタの単結晶半導体層膜厚に対するＳ値の関係に大きく影響していることがわかった。

次に第１の領域の深い準位の正孔トラップがどのようにｐチャネル型トランジスタのＳ値に影響を与えているのか調べた。図１０（Ａ）〜図１０（Ｆ）は、正孔トラップ密度の違いによるポテンシャル分布を表すシミュレーション結果である。各図中には電子電流密度の等高線ｐ０〜ｐ４が示されている。ここではＶｇ＝−０．６Ｖ、Ｖｄ＝−１．０Ｖとし、Ｓ値が最小となるゲート電圧におけるポテンシャル分布を示している。図１０（Ｂ）及び図１０（Ｅ）は本発明者の作製したトランジスタの測定結果に合わせこんだ条件、図１０（Ａ）及び図１０（Ｄ）はそれぞれ図１０（Ｂ）及び図１０（Ｅ）の条件より正孔トラップが少ない条件、図１０（Ｃ）及び図１０（Ｆ）はそれぞれ図１０（Ｂ）及び図１０（Ｅ）の条件より正孔トラップが過剰な条件、でのシミュレーション結果である。また、図１０（Ａ）〜図１０（Ｃ）は単結晶半導体膜の膜厚を約１００ｎｍとしたとき（条件１）、図１０（Ｄ）〜図１０（Ｆ）は単結晶半導体膜の膜厚を約６０ｎｍとしたとき（条件２）、のシミュレーション結果である。これより正孔トラップによりポテンシャル分布に変化があることが計算で確認できた。

図１０（Ａ）〜図１０（Ｆ）の比較より、正孔トラップで正孔電荷がトラップされ、そのトラップされた正孔のポテンシャルによってＳ値に違いが出ているものと考えられる。つまり、単結晶半導体層膜厚が厚いほど正孔トラップの多い領域からチャネル領域が離れているため、トラップされた正孔によるポテンシャルの影響は小さくなる。このポテンシャルがゲート電極による電界効果を抑え、ドレイン電流の流れを抑え（Ｉｄ−Ｖｇ曲線の立ち上がりを抑え）、Ｓ値を上昇させている。ホールキャリアトラップが活性層底部に発生しても、ｎチャネル型トランジスタ特性への影響が小さい理由はｎチャネル型トランジスタの多数キャリアが電子であり、ｎチャネル型トランジスタ特性にほとんど影響を与えないためである。ｐチャネル型トランジスタに影響があるのは多数キャリアが正孔であるためである。

本発明者は、以上のように、ｎチャネル型トランジスタの単結晶半導体層をより薄膜化し、ｐチャネル型トランジスタの単結晶半導体層を厚い膜厚とすることで、小さいＳ値を得る事が出来ることを実験とシミュレーションで確認した。

（実施の形態３）
本発明に係る半導体基板を用いてトランジスタ等の半導体装置を作製し、この半導体装置を用いてさまざまな電子機器を完成することができる。本発明に係る半導体基板に設けられた単結晶半導体層は結晶欠陥が低減されているため、ゲート絶縁層との界面において、局在準位密度を低減させることが可能となる。この単結晶半導体層を活性層として用いることで、リーク電流が低減し、電気的特性が向上した半導体素子を製造することができる。すなわち、本発明に係る半導体基板を用いることで、電流駆動能力が高く、かつ信頼性の高い半導体素子を作製することが可能になり、結果として、最終製品としての電子機器をスループット良く、良好な品質で作製することが可能になる。本実施の形態では、図面を用いて具体的な電子機器への適用例を説明する。

半導体装置（特に表示装置）を用いて作製される電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図１１（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１００１、支持台１００２、表示部１００３、スピーカー部１００４、ビデオ入力端子１００５等を含む。表示部１００３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを低価格で提供することができる。

図１１（Ｂ）はデジタルカメラである。本体１０１１の正面部分には受像部１０１３が設けられており、本体１０１１の上面部分にはシャッターボタン１０１６が設けられている。また、本体１０１１の背面部分には、表示部１０１２、操作キー１０１４、及び外部接続ポート１０１５が設けられている。表示部１０１２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なデジタルカメラを低価格で提供することができる。

図１１（Ｃ）はノート型パーソナルコンピュータである。本体１０２１には、キーボード１０２４、外部接続ポート１０２５、ポインティングデバイス１０２６が設けられている。また、本体１０２１には、表示部１０２３を有する筐体１０２２が取り付けられている。表示部１０２３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なノート型パーソナルコンピュータを低価格で提供することができる。

図１１（Ｄ）はモバイルコンピュータであり、本体１０３１、表示部１０３２、スイッチ１０３３、操作キー１０３４、赤外線ポート１０３５等を含む。表示部１０３２にはアクティブマトリクス表示装置が設けられている。表示部１０３２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なモバイルコンピュータを低価格で提供することができる。

図１１（Ｅ）は画像再生装置である。本体１０４１には、表示部１０４４、記録媒体読み込み部１０４５及び操作キー１０４６が設けられている。また、本体１０４１には、スピーカー部１０４７及び表示部１０４３それぞれを有する筐体１０４２が取り付けられている。表示部１０４３及び表示部１０４４それぞれには、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な画像再生装置を低価格で提供することができる。

図１１（Ｆ）は電子書籍である。本体１０５１には操作キー１０５３が設けられている。また、本体１０５１には複数の表示部１０５２が取り付けられている。表示部１０５２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な電子書籍を低価格で提供することができる。

図１１（Ｇ）はビデオカメラであり、本体１０６１には外部接続ポート１０６４、リモコン受信部１０６５、受像部１０６６、バッテリー１０６７、音声入力部１０６８、操作キー１０６９が設けられている、また、本体１０６１には、表示部１０６２を有する筐体１０６３が取り付けられている。表示部１０６２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なビデオカメラを低価格で提供することができる。

図１１（Ｈ）は携帯電話であり、本体１０７１、筐体１０７２、表示部１０７３、音声入力部１０７４、音声出力部１０７５、操作キー１０７６、外部接続ポート１０７７、アンテナ１０７８等を含む。表示部１０７３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な携帯電話を低価格で提供することができる。

図１２は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１１００の構成の一例である。ここで、図１２（Ａ）は正面図、図１２（Ｂ）は背面図、図１２（Ｃ）は展開図である。携帯電子機器１１００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。

携帯電子機器１１００は、筐体１１０１及び筐体１１０２で構成されている。筐体１１０１は、表示部１１１１、スピーカー１１１２、マイクロフォン１１１３、操作キー１１１４、ポインティングデバイス１１１５、カメラ用レンズ１１１６、外部接続端子１１１７等を備え、筐体１１０２は、キーボード１１２１、外部メモリスロット１１２２、カメラ用レンズ１１２３、ライト１１２４、イヤフォン端子１１２５等を備えている。また、アンテナは筐体１１０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。

表示部１１１１には、本発明の半導体装置が組み込まれている。なお、表示部１１１１に表示される映像（及びその表示方向）は、携帯電子機器１１００の使用形態に応じて様々に変化する。また、表示部１１１１と同一面にカメラ用レンズ１１１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１１１２及びマイクロフォン１１１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１１２３（及び、ライト１１２４）を用いて静止画及び動画の撮影を行う場合には、表示部１１１１はファインダーとして用いられることになる。操作キー１１１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。

重なり合った筐体１１０１と筐体１１０２（図１２（Ａ））は、スライドし、図１２（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１１２１、ポインティングデバイス１１１５を用いた円滑な操作が可能である。外部接続端子１１１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１１２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。本発明により、信頼性が高く高性能な携帯電子機器を低価格で提供することができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至２と適宜組み合わせて用いることができる。

１００ 単結晶半導体基板

Claims (6)

1. 単結晶半導体基板および支持基板を用意し、
   前記支持基板または前記単結晶半導体基板の少なくとも一方に絶縁層を形成し、
   加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
   前記絶縁層を介して前記支持基板と前記単結晶半導体基板を密着させ、前記絶縁層の表面と、前記絶縁層表面と密接している面とを接合させることで、前記支持基板に前記単結晶半導体基板を固定し、
   前記単結晶半導体基板の加熱によって前記脆化領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
   前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層の前記レーザビームが照射されている領域を表面から当該領域の厚さよりも浅い部分までを溶融して、前記単結晶半導体層を再結晶化し、
   前記単結晶半導体層を加工して、第１の膜厚の第１の島状単結晶半導体層と、第１の膜厚より厚い第２の膜厚の第２の島状単結晶半導体層とを形成し、
   前記第１の島状単結晶半導体層と、前記第２の島状単結晶半導体層と、の上にゲート絶縁層を形成し、
   前記第１の島状単結晶半導体層上に
   前記ゲート絶縁層を介して第１のゲート電極を形成し、
   前記第２の島状単結晶半導体層上に前記ゲート絶縁層を介して第２のゲート電極を形成し、
   前記第１の島状単結晶半導体層の一部にｎ型を付与する不純物を添加して、ソース領域およびドレイン領域を形成し、
   前記第２の島状単結晶半導体層の一部にｐ型を付与する不純物を添加して、ソース領域およびドレイン領域を形成すること
   を特徴とする半導体装置の作製方法。
2. 請求項１において、
   水素ガスを励起して、Ｈ_３ ^＋を含むプラズマを生成し、前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板に前記イオンを含むイオンビームを照射することで、前記脆化領域を形成すること
   を特徴とする半導体装置の作製方法。
3. 請求項２において、
   前記イオンビームに含まれるイオンは、イオン種の総量に対してＨ_３ ^＋イオンが７０％以上含まれるようにすること
   を特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記単結晶半導体層を加工して、前記第１の膜厚の前記第１の島状単結晶半導体層と、前記第１の膜厚より大きい前記第２の膜厚の前記第２の島状単結晶半導体層とを形成する方法は、
   前記第１の島状単結晶半導体層を露出するようにレジストマスクを形成し、
   前記第１の島状単結晶半導体層に一導電型を付与する不純物を添加し、
   前記第１の島状単結晶半導体層をエッチングして膜厚を薄くすること
   を特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一において、
   前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成した後、前記単結晶半導体層をエッチングして膜厚を薄くすること
   を特徴とする半導体装置の作製方法。
6. 絶縁表面を有する基板上に、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを有し、
   前記ｎチャネル型トランジスタは、第１の膜厚の第１の島状単結晶半導体層と、前記第１の島状単結晶半導体層上のゲート絶縁層と、及び前記ゲート絶縁層上の第１のゲート電極とを有し、
   前記ｐチャネル型トランジスタは、第１の膜厚より厚い第２の膜厚の第２の島状単結晶半導体層と、前記第２の島状単結晶半導体層上のゲート絶縁層と、及び前記ゲート絶縁層上の第２のゲート電極とを有することを特徴とする半導体装置。

Images