CN101919057A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN101919057A
CN101919057A CN2009801030533A CN200980103053A CN101919057A CN 101919057 A CN101919057 A CN 101919057A CN 2009801030533 A CN2009801030533 A CN 2009801030533A CN 200980103053 A CN200980103053 A CN 200980103053A CN 101919057 A CN101919057 A CN 101919057A
Authority
CN
China
Prior art keywords
light
transmissive
layer
resin layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801030533A
Other languages
English (en)
Other versions
CN101919057B (zh
Inventor
高桥秀和
山田大干
门马洋平
安达广树
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101919057A publication Critical patent/CN101919057A/zh
Application granted granted Critical
Publication of CN101919057B publication Critical patent/CN101919057B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Abstract

提供了一种由外部应力引起的诸如裂缝、裂口或缺口之类的损伤减少的半导体器件。此外，提高了具有小厚度的半导体器件的生产率。该半导体器件包括：具有台阶状侧面的透光衬底，其在该台阶上方且较靠近一个表面的部分中的宽度小于其在该台阶下方的部分中的宽度；设置在该透光衬底的另一表面上的半导体元件层；以及第一透光树脂层和第二透光树脂层的叠层，其覆盖该透光衬底的该一个表面和侧面的一部分。第一透光树脂层和第二透光树脂层中的一个具有彩色。

Description

半导体器件和制造半导体器件的方法
技术领域
本发明涉及半导体器件和制造半导体器件的方法。具体而言，本发明涉及包括光电转换元件的半导体器件。
背景技术
在波长为400nm到700nm的可见光区域中具有敏感性的一些传感器被称为光学传感器或可见光传感器。已知光学传感器或可见光传感器用于例如检测光学信号以读取数据、检测环境亮度以控制电子设备的操作等。
例如，在蜂窝电话或电视设备中，光学传感器用于根据显示屏安装的位置的环境亮度来控制显示屏的辉度。
通过在玻璃衬底或晶片上形成晶体管、然后切割(划分)衬底来获得诸如光学传感器和可见光传感器之类的半导体器件。
衬底一般如下被划分：首先，通过使用划刻装置在衬底的表面上形成沟槽(也称为划刻线)；然后，通过使用切割装置沿沟槽强行划分衬底。在使用激光束的情况下，首先，用激光束选择性地辐照衬底，以使该衬底局部被加热。接着，经加热衬底的表面通过冷媒局部冷却。然后，通过利用衬底中产生的热应力形成裂缝，藉由该裂缝划分衬底(例如参见参考文献1：日本已公开专利申请No.2001-64029)。
发明内容
然而，在半导体器件的制造过程或检验过程中施加的诸如压力之类的外部应力可能损坏半导体器件。当衬底变得更薄和更脆弱时，诸如裂缝、裂口或缺口之类的损伤出现得更频繁。
此外，切片机等通常被用作划刻装置。此类切片机的刀片(切割刀片)在若干次使用之后磨损，从而需要更换。因为切割刀片昂贵，所以难以降低生产成本。
鉴于上述问题，本发明的一个目的是减少由外部应力引起的诸如裂缝、裂口或缺口之类的半导体器件损伤。本发明的另一目的是减小其上设置有半导体器件的衬底的厚度。本发明的又一目的是提高具有小厚度的半导体器件的生产率。本发明的再一目的是降低具有小厚度的半导体器件的生产成本。
通过为每个半导体元件层划分大尺寸衬底，可获得芯片形式的多个半导体器件。在划分方法中，首先，衬底被加工至薄以便于缩短划分所需的时间，并减少诸如切片机之类的用于划分的加工装置的磨损。划分步骤并非一次性地执行：首先，用于划分半导体元件层的沟槽在衬底上形成；透光树脂层被堆叠在包括该沟槽的透光衬底上；然后，树脂层和透光衬底沿该沟槽被切割，从而被划分(分离)成多个半导体器件。透光树脂层中的一个是起滤色片作用的彩色着色层，而另一个是起冲击吸收层作用的树脂层。
彩色是除诸如黑、灰以及白之类的消色色彩之外的颜色。为了起滤色片的作用，着色层由仅透射彩色光的材料形成。作为该彩色，可使用红色、绿色、蓝色等。此外，可使用青色、品红色、黄色等。“仅透过彩色光”意味着透过着色层的光在彩色光波长处具有峰值。
因此，本说明书中公开的半导体器件的一种模式包括：透光衬底；第一透光树脂层和第二透光树脂层的叠层，该叠层覆盖透光衬底的一个表面和侧面的一部分；设置在该透光衬底的与上述一个表面相反的另一表面上的半导体元件层；以及其中该透光衬底的侧面被弯曲，以使该透光衬底上部的宽度小于该透光衬底下部的宽度，且其中第一透光树脂层和第二透光树脂层中的一个具有彩色。该透光衬底的截面形状可被认为是突出部或倒T形块。在半导体元件层在透光衬底的下表面上形成的情况下，该台阶以上的部分是透光衬底的上部。
当透光衬底的截面具有倒T形时，透光树脂层可被设置成填充透光衬底边缘上的切口。
本说明书中公开的半导体器件的另一种模式包括：包括阶梯状梯形的截面的透光衬底；第一透光树脂层和第二透光树脂层的叠层，该叠层覆盖透光衬底的一个表面和侧面的一部分；设置在该透光衬底的与上述一个表面相反的另一表面上的半导体元件层；以及其中该梯形的顶面宽度小于该梯形的底面宽度，且其中第一透光树脂层和第二透光树脂层中的一个具有彩色。取决于沟槽的形状，该梯形从上部向下部弯曲。
当该透光衬底具有从上部向下部弯曲的梯形截面时，提高了透光树脂层在该弯曲部分中的覆盖率。
当与透光衬底接触的透光树脂层之一起彩色着色层的作用，同时起冲击吸收层作用的另一透光树脂层在该着色层上形成时，可防止着色层的劣化。起冲击吸收层作用的透光树脂层的厚度可大于起着色层作用的透光树脂层的厚度。在起冲击吸收层作用的透光树脂层的厚度更大的情况下，可进一步提高耐冲击性。另一方面，可根据所包含的彩色材料的浓度与透光率之间的关系适当控制起着色层(滤色片)作用的彩色透光树脂层的厚度。
在具有上述结构的半导体器件的一个模式中，与透光树脂层接触的透光衬底的侧面向底部弯曲且扩大。因为透光衬底的侧面向底部弯曲且扩大，所以可设置透光树脂层以覆盖该弯曲侧面。透光衬底的下表面和上表面为四边形，且下表面的面积大于上表面的面积。在本说明书的半导体器件中，与透光树脂层接触的透光衬底的表面称为顶面，而其上设置有半导体元件层的另一表面称为底面。当透光衬底的底面的面积大于顶面的面积时，可将透光树脂层设置在底面和顶面彼此不交迭的区域的侧面上，以包围该透光衬底。
如上所述，本说明书中公开的半导体器件具有复杂的形状；因此，能容易地确定该半导体器件的上、下、左、右，从而减少甚至自动机器操作情况下的错误。
该半导体元件层可包括光电转换元件和用于放大光电转换元件的输出的放大器电路。该光电转换元件可具有其中堆叠有p型半导体层、i型半导体层以及n型半导体层的结构。
在该说明书中，i型半导体是包含浓度为1×1020cm-3或更低的赋予p型或n型导电性的杂质、包括浓度为1×1020cm-3或更低的氧和氮、以及光电导率比暗电导率高100倍或更高的半导体。该i型半导体可包括属于周期表的13或15族的杂质元素。即，当不向该i型半导体有意添加用于控制价带电子的杂质元素时，该i型半导体具有弱的n型导电性；因此，可在沉积同时或沉积之后向i型半导体层有意或无意添加赋予p型导电性的杂质元素。
在制造本说明书中公开的半导体器件的方法的一个模式中，在透光衬底上形成多个半导体层。减小该透光衬底的厚度。在该透光衬底上形成的毗邻半导体元件层之间形成沟槽。在包括该沟槽的透光衬底上形成第一透光树脂层，且在第一透光树脂层上形成第二透光树脂层。切割该透光衬底的沟槽、第一树脂层以及第二树脂层。第一透光树脂层和第二透光树脂层中的一个包括彩色材料。
可从透光衬底侧或透光树脂层侧切割包括沟槽的透光衬底以及透光树脂层。在透光衬底上形成有对准标记的情况下，优选通过诸如切片机之类的切割装置从透光衬底侧进行切割，从而可精确地确定切割部。
在形成沟槽的步骤和划分透光衬底的步骤中，可使用切片机、划片器等作为切割工具，且优选使用切片机。在形成沟槽的步骤以及通过使用切片机来划分透光衬底和半导体元件层的步骤中，使用切割刃。在形成沟槽的步骤中使用的切割刃比在划分透光衬底和半导体元件层的步骤中使用的切割刃厚。即，在形成沟槽的步骤中形成的切口被制成比在划分透光衬底和半导体元件层的步骤中形成的切口大。该切口表示在形成沟槽情况下的沟槽宽度，或当在切割之前和之后透光衬底的位置固定时，元件之间的透光衬底的一部分消失的区域的宽度(也称为切割面的宽度)。
在抛光该透光衬底以减小其厚度的步骤中，可按照适当的组合使用玻璃抛光机、玻璃研磨机等。该抛光步骤能减少切割刃的磨损。此外，通过设置树脂层，可减少处理和划分小厚度的透光衬底的步骤中在所需元件中出现的裂缝。此外，即使在划分成芯片形式的半导体器件在被处理时相互碰撞的情况下，也能减少缺口或裂缝，从而导致在对这些半导体器件进行视检时生产率的提高。再者，因为划分之后的透光衬底具有小厚度，所以可减小其上安装有该半导体器件的设备的大小。
在形成沟槽的步骤中形成的切口的宽度大于在划分步骤中形成的切口的宽度。因此，当在划分步骤中划分透光衬底时，树脂层可能保留在透光衬底的边缘上。即，树脂层形成于其中形成有了沟槽的透光衬底的侧面的区域中。另一方面，在划分步骤中使用切割刃的情况下，其上形成有半导体元件层的透光衬底的表面和与切割刃接触的透光衬底的区域未用树脂层覆盖。
透光衬底的与其上形成有半导体元件层的表面相反的表面和透光衬底的边缘的一部分用树脂覆盖。因此，能减少缺口或裂缝的出现，从而导致该半导体器件生产率的提高。
因此，有可能提供容易处理且即使在具有小厚度时也具有高可靠性的半导体器件。
此外，在划分透光衬底之前减小该透光衬底的厚度，且分两步执行该划分步骤；因此，有可能减少切割工具在划分透光衬底过程中的磨损。随着透光衬底尺寸增大和要划分的半导体器件尺寸减小，切割工具的加工区域增大，这导致切割工具磨损的进一步增加。因此，能减少切割工具损耗的本说明书中公开的本发明对于大衬底和较小半导体器件尤其有效。因此，能以较低成本制造半导体器件。因为透光衬底具有小厚度，所以可减小半导体器件的尺寸。
附图说明
在附图中：
图1A和1B是示出本发明的半导体器件的示图；
图2A到2F是示出制造本发明的半导体器件的方法的示图；
图3A到3D是示出制造本发明的半导体器件的方法的示图；
图4A到4C是示出制造本发明的半导体器件的方法的示图；
图5A和5B是示出制造本发明的半导体器件的方法的示图；
图6A和6B是示出制造本发明的半导体器件的方法的示图；
图7是示出本发明的半导体器件的示图；
图8是示出本发明的半导体器件的示图；
图9A到9E是示出制造本发明的半导体器件的方法的示图；
图10A到10C是分别示出其上安装有本发明的半导体器件的设备的示图；
图11A和11B是分别示出其上安装有本发明的半导体器件的设备的示图；
图12是示出其上安装有本发明的半导体器件的设备的示图；
图13A和13B是示出其上安装有本发明的半导体器件的设备的示图；
图14是示出其上安装有本发明的半导体器件的设备的示图；
图15A到15D是示出制造本发明的半导体器件的方法的示图；
图16A到16C是示出制造本发明的半导体器件的方法的示图；以及
图17是示出本发明的半导体器件的示图。
实施本发明的最佳方式
将参照附图详细描述多个实施例。要注意的是，本发明不限于以下给出的描述，且方式和细节可按照多种方式被修改，而不背离本发明的精神和范围。因此，不应当将本发明解释为受限于以下给出的实施例的描述。要注意的是，在以下说明书中公开的结构中，具有相似功能的相同部分或多个部分在不同附图中由相同附图标记表示，且省略其描述。
(实施方式1)
在本实施方式中，将参照图1A和1B、图2A到2F、图3A到3D、图4A到4C、图5A和5B以及图6A和6B详细描述旨在减小厚度和尺寸的一种半导体器件，以及以高生产率制造该半导体器件的方法。
图1A和1B示出该实施例的半导体器件。图1A是半导体器件的平面图，而图1B是沿图1A的线Y-Z所取的截面图。
图1A和1B中的半导体器件112包括在透光衬底109上形成的半导体元件层101。透光衬底109的与其上形成有半导体元件101的表面相反的表面以及透光衬底109的侧面的一部分用透光树脂层114和透光树脂层110的叠层覆盖。所堆叠的透光树脂层中的一个是起滤色片作用的彩色着色层，而另一个是起冲击吸收层作用的树脂层。在本实施例中，透光树脂层114是彩色着色层。半导体元件层101设置有作为用于电连接至外部的导电层的端电极115a和115b。在本说明书中，与透光衬底接触的透光树脂层也称为第一透光树脂层，而堆叠在第一透光树脂层上的透光树脂层也称为第二透光树脂层。
透光衬底109的侧面具有台阶，且透光衬底109在台阶上方的部分中的宽度小于其在台阶下方的部分中的宽度。因此，透光衬底109的截面也可被认为是倒T形。在半导体元件层101在透光衬底109的下表面上形成的情况下，该台阶以上的部分是透光衬底109的上部。
当与透光衬底109接触的透光树脂层114是彩色着色层，且起冲击吸收层作用的透光树脂层110在着色层上形成时，可防止着色层的劣化。堆叠的透光树脂层的总厚度可以是1μm到20μm。起冲击吸收层作用的透光树脂层110的厚度和起着色层作用的透光树脂层114的厚度可基本相同(例如1.2μm厚)，或彼此不同。
例如，起冲击吸收层作用的透光树脂层110的厚度可大于起着色层作用的透光树脂层114的厚度。在该情况下，例如，起冲击吸收层作用的透光树脂层110的厚度可以是5μm到10μm，而起着色层作用的透光树脂层114的厚度可以是0.1μm到1μm。
在本实施例中，半导体元件层具有光电转换元件，且在设置有着色层时可用作彩色传感器。因为透光衬底的侧面用起着色层作用的透光树脂层部分覆盖，所以具有通过着色层选择的波长的光可通过透光衬底的侧面进入光电转换元件。因此，有可能减少引起光电转换元件故障的外部光。
在本实施例的半导体器件中，与透光树脂层接触的透光衬底的侧面向底部弯曲且扩大。透光衬底的下表面和上表面为四边形，且下表面的面积大于上表面的面积。
通过为每个半导体元件层划分大尺寸透光衬底，可获得芯片形式的多个半导体器件。在划分方法中，首先，衬底被加工至薄以便于缩短划分所需的时间，并减少诸如切片机之类的用于划分的加工装置的磨损。划分步骤并非一次性地执行：首先，用于划分半导体元件层的沟槽在透光衬底上形成；透光树脂层被堆叠在包括该沟槽的透光衬底上；然后，透光树脂层和透光衬底沿该沟槽被切割，从而被划分(分离)成多个半导体器件。
透光衬底109的截面是具有阶梯状侧面的梯形，且该阶梯状梯形的上部厚度大于下部厚度。取决于沟槽的形状，该梯形从上部向下部弯曲，如图1B所示。
彩色是除诸如黑、灰以及白之类的消色色彩之外的颜色。为了起滤色片的作用，着色层由仅透射彩色光的材料形成。作为该彩色，可使用红色、绿色、蓝色等。此外，可使用青色、品红色、黄色等。
此外，可设置黑色基质。图17示出了包括起黑色基质作用的光屏蔽层的半导体器件。图17中的半导体器件117包括在起滤色片作用的彩色透光树脂层114上选择性形成的光屏蔽层116。该光屏蔽层116可通过诸如旋涂之类的涂敷方法形成，或者可通过液滴排出、印刷、浸渍、分配、刷涂、喷涂、浇涂等形成。光屏蔽层可通过印刷选择性地形成，这导致通过光刻步骤将光屏蔽层加工成所需形状的步骤的简化。
光屏蔽层116被形成为在与设置有半导体元件层101的光电转换元件的区域相对应的位置处具有开口。光屏蔽层116起黑色基质的作用，且防止非期望外部光进入光电转换元件而引起故障。因此，光电转换元件可仅接收从光屏蔽层116的开口进入并通过起滤色片作用的彩色透光树脂层114透射的光，从而导致半导体器件可靠性的提高。此外，当用光辐照形成于半导体元件层上的半导体元件时，该半导体元件的特性会变化；然而，通过提供光屏蔽层可防止此类缺陷。
以下将详细描述本实施例中的制造半导体器件的方法。
图2A示出设置在透光衬底100上的各自具有光电转换元件的半导体元件层101a、101b以及101c。半导体元件层101a、101b以及101c分别包括端电极115a1和115a2、端电极115b1和115b2以及端电极115c1和115c2。
接着，通过研磨和抛光处理减小透光衬底100的厚度。用于在本步骤期间固定透光衬底100的紧固带103被附连至透光衬底100，以使半导体元件层101a、101b以及101c正对紧固带103。然后，透光衬底100被处理为具有较小厚度的透光衬底102(参见图2B)。如果透光衬底100是厚度为0.5mm的玻璃衬底，则透光衬底102的厚度优选被减小至约0.25mm到0.3mm，这是透光衬底100的厚度的一半。通过减小透光衬底的厚度，划分透光衬底所需的时间可被缩短，且诸如用于划分的切片机之类的加工装置的磨损可降低。研磨处理和抛光处理可适当地组合使用。在本实施例中，透光衬底由研磨机研磨，然后由抛光机抛光，以使其表面平坦化。作为该抛光处理，可执行化学机械抛光。
通过划分透光衬底，获得了芯片形式的多个半导体器件。划分步骤并非一次性地执行：首先，通过切片机104的切割刃，用于划分半导体元件层101a、101b以及101c的沟槽106a、106b、106c以及106d在透光衬底102上形成(参见图2C)。透光衬底105有意地被保留于沟槽106a、106b、106c以及106d中。所保留的透光衬底105的厚度可以是约30μm到100μm(优选为30μm到50μm)。
接着，透光树脂层113和透光树脂层107被堆叠在包括沟槽106a、106b、106c以及106d的透光衬底105上(参见图2D)。在热处理在透光树脂层形成之后执行的情况下(例如在安装了半导体器件时)，透光树脂层113和107由能耐受该加热温度的树脂材料形成。所堆叠的透光树脂层中的一个是起滤色片作用的彩色着色层，而另一个是起冲击吸收层作用的树脂层。在本实施例中，透光树脂层113由彩色材料形成，以起着色层的作用。
通过形成起冲击吸收层作用的透光树脂层107，该半导体器件可具有对应力的较高耐受力。例如，本说明书中公开的设置有透光树脂层的半导体器件能耐受约20N的压力而不损坏。
对于透光树脂层，可使用以下树脂材料：乙烯基树脂、环氧树脂、酚树脂、酚醛清漆树脂、丙烯酸树脂、密胺树脂、聚氨酯树脂、硅氧烷树脂等。这些树脂层可通过诸如旋涂之类的涂敷方法形成，或者可通过液滴排出、印刷、浸渍、分配、刷涂、喷涂、浇涂等形成。
随后，透光树脂层113和107以及透光衬底105沿沟槽106a、106b、106c以及106d切割，从而被划分(分离)成多个半导体器件。在本实施例中，紧固带111被附连至透光衬底105与透光树脂层113和107，且保留于沟槽106a、106b、106c以及106d中的透光衬底105与透光树脂层113和107从透光衬底105侧被切片机108切割。透光衬底105与透光树脂层113和107分别被切片机108分割成透光衬底109a、109b和109c、透光树脂层114a、114b和114c、以及透光树脂层110a、110b和110c(参见图2E)。在本实施例中，切割带被用作紧固带103和111。
包括沟槽的透光衬底105、以及透光树脂层113和107可从透光衬底105侧或透光树脂层113和107侧被切割。在透光衬底105上形成有对准标记的情况下，优选通过诸如切片机之类的切割装置从透光衬底105侧进行切割，从而可精确地确定切割部。
通过上述步骤，可获得半导体器件112a、112b以及112c(参见图2F)。使透光树脂层113和107以及透光衬底105的切割面的宽度小于沟槽的宽度，藉此形成于沟槽中的树脂层可被保留在透光衬底的侧面上。在本实施例中，切片机104和切片机108的宽度是确定加工区(切片机所加工的区域)的切割刃的厚度。
沟槽的宽度可由切割刃的宽度a1控制，而切割面的宽度可由切片机108的切割刃的宽度a2控制；因此，切片机108的切割刃的宽度a2小于切片机104的切割刃的宽度a1。在本实施例中，例如，切片机104的切割刃的宽度a1被设定为0.16mm，而切片机108的切割刃的宽度a2被设定为0.1mm。
因此，在半导体器件112a、112b以及112c中，其上未形成半导体元件层101a、101b以及101c的衬底表面以及侧面的一部分分别用树脂层110a、110b以及110c覆盖。
在透光衬底上形成的沟槽的形状取决于加工装置。在本实施例中，沟槽106a、106b、106c以及106d反映切片机104的切割刃的略圆圆头形状，从而具有图2C的截面图中的圆头形状(具有曲率)。如果切割刃具有矩形形状，则这些沟槽也具有矩形形状，且划分之后的半导体器件的透光衬底的边缘也可具有矩形形状。
图9A到9E示出了利用矩形切割刃作为加工装置的示例。图9A对应于图2B，其中其上形成有半导体元件层101a、101b以及101c的透光衬底102在紧固带103上被研磨和抛光。
用于划分半导体元件层101a、101b以及101c的沟槽126a、126b、126c以及126d由切片机124在透光衬底102上形成(参见图9B)。因为切片机124使用矩形切割刃，所以透光衬底125的沟槽126a、126b、126c以及126d具有矩形截面形状。
接着，透光树脂层133和127在包括沟槽126a、126b、126c以及126d的透光衬底125上形成(参见图9C)。
随后，透光树脂层133和127以及透光衬底125沿沟槽126a、126b、126c以及126d被切割，从而被划分(分离)成多个半导体器件。在本实施例中，紧固带131被附连至透光衬底125与透光树脂层133和127，且保留于沟槽126a、126b、126c以及126d中的透光衬底125以及透光树脂层133和127从透光衬底125侧被切片机128切割。透光衬底125以及透光树脂层133和127分别被切片机128分割成透光衬底129a、129b和129c、透光树脂层134a、134b和134c、以及透光树脂层130a、130b和130c(参见图9D)。
通过上述步骤，可获得半导体器件132a、132b以及132c(参见图9E)。半导体器件132a、132b以及132c反映沟槽126a、126b、126c以及126d的形状，从而在截面图中具有阶梯状的侧面。
为了提高衬底边缘上的覆盖率，优选使透光树脂层更厚，因为衬底的厚度大于树脂层的厚度。在具有堆叠层结构的情况下，可使透光树脂层变更厚。所获得的半导体器件的形状可取决于透光树脂层的结构、厚度以及切割部而自由改变(变化)。在图1A和1B中，使透光树脂层变厚，因此在每个半导体器件中，透光衬底的边缘与透光树脂层的边缘对准。
当具有小宽度的切割刃的切片机用于划分时，透光衬底的较大面积的沟槽可被保留于所获得的半导体器件中。当堆叠起冲击吸收材料作用的透光树脂层时，该半导体器件可具有对应力的较高耐受力。
此外，因为沟槽形成，然后透光树脂层在沟槽中形成，所以在沟槽底部形成的透光树脂层的厚度可被增大。此外，透光树脂层被形成为堆叠在透光衬底上方，然后被切割；因此，透光树脂层的边缘与透光衬底的边缘在侧面上对准。在侧面上，透光衬底的上边缘未暴露，从而可防止透光衬底边缘上的损伤和缺口。此外，通过堆叠透光树脂层以增大它们的厚度，透光衬底的边缘与透光树脂层的边缘在半导体器件侧面之间的距离可增大，从而进一步减少对透光衬底边缘的损伤。
该半导体器件可被安装在另一衬底上。如本实施例中所述，在半导体器件中，透光树脂层未在半导体元件层侧上暴露。因此，该半导体器件可具有足够的耐热性，以耐受用于利用焊料或各向异性导电膜安装该半导体器件而执行的热处理。
在半导体器件112a、112b以及112c中，被加工至薄的透光衬底109a、109b以及109c分别用树脂层110a、110b以及110c覆盖，从而在该工艺中容易被处理，这导致诸如损伤之类的缺陷的减少。因此，能以高生产率制造厚度减小的高性能半导体器件。
在半导体器件112a、112b以及112c中，导电层在半导体元件层的表面上形成，作为在安装了半导体器件112a、112b以及112c时提供电连接的端电极115a1、115a2、115b1、115b2、115c1以及115c2。
例如，在导电层通过丝网印刷形成的情况下，可通过选择性地印刷导电浆料来设置导电层，在该导电浆料中直径为若干纳米到数十微米的导电微粒溶解或散布于有机树脂中。作为这些导电微粒，有可能使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)等或卤化银的微细微粒。作为包含在导电浆料中的有机树脂，可使用起粘合剂、溶剂、分散剂以及金属微粒的涂敷材料作用的一种或多种有机树脂。通常，可使用诸如环氧树脂或硅酮树脂之类的有机树脂。当导电层形成时，导电浆料优选在涂敷之后烘焙。或者，可使用包含焊料或无铅焊料作为其主要组分的微细微粒。
该半导体器件和其上安装有该半导体器件的衬底上的布线可按照这样的方式连接：使衬底上的布线与设置在半导体器件的端子上的作为导电凸起部分的隆起焊盘接触，然后用树脂将该半导体器件固定至该衬底。或者，可在衬底上的布线与半导体器件的电极端子之间设置其中散布了导电微粒的树脂，以利用这些导电微粒将该半导体器件连接至衬底上的布线，且利用其中散布了导电微粒的有机树脂将该半导体器件接合和固定至该衬底。作为用于接合的树脂，可使用光可固化树脂、热固树脂、自然可固化树脂等。
参照图3A到3D、图4A到4C以及图5A和5B的截面图描述其中在衬底上形成作为要划分的半导体元件层的光电转换元件和场效应晶体管的方法。在图3A中，作为一种玻璃衬底的AN 100被用作透光衬底310。使用薄膜晶体管作为形成在衬底上的场效应晶体管是有利的，因为光电转换元件和薄膜晶体管可在同一工艺中在衬底上制造，从而半导体器件容易进行大规模生产。注意，该光电转换元件用透过起滤色片作用的透光树脂层和透光衬底的光辐照。
首先，通过等离子体CVD形成含氮的二氧化硅膜(厚度100nm)作为基绝缘膜312，且在不暴露给空气的情况下将例如含氢的非晶硅膜之类的半导体膜(厚度为54nm)堆叠于其上。基绝缘膜312可以是二氧化硅膜、氮化硅膜以及含氮的二氧化硅膜的叠层。例如，基绝缘膜312可以是厚度为50nm的含氧的氮化硅膜和厚度为100nm的含氮的二氧化硅膜的叠层。注意，含氮的二氧化硅膜或氮化硅膜起阻挡层的作用，其防止诸如碱金属之类的杂质从玻璃衬底扩散。
作为用于半导体元件中所包括的半导体层的材料，有可能使用通过利用以硅烷或锗烷为代表的半导体材料气体溅射或汽相生长而形成的非晶半导体(以下也称为AS)、通过利用光能或热能使非晶半导体结晶而获得的多晶半导体、微晶半导体(也称为半非晶或微晶体半导体，且下文也称为SAS)等。可通过溅射、LPCVD、等离子体CVD等来沉积该半导体层。
考虑吉布斯自由能，微晶半导体膜处于非晶态与单晶态之间的亚稳态。即，微晶半导体处于自由能稳定的第三态，且具有短程有序和晶格畸变。此外，柱状或针状晶体在垂直于衬底表面的方向上生长。作为微晶半导体的典型示例的微晶硅的拉曼光谱移至比代表单晶硅的520cm-1更低的波数侧。换言之，微晶硅的拉曼光谱具有在代表非晶硅的480cm-1与代表单晶硅的520cm-1之间的峰值。此外，微晶硅膜包含1原子百分比或更多的氢或卤素以端接悬挂键。该微晶半导体膜可包含诸如氦、氩、氪或氖之类的稀有气体元素以进一步促进晶格畸变，藉此可获得稳定性提高的良好微晶半导体膜。
可利用数十MHz到数百MHz频率的高频等离子CVD装置或具有1GHz或更高频率的微波等离子CVD装置形成该微晶半导体膜。通常，可利用用氢气稀释的硅氢化合物(例如SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4)形成该微晶半导体膜。此外，可利用硅氢化合物、氢气以及从氦、氩、氪以及氖中选择的稀有气体元素中的一种或多种的稀释物来形成该微晶半导体膜。在这种情况下，氢气的流速为硅氢化合物的流速的5到200倍、优选为50到150倍、更优选为100倍。
非晶半导体以氢化非晶硅为代表，而晶体半导体以多晶硅等为代表。多晶硅包括：所谓的高温多晶硅，其包含在800℃或更高的工艺温度下形成的多晶硅作为其主要组分；所谓的低温多晶硅，其包含在600℃或更低的工艺温度下形成的多晶硅作为其主要组分；以及通过利用例如促进结晶的元素使非晶硅结晶而形成的多晶硅。毋庸赘言，也可使用如上所述的微晶半导体或部分包括晶相的半导体。
作为用于该半导体的材料，可使用诸如GaAs、InP、SiC、ZnSe、GaN或SiGe之类的化合物半导体以及诸如硅(Si)或锗(Ge)之类的元素。还有可能使用诸如氧化锌(ZnO)或氧化锡(SnO2)之类的氧化物半导体。在将ZnO用于半导体层的情况下，栅绝缘层优选由Y2O3、Al2O3、TiO2或其叠层等形成，而栅电极层、源电极层以及漏电极层优选由ITO、Au、Ti等形成。此外，可将In、Ga等添加至ZnO。
在将晶体半导体膜用作该半导体层的情况下，可通过多种方法(诸如激光结晶法、热结晶法或使用诸如镍之类的促进结晶的元素的热结晶法)形成该晶体半导体膜。或者，作为SAS的微晶半导体可通过激光照射结晶，以提高结晶度。在未引入促进结晶的元素的情况下，在用激光辐照之前，非晶半导体膜在氮气气氛下在500℃下被加热一小时，藉此该非晶半导体膜中包含的氢被释放至1×1020原子/cm3或更低浓度。这是因为，如果非晶半导体膜包含大量氢，则该非晶半导体膜会被激光辐照破坏。
对将金属元素引入非晶半导体膜的方法无特殊限制，只要该金属元素能存在于非晶半导体膜的表面或内部。例如，可采用溅射法、CVD法、等离子处理法(包括等离子体CVD法)、吸附法、或涂敷金属盐溶液的方法。在这些方法中，使用溶液的方法是简单且容易的，并且在金属元素浓度容易调节方面是有用的。此时，优选通过氧气气氛中的UV光照射、热氧化法、用含羟基的双氧水或过氧化氢的处理等来沉积氧化物膜，以提高非晶半导体膜的表面的润湿性，从而使水性溶液散布在非晶半导体膜的整个表面上。
在用于使非晶半导体膜结晶以形成晶体半导体膜的结晶步骤中，可向该非晶半导体膜添加促进结晶的元素(也称为催化剂元素或金属元素)，并可通过热处理(在550℃到750℃下3分钟到24小时)进行结晶。作为促进结晶的元素，使用从铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)以及金(Au)中选择的一种或多种元素是可能的。
为了从晶体半导体膜中去除或减少促进结晶的元素，形成与该晶体半导体膜接触的含杂质元素的半导体膜，以起吸气宿(gettering sink)的作用。作为该杂质元素，可使用赋予n型导电性的杂质元素、赋予p型导电性的杂质元素、稀有气体元素等。例如，可使用从磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)以及氙(Xe)中选择的一种或多种元素。形成与含有促进结晶的元素的晶体半导体膜接触的含稀有气体元素的半导体膜，然后进行热处理(在550℃到750℃下3分钟到24小时)。该晶体半导体膜中包含的促进结晶的元素移到含稀有气体元素的半导体膜中，从而去除或减少该晶体半导体膜中包含的促进结晶的元素。在该步骤之后，去除起吸气宿作用的含有稀有气体元素的半导体膜。
该非晶半导体膜可通过热处理和激光辐照的组合而结晶。或者，可进行多次热处理或激光辐照。
还可通过等离子法在衬底上直接形成晶体半导体膜。或者，可通过等离子法在衬底上选择性地形成晶体半导体膜。
在本实施例中，作为半导体膜，通过利用催化剂元素的结晶方法形成多晶硅膜。通过旋转器涂敷含10ppm(以重量计)的镍的乙酸镍溶液。代替涂敷该溶液，镍元素可通过溅射散布于整个表面上。然后，进行用于结晶的热处理以形成具有晶体结构的半导体膜(这里是多晶硅膜)。这里，通过进行热处理(在500℃下一小时)获得多晶硅膜，然后进行热处理以便结晶(在550℃下四小时)。
接着，通过稀释氢氟酸等去除多晶硅膜的表面上的氧化物膜。此后，在大气中或氧气气氛中进行激光辐照(XeCl：波长308nm)，以提高结晶度并修复晶粒中保留的缺陷。
将波长为400nm或更小的准分子激光或YAG激光的二次谐波或三次谐波用作该激光。在此，使用重复频率约为10Hz到1000Hz的脉冲式激光。通过光学系统将该激光会聚为100mJ/cm2到500mJ/cm2，并以90％到95％的重叠率来扫描硅膜表面以进行辐照。在本实施例中，以30Hz的重复频率和470mJ/cm2.的能量密度在大气中进行激光辐照。
注意，因为在大气或氧气气氛中进行该激光辐照，所以通过该激光辐照在该表面上形成了氧化物膜。虽然在本实施例中示出了使用脉冲式激光的示例，但也可替代地使用连续波激光。为了在半导体膜结晶时获得晶粒尺寸大的晶体，优选使用连续波固态激光，并将基波的二次谐波施加到四次谐波。通常，可施加Nd:YVO4激光(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。
在使用连续波激光的情况下，通过非线性光学元件将从输出为10W的YVO4连续波激光器发出的激光转换成谐波。或者，可通过将YVO4晶体和非线性光学元件置于谐振器中来发出谐波。接着，优选通过光学系统将该激光整形为辐照表面上的矩形或椭圆形，然后发射至要处理的对象。此时，约0.01MW/cm2到100MW/cm2(优选为0.1MW/cm2到10MW/cm2)的能量密度是必须的。可在该半导体膜相对于激光以约10cm/s到2000cm/s的速率移动时用激光对其进行辐照。
然后，用双氧水处理该表面120秒以形成阻挡层，该阻挡层包括除上述激光辐照形成的氧化物膜之外的氧化物膜，该阻挡层具有1nm到5nm的总厚度。形成该阻挡层以从该膜中去除为结晶而添加的催化剂元素，例如镍(N)。虽然这里利用双氧水形成该阻挡层，但可通过以下方法通过沉积厚度约为1nm到10nm的氧化物膜来形成该阻挡层：其中通过在氧气气氛下的UV辐照或氧等离子体处理来氧化具有晶体结构的半导体膜的表面的方法；等离子CVD法；溅射法；汽相沉积法；等等。在形成阻挡层以前，可去除通过激光辐照形成的氧化物膜。
接着，通过溅射在阻挡层上沉积厚度为10nm到400nm(这里厚度为100nm)的起吸气区作用的含氩元素的非晶硅膜。在此，利用硅靶在含氩的气氛下形成含氩元素的非晶硅膜。在通过等离子体CVD形成含氩元素的非晶硅膜的情况下，沉积条件如下：单硅烷与氩气的流速比(SiH4∶Ar)为1∶99，沉积压力为6.665Pa，RF功率密度为0.087W/cm2，以及沉积温度为350℃。
随后，在加热至650℃的炉中进行热处理三分钟，从而去除(吸除)催化剂元素。因此，具有晶体结构的半导体膜中的催化剂元素的浓度得以降低。代替炉子，可使用灯式退火装置。
接着，利用阻挡层作为蚀刻停止层选择性地去除作为吸气区(gettering site)的含氩元素的非晶硅膜，然后利用稀释氢氟酸选择性地去除该阻挡层。注意，在吸气时镍倾向于移向氧浓度高的区域；因此，优选在吸气之后去除包括氧化物膜的阻挡层。
在未利用催化剂元素使半导体膜结晶的情况下，不一定要执行诸如形成阻挡层、形成吸气区、用于吸气的热处理、去除吸气区以及去除阻挡层之类的上述步骤。
随后，利用双氧水在所获得的具有晶体结构的半导体膜(例如晶体硅膜)的表面上形成薄氧化物膜。然后，利用第一光掩模形成抗蚀剂掩模，且将半导体膜蚀刻成所需形状，藉此形成被分离成岛状的半导体层331(参见图3A)。在形成半导体层331之后，去除抗蚀剂掩模。
然后，如有必要，添加少量杂质元素(硼或磷)以控制晶体管的阈值电压。在此，使用了其中未通过等离子体激发乙硼烷(B2H6)且不进行质量分离的离子掺杂方法。
随后，在利用含氢氟酸的蚀刻剂去除氧化物膜的同时，清洁半导体层331的表面。然后，形成绝缘膜313。
栅绝缘膜313可由二氧化硅形成，或由二氧化硅和氮化硅的叠层形成。可通过等离子体CVD或减压CVD通过沉积绝缘膜、或通过等离子体处理通过固相氧化或固相氮化来形成栅绝缘膜313。这是因为通过等离子处理氧化或氮化半导体层而形成的栅绝缘膜是致密的，且具有高耐压和可靠性。例如，在3kW到5kW的微波(2.45GHz)功率和10Pa到30Pa压力下，使用用Ar稀释1到3倍(流速)的一氧化二氮(N2O)氧化或氮化该半导体层的表面。通过该处理形成厚度为1nm到10nm(优选为2nm到6nm)的绝缘膜。此外，在10Pa到30Pa压力下引入一氧化二氮(N2O)和硅烷(SiH4)，并施加3kW到5kW的微波(2.45GHz)功率，藉此通过汽相生长形成氧氮化硅膜以形成栅绝缘膜。通过组合固相反应和汽相生长，可获得具有低界面态密度和高耐压的栅绝缘膜。
也可利用诸如二氧化锆、二氧化铪、二氧化钛或五氧化二钽之类的高介电常数材料形成该栅绝缘膜313。通过将该高介电常数材料用于该栅绝缘膜313，可降低栅极漏电流。
在本实施例中，作为栅绝缘膜313，可通过等离子体CVD形成厚度为115nm的含氮的氧化硅膜。
随后，在栅绝缘膜313上形成金属膜，然后利用第二光掩模形成栅电极334、布线314和315以及端电极350(参见图3B)。作为该金属膜，例如，堆叠厚度为30nm的氮化钽膜和厚度为370nm的钨(W)膜。
也可利用以下膜以及上述膜形成栅电极334、布线314和315以及端电极350：由从钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)以及铜(Cu)中选择的元素、或包含这样的元素作为其主要组分的合金材料或化合物材料组成的单层膜；或由这样的元素的氮化物组成的单层膜，例如氮化钛、氮化钨、氮化钽或氮化钼。
或者，栅电极334、布线314和315以及端电极350可由透射可见光的透光材料形成。作为该透光导电材料，可使用氧化铟锡(ITO)、含二氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌等。还有可能使用含氧化锌(ZnO)的氧化铟锌(IZO)、氧化锌(ZnO)、用镓(Ga)掺杂的ZnO、氧化锡(SnO2)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡等。
然后，将赋予一种导电类型的杂质引入半导体层331，藉此形成晶体管373(参见图3C)的源区或漏区337。因为在本实施例中形成n沟道晶体管，所以将诸如磷(P)或砷(As)之类的赋予n型导电性的杂质引入半导体层331中。在形成p沟道晶体管的情况下，可将诸如硼(B)之类的赋予p型导电性的杂质引入半导体层331中。
随后，通过CVD形成厚度为50nm的包括二氧化硅膜的第一层间绝缘膜(未示出)。然后，将添加至各个岛状半导体区的杂质元素被激活。通过利用灯光源的快速热退火(RTA)、从背面的YAG激光或准分子激光辐照、利用炉的热处理或这些方法中的任几种的组合来执行该激活步骤。
接着，形成厚度例如为10nm的包括含氢和氧的氮化硅膜的第二层间绝缘膜316。
然后，在第二层间绝缘膜316上形成由绝缘材料制成的第三层间绝缘膜317(参见图3D)。作为第三层间绝缘膜317，可使用通过CVD获得的绝缘膜。在本实施例中，为提高粘附力，使用形成为900nm厚度的含氮的氧化硅膜作为第三层间绝缘膜317。
然后，进行热处理(在300℃到550℃下1到12小时，例如在氮气气氛中410℃下一小时)以氢化该半导体层。执行该步骤以通过第二层间绝缘膜316中包含的氢来端接该半导体层中的悬挂键。不论是否存在栅绝缘膜313，都可氢化该半导体层。
作为第三层间绝缘膜317，也可使用利用硅氧烷的绝缘膜或其叠层。硅氧烷具有由硅(Si)和氧(O)的键形成的骨架结构。作为取代基，使用了至少包含氢(例如烷基或芳基)的化合物。氟也可用作取代基。此外，可使用氟和至少含氢的化合物作为取代基。
在使用利用硅氧烷的绝缘膜或其叠层作为第三层间绝缘膜317的情况下，可在形成第二层间绝缘膜316之后进行用于氢化半导体层的热处理，然后可形成第三层间绝缘膜317。
随后，利用第三光掩模形成抗蚀剂掩模，并对第一层间绝缘膜、第二层间绝缘膜315以及第三层间绝缘膜317和/或栅绝缘膜313进行选择性蚀刻以形成接触孔。然后去除该抗蚀剂掩模。
注意，不一定形成第三层间绝缘膜317。在未形成第三层间绝缘膜317的情况下，在形成第二层间绝缘膜316之后，对第一层间绝缘膜、第二层间绝缘膜316以及栅绝缘膜313进行选择性蚀刻以形成接触孔。
接着，在通过溅射沉积堆叠金属膜之后，利用第四光掩模形成抗蚀剂掩模并选择性蚀刻该金属膜，藉此形成布线319、连接电极320、端电极351以及晶体管373的源或漏电极341。然后去除该抗蚀剂掩模。注意，在本实施例中，该金属膜是厚度为100nm的Ti膜、厚度为350nm的含少量Si的Al膜、以及厚度为100nm的Ti膜的三层膜。
在利用单层导电膜形成布线319、连接电极320、端电极351以及晶体管373的源或漏电极341的情况下，根据耐热性、导电性等，优选使用钛(Ti)膜。代替该钛膜，可使用由从钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)中选择的元素、或包含这样的元素作为其主要组分的合金材料或化合物材料组成的单层膜，或由这样的元素的氮化物组成的单层膜，例如氮化钛、氮化钨、氮化钽或氮化钼。通过利用单层膜形成布线319、连接电极320、端电极351以及晶体管373的源或漏电极341中的每一个，可减少制造工艺中的沉积次数。
通过上述步骤，可制造利用多晶硅膜作为半导体层的顶栅晶体管373。
在本实施例中，示出n沟道晶体管作为包括在半导体元件层中的半导体元件的示例；然后，可替代地使用p沟道晶体管。可使用多种类型的场效应晶体管，而且对要使用的晶体管类型无限制。
虽然在本实施例中描述了单栅晶体管，但也可使用诸如双栅晶体管之类的多栅晶体管。在该情况下，可在半导体层上方和下方设置栅电极层，或可仅在半导体层一侧(上方或下方)设置多个栅电极层。
可通过喷墨或印刷形成晶体管。在该情况下，可在室温下、低真空以及在大衬底上制造晶体管。此外，因为可在不使用掩模(中间掩模)的情况下制造晶体管，所以能容易地改变该晶体管的布局。此外，不一定要使用抗蚀剂，从而导致材料成本降低和步骤数量减少。再者，仅在必要部分处形成膜；因此，相比于在整个表面上沉积膜然后蚀刻的制造方法，可减少浪费材料量以降低成本。
或者，可使用包括有机半导体或碳纳米管等的晶体管。在这种情况下，可在能弯曲的衬底上形成晶体管，从而可具有较高的抗冲击性。
再者，作为该半导体元件，可利用具有使用单晶半导体层的SOI结构的透光衬底形成晶体管。在这种情况下，可在几乎没有特性、大小、形状等变化的情况下制造具有高电流供给能力和小尺寸的晶体管。通过使用这种晶体管，可实现较低功耗或较高电路集成度。
作为用于设置于半导体器件中的多个场效应晶体管，可在同一透光衬底上形成用于实现预定功能所需的所有电路，或取决于相应的功能可在不同衬底上形成电路，并通过安装将它们彼此电连接。可通过利用薄膜晶体管形成场效应晶体管在诸如玻璃衬底之类的透光衬底上形成本实施例的半导体器件。因此，即使在衬底的顶面上形成了光电转换元件时，该光电转换元件也能接收从衬底背面发出并透过该透光衬底的光。
接着，沉积不容易与稍后形成的光电转换层(通常为非晶硅)相互作用且不会形成合金的导电金属膜(钛(Ti)、钼(Mo)等)。之后，利用第五光掩模形成抗蚀剂掩模，并选择性蚀刻该导电金属膜以形成保护电极318、保护电极345、保护电极346以及保护电极348以覆盖布线319(参见图4A)。这里，通过溅射形成厚度为200nm的Ti膜。注意，连接电极320、端电极351以及晶体管373的源或漏电极341也用导电金属膜覆盖。因此，该导电金属膜覆盖其上暴露了第二层Al膜的这些电极的侧面，从而防止铝原子扩散到光电转换层中。
注意，在利用单层导电膜形成布线319、连接电极320、端电极351以及晶体管373的源或漏电极341的情况下，无需设置保护电极318、保护电极345、保护电极346以及保护电极348。
接着，在第三层间绝缘膜317上形成包括p型半导体层371p、i型半导体层371i以及n型半导体层371n的光电转换层371。
可通过等离子体CVD沉积包含诸如硼(B)之类的属于周期表13族的杂质元素的半非晶(也称为微晶或微晶体)硅膜来形成p型半导体层371p。
使用硅烷气体和氢气和/或稀有气体的混合物通过例如辉光放电等离子体来形成微晶硅膜。利用氢气和/或稀有气体将硅烷稀释10到2000倍；因此，需要大量氢气和/或稀有气体。衬底的加热温度为100℃到300℃，且优选为120℃到220℃。优选在120℃到220℃的温度下进行沉积，以便于利用氢使微晶硅膜的生长表面失活，从而促进微晶硅的生长。在沉积处理期间，作为活性种的SiH基团、SiH2基团以及SiH3基团有助于从晶核的晶体生长。此外，为了调节能带宽度，可将诸如GeH4之类的氢化锗或诸如GeF4之类的氟化锗混合到诸如硅烷之类的气体中，或者可将碳或锗添加至硅。当将碳添加至硅时，能带宽度增大，而当将锗添加至硅时，能带宽度减小。
布线319和保护电极318与光电转换层371的最底层接触，在本实施例中该最底层为p型半导体层371p。
在形成p型半导体层371p之后，依次形成i型半导体层371i和n型半导体层371n。因此，形成包括p型半导体层371p、i型半导体层371i以及n型半导体层371n的光电转换层371。
作为该i型半导体层371i，例如，可通过等离子体CVD形成微晶硅膜。作为n型半导体层371n，可形成包含诸如磷(P)之类的属于周期表15族的杂质元素的微晶硅膜，或者在形成微晶硅膜之后，可向其中引入属于周期表15族的杂质元素。
作为该p型半导体层371p、i型半导体层371i和n型半导体层371n，可使用非晶半导体膜代替该微晶半导体膜。或者，可使用利用催化剂元素或激光结晶形成的上述多晶半导体膜。
此外，当使用通过Smart Cut(注册商标)形成的微晶硅或单晶硅形成光电转换层时，可减少该衬底表面上的特性变化。
随后，在整个表面上形成由绝缘材料(例如含硅的无机绝缘膜)制成的厚度为1μm到30μm的密封层324，藉此获得图4B的状态。在此，作为该绝缘材料膜，通过CVD形成厚度为1μm的含氮的二氧化硅膜。通过使用通过CVD形成的绝缘膜，粘附力得以提高。
接着，蚀刻密封层324以形成开口，然后通过溅射形成布线374和375。作为布线374和375，通过溅射沉积厚度为200nm的钛(Ti)膜。
接着，形成保护膜377以覆盖暴露的表面(参见图5A)。在本实施例中，使用氮化硅膜作为保护膜377。该保护膜377防止诸如水分和有机物质之类的杂质混入光电转换层371和晶体管373中。
然后，在保护膜377上形成密封膜378。密封膜378也具有保护半导体元件层免遭外部应力的功能。在本实施例中，利用光敏环氧-酚基树脂形成厚度为20μm的密封膜378。作为密封膜378，可使用作为环氧-酚基树脂的OHMCOAT 1012B(由Namics公司制造)。
随后，在顶层的端电极电连接至底层的布线374或布线375的区域中蚀刻保护膜377，以形成接触孔。
然后，通过使用例如镍(Ni)浆料，通过溅射在密封膜378上形成钛(Ti)膜(150nm)、镍(Ni)膜(750nm)以及金(Au)膜(50nm)的叠层。由此获得的端电极115a1和115a2具有5N或更高的粘附强度，这是对于端电极而言足够的粘附强度。
通过上述步骤，形成了可通过焊料连接的端电极115a1和115a2，藉此获得图5B中所示的结构。
实际上，通过在大衬底上形成每种元件材料，可大规模生产包括图5B中获得的光电转换层、TFT等等的一种光学传感器元件。可在一个大衬底(例如600cm×720cm)上制造大量光电转换元件(例如2mm×1.5mm)。图6A和6B中示出了这样的状态。
在图6A中，在透光衬底100上形成元件层151、密封膜378以及端电极115a1和115a2。在图6A和6B中，元件层151包括在透光衬底100与密封膜378之间形成的整个结构。
在毗邻的元件层151之间划分透光衬底100，藉此获得包括各个元件的透光衬底109。
将由此形成的包括半导体元件层101的透光衬底109安装在衬底360上，其中端电极115a1和115a2分别通过焊料363和364连接(参见图5B)。注意，衬底360上的电极361通过焊料363安装在端电极115a1上，而衬底360上的电极362通过焊料364安装在端电极115a2上。
在图5B中所示的光电转换元件中，通过使用透光衬底109与透光树脂层110和114，光可从透光衬底109与透光树脂层110和114这一侧进入光电转换层371。
通过上述方法，可以较低单位价格和较高生产率制造光电转换元件。注意，描述了光电转换元件作为该元件的示例；然而，本说明书中公开的发明以切割元件的方法为特征，因此可应用于通过划分衬底制造的任何其他元件。
如上所述，透光衬底的与其上形成了半导体元件层的表面相反的表面和透光衬底的边缘的一部分用树脂覆盖。因此，能减少缺口或裂缝的出现，从而导致该半导体器件生产率的提高。
因此，有可能提供即使在小厚度时也容易处理且具有高可靠性的半导体器件。
此外，在划分透光衬底之前减小了该透光衬底的厚度，且分两步执行该划分步骤；因此，有可能减少切割工具在划分透光衬底过程中的磨损。随着透光衬底尺寸增大和要划分的半导体器件尺寸减小，切割工具的加工区域增大，这导致切割工具磨损的进一步增加。因此，能减少切割工具损耗的本说明书中公开的本发明对于大衬底和较小半导体器件尤其有效。因此，能以较低成本制造半导体器件。因为透光衬底具有小厚度，所以可减小半导体器件的尺寸。
(实施例2)
在本说明书中公开的半导体器件中，可使用多种类型的场效应晶体管作为半导体元件层中所包括的半导体元件。在本实施例中，将详细描述包括单晶半导体层的场效应晶体管作为适用的半导体元件。
以下将参照图15A到15D以及图16A到16C描述通过利用单晶半导体衬底形成单晶半导体层以在透光衬底上形成包括在半导体元件层中的半导体元件的方法。
清洁图15A中所示的单晶半导体衬底1108，并从其表面将通过电场加速的离子添加至预定深度，藉此形成脆化层1110。在考虑要转换成透光衬底的单晶半导体层的厚度的情况下进行离子添加。以根据这样的厚度确定的加速电压向单晶半导体衬底1108添加离子。在本说明书中，通过向单晶半导体衬底添加离子以包括由离子引起的微孔而脆化的区域被称为脆化层。
可使用商用单晶半导体衬底作为单晶半导体衬底1108。例如，可使用包括属于4族的元素的单晶半导体衬底，诸如单晶硅衬底、单晶锗衬底或单晶硅-锗衬底。或者，可使用由砷化镓、磷化铟等形成的化合物半导体衬底。作为该半导体衬底，也可使用多晶半导体衬底。毋庸赘言，该单晶半导体衬底不限于圆形晶片，且可使用具有多种形状的单晶半导体衬底。例如，可使用诸如矩形衬底、五边形衬底或六角形衬底之类的多边形衬底。毋庸赘言，也可使用商用圆形单晶半导体晶片作为该单晶半导体衬底。作为该圆形单晶半导体晶片，存在硅、锗等的半导体晶片，砷化镓、磷化铟的化合物半导体晶片等等。该单晶半导体晶片以直径5英寸(125mm)、直径6英寸(150mm)、直径8英寸(200mm)、直径12英寸(300mm)、直径400mm以及直径450mm的圆形单晶硅晶片为代表。而且，通过切割商用圆形单晶半导体晶片可形成矩形单晶半导体衬底。可利用诸如切片机或线锯之类的切割装置、激光切割、等离子体切割、电子束切割或任何其他适当的切割装置来切割该衬底。或者，可按照在将用于制造半导体衬底的坯料切割成衬底之前将其加工成矩形固体以使其具有矩形截面、然后切割该矩形固体坯料的方式形成矩形单晶半导体衬底。对该单晶半导体衬底的厚度没有特殊限制。然而，单晶半导体衬底越厚，能从一片材料晶片获得的单晶半导体层就越多。因此，就单晶半导体衬底的再利用方面而言，优选单晶半导体衬底厚。市场上的单晶硅晶片的尺寸符合SEMI标准，该标准规定例如直径6英寸的晶片具有625μm的厚度，直径8英寸的晶片具有725μm的厚度，以及直径12英寸的晶片具有775μm的厚度。注意，符合SEMI标准的晶片的厚度具有±25μm的公差。毋庸赘言，作为材料晶片的单晶半导体衬底的厚度不限于SEMI标准，且在切割坯料时可适当调节该厚度。当然，当再利用单晶半导体晶片1108时，该衬底的厚度小于SEMI标准的厚度。通过选择用作材料晶片的半导体衬底，可确定设置在透光衬底上的单晶半导体层。
此外，可根据要制造的半导体元件(在本实施例中为场效应晶体管)来选择单晶半导体衬底1108的晶面。例如，可使用具有{100}面、{110}面的单晶半导体衬底。
在本实施例中，使用了离子添加分离方法，其中将氢、氦或氟离子添加至单晶半导体衬底的预定深度，然后执行热处理以分离作为表面层的单晶半导体层。也可采用其中在多孔硅上外延生长单晶硅、然后通过利用水冲法的解理分离多孔硅层的另一种方法。
使用单晶硅衬底作为单晶半导体衬底1108。利用稀释氢氟酸处理单晶半导体衬底1108的表面，以去除天然氧化物膜和诸如附连至该表面的灰尘之类的污染物，从而使其清洁。
可通过离子掺杂方法(简称为ID法)或离子注入方法(简称为II法)添加(引入)离子而形成脆化层1110。通过添加氢、氦或以氟为代表的卤素的离子而形成脆化层1110。当添加氟离子作为卤素时，可使用BF3作为源气。注意，离子注入是其中将离子化气体质量分离并添加至半导体的方法。
例如，通过离子注入方法将离子化氢气质量分离，且仅选择性地加速和添加H+离子(或仅H2 +离子)。
在离子掺杂方法中，在不进行离子化气体的质量分离的情况下，以等离子体的形式产生多种类型的离子种并将它们加速，然后用经加速的离子种掺杂单晶半导体衬底。在用包括H+离子、H2 +离子以及H3 +离子的氢离子掺杂单晶半导体衬底的情况下，H3 +离子的比例通常为50％或更高，例如，一般而言，H3 +离子的比例为80％，而其他离子(H+离子和H2 +离子)的比例为20％。在此，离子掺杂还包括仅添加H3 +离子种。
此外，可添加单一种类的离子或同一原子的多种类的离子。例如，当添加氢离子时，优选包含H+离子、H2 +离子以及H3 +离子，且具有高比例的H3 +离子。在添加氢离子的情况下，当包含H+离子、H2 +离子以及H3 +离子且H3 +离子的比例高时，可提高添加效率且可缩短添加时间。在这样的比例下，能容易地进行分离。
在下文中，将详细描述离子掺杂方法和离子注入方法。在使用用于离子掺杂方法的离子掺杂装置(也称为ID装置)的情况下，因为等离子体空间大，所以可向单晶半导体衬底添加大量离子。另一方面，用于离子注入方法的离子注入装置(也称为II装置)具有对从等离子体提取的离子进行质量分析、且仅将特定的离子种注入半导体衬底的特性。在离子注入方法中，通常通过利用点波束扫描来进行处理。
这两种装置都通过加热灯丝而产生的热电子来产生等离子体状态。然而，离子掺杂方法和离子注入方法在向半导体衬底中添加(引入)所产生的氢离子(H+，H2 +，H3 +)时的氢离子种的比例上显著不同。
为引入大量H3 +，离子掺杂装置优于离子注入装置。
当将氢离子或诸如氟离子之类的卤素离子添加至单晶硅衬底时，所添加的氟等挤(驱逐)出硅晶格中的硅原子，从而有效地产生空部，且在脆化层中产生了微孔隙。在这种情况下，形成于脆化层中的微孔隙的体积通过相对较低温下的热处理发生改变，且可通过沿脆化层的解理形成单晶半导体层。在添加氟离子之后，可添加氢离子，从而孔隙中可包含氢。因为利用形成于脆化层中的微孔隙的体积改变来解理被形成用于将薄单晶半导体层从单晶半导体层分离的脆化层，所以优选以这样的方式有效利用氟离子作用或氢离子作用。
此外，可在单晶半导体衬底与要接合至单晶半导体层的绝缘层之间形成保护层。该保护层可以是从氮化硅层、二氧化硅层、氮氧化硅层以及氧氮化硅层中选择的单层或叠层。在单晶半导体衬底中形成脆化层之前，可在该单晶半导体衬底上形成这些层。或者，在单晶半导体衬底中形成脆化层之后，可在该单晶半导体衬底上形成这些层。
在形成脆化层时必需在高剂量条件下添加离子，且该单晶半导体衬底1108的表面在一些情况下变得粗糙。因此，可在要添加离子的表面上设置厚度为50nm到200nm的对抗离子添加的保护层，诸如氮化硅膜、氮氧化硅膜或二氧化硅膜。
例如，作为该保护层，通过等离子体CVD在该单晶半导体衬底1108上堆叠氧氮化硅膜(厚度为5nm到300nm，优选为30nm到150nm(例如50nm))以及氮氧化硅膜(厚度为5nm到150nm，优选为10nm到100nm(例如50nm))。作为示例，在单晶半导体衬底1108上形成厚度为50nm的氧氮化硅膜，且在该氧氮化硅膜上堆叠厚度为50nm的氮氧化硅膜。该氧氮化硅膜可以是利用有机硅烷气体通过化学汽相沉积形成的二氧化硅膜。
或者，可对单晶半导体衬底1108进行脱脂和清洁，以去除其表面的氧化膜，且可执行热氧化。虽然可执行普通干氧化以便热氧化，但优选在添加了卤素的氧化气氛中执行氧化。例如，在700℃或更高温度下在相对于氧气包含0.5％到10％体积(优选3％体积)的HCl的气氛下执行热处理。优选在950到1100℃下执行热氧化。可将处理时间设定为0.1到6小时，优选为0.5到3.5小时。要形成的氧化物膜具有10nm到1000nm的厚度(优选为50nm到200nm)，例如100nm。
作为含卤素的物质，可使用从HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等等中选择的一种或多种来代替HCl。
当在这样的温度范围下执行热处理时，可获得卤素的吸气效果。吸气效应尤其具有去除金属杂质的效果。即，通过氯的作用，诸如金属之类的杂质转变成挥发性氯化物，然后扩散到空气中被去除。热处理对经过化学机械抛光(CMP)处理的单晶半导体衬底1108的表面具有有益效果。此外，氢具有补偿单晶半导体衬底1108与绝缘层之间的界面处的缺陷的效果，以降低该界面处的局部水平密度，藉此使单晶半导体衬底1108与绝缘层之间的界面失活以使电特性稳定。
卤素可被包含在通过该热处理形成的氧化膜中。当所包含的卤素的浓度为1×1017原子/cm3到5×1020原子/cm3时，该氧化膜可起保护层的作用，该保护层俘获诸如金属之类的杂质，并防止单晶半导体衬底1108的污染。
当形成脆化层1110时，可根据堆叠在单晶半导体衬底上的膜的厚度、要从单晶半导体衬底分离并转移至透光衬底的目标单晶半导体层的厚度、以及要添加的离子种来调节加速电压和总离子数。
例如，可通过离子掺杂方法按照以下方式形成脆化层：将氢气用作原材料，且在40kV加速电压和2×1016离子/cm2的总离子数下添加离子。如果增加保护层厚度，当通过在同样条件下添加离子形成脆化层时，可先形成较薄的单晶半导体层作为从单晶半导体衬底分离并转移(移位)至透光衬底的目标单晶半导体层。例如，在上述条件下形成脆化层且在单晶半导体衬底上堆叠氧氮化硅膜(50nm厚度)和氮氧化硅膜(50nm厚度)作为保护层的情况下，虽然取决于离子种(H+、H2 +以及H3 +)的比例，但要转移至透光衬底的单晶半导体层的厚度约为120nm；且在单晶半导体衬底上堆叠氧氮化硅膜(100nm厚度)和氮氧化硅膜(50nm厚度)作为保护层的情况下，要转移至透光衬底的单晶半导体层的厚度约为70nm。
当将氦(He)或氢用作源气时，可通过在10kV到200kV范围中的加速电压以及1×1016离子/cm2到6×1016离子/cm2范围中的剂量下执行添加而形成脆化层。当将氦用作源气时，即使在未执行质量分离时，也可添加He+离子作为主离子。此外，当将氢用作源气时，可添加H3 +离子和H2 +离子作为主离子。离子种还取决于等离子体产生方法、压力、源气量或加速电压而改变。
作为形成脆化层的示例，在单晶半导体衬底上堆叠氧氮化硅膜(50nm厚度)、氮氧化硅膜(50nm厚度)以及二氧化硅膜(50nm厚度)作为保护层，且在40kV加速电压和2×1016离子/cm2剂量下添加氢，藉此在单晶半导体衬底中形成脆化层。然后，形成二氧化硅膜(50nm厚度)作为绝缘层，该绝缘层在作为保护层的最上层的二氧化硅膜上具有接合表面。作为形成脆化层的另一示例，在单晶半导体衬底上堆叠二氧化硅膜(100nm厚度)和氮氧化硅膜(50nm厚度)作为保护层，且在40kV加速电压和2×1016离子/cm2剂量下添加氢，藉此在单晶半导体衬底中形成脆化层。然后，形成二氧化硅膜(50nm厚度)作为绝缘层，该绝缘层在作为保护层的最上层的该氮氧化硅膜上具有接合表面。注意，可通过等离子体CVD形成氧氮化硅膜和氮氧化硅膜，且可利用有机硅烷气体通过CVD形成二氧化硅膜。
此外，可在透光衬底与单晶半导体衬底之间形成绝缘层。可在透光衬底侧和单晶半导体衬底侧中的一个或二者上形成绝缘层。在一表面上形成的形成接合的绝缘层具有光滑表面，且形成亲水表面。作为该绝缘层，可使用二氧化硅膜。作为该二氧化硅膜，优选使用利用有机硅烷气体通过化学汽相沉积形成的二氧化硅膜。此外，还可使用利用硅烷气体通过化学汽相沉积形成的二氧化硅膜。
作为该有机硅烷气体，可使用以下含硅化合物：四乙氧基硅烷(TEOS)(化学式：Si(OC2H5)4)、三甲基硅烷(TMS:(CH3)3SiH)、四甲基硅烷(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)或三二甲基氨基硅烷(化学式：SiH(N(CH3)2)3)等。注意，在利用有机硅烷作为源气通过化学汽相沉积形成二氧化硅层的情况下，优选混合包含氧气的气体。作为包含氧气的气体，可使用氧气、一氧化二氮、二氧化氮等。此外，可混合诸如氩、氦、氮或氢之类的惰性气体。
或者，作为形成于表面上的形成接合的绝缘层，有可能使用利用诸如甲硅烷、乙硅烷或丙硅烷之类的硅烷作为源气通过化学汽相沉积所形成的二氧化硅膜。而且在该情况下，优选混合包含氧气、惰性气体等的气体。作为要接合至单晶半导体层的绝缘层的该二氧化硅膜可包含氯。注意，在本说明书中，化学汽相沉积(CVD)的类别包括等离子体CVD、热CVD以及光CVD。
再或者，作为形成于表面上的形成接合的绝缘层，有可能使用通过在氧化气氛下的热处理形成的二氧化硅、通过氧基团反应生长的二氧化硅、利用氧化化学溶液形成的化学氧化物等。作为该绝缘层，也可使用包括硅氧烷(Si-O-Si)键的绝缘层。或者，可使有机硅烷气体与氧基团或氮基团反应以形成该绝缘层。
要接合的该绝缘层的表面优选具有小于0.8nm的算术平均粗糙度Ra和小于0.9nm的均方根粗糙度Rms，更优选Ra为0.4nm而Rms为0.5nm或更小，最优选Ra为0.3nm或更小而Rms为0.4nm或更小。例如，Ra为0.27nm而Rms为0.34nm。在本说明书中，Ra是算术平均粗糙度，而Rms是均方根粗糙度，且测量范围为2μm2或10μm2。
当将透光衬底和单晶半导体衬底彼此接合到一起时，优选在接合面中的一个或二者上设置包括利用有机硅烷作为原材料沉积的二氧化硅膜的绝缘层。
在本实施例中，如图15B所示，在接合至透光衬底的表面上形成二氧化硅膜作为绝缘层1104。作为该二氧化硅膜，优选使用利用有机硅烷气体通过化学汽相沉积形成的二氧化硅膜。此外，还可使用利用硅烷气体通过化学汽相沉积形成的二氧化硅膜。在例如350℃或更低的温度(具体而言，例如300℃)下执行通过化学汽相沉积的沉积，该温度是不会使形成于单晶半导体衬底中的脆化层1110除气的温度。在高于该沉积温度的温度下进行将单晶半导体层从单晶半导体衬底分离的热处理。
该透光衬底可设置有作为用于防止杂质元素扩散的闭锁层(也称为阻挡层)的氮化硅膜或氮氧化硅膜。此外，还可组合设置氧氮化硅膜，作为具有减小应力作用的绝缘膜。
图15C示出了使形成于透光衬底1101上的阻挡层1109与其上形成有绝缘层1104的单晶半导体衬底1108的表面紧密接触并接合的模式。接合表面被充分清洁。可通过超声清洁等清洁形成于透光衬底1101上的阻挡层1109和其上形成有绝缘层1104的单晶半导体衬底1108的表面。此外，在超声清洁之后可利用双氧水清洁接合表面，以去除有机物质并提高表面的亲水性。
然后，使透光衬底1101上的阻挡层1109和绝缘层1104彼此紧密接触以形成接合(也称为“执行接合”)。通过范德瓦耳斯力形成该接合。当将透光衬底1101和单晶半导体衬底1108彼此紧压时，可通过氢键接合形成较强接合。
可在对透光衬底1101和单晶半导体衬底1108的角之一施加100kPa到5000kPa压力的同时将它们彼此紧压。因此，接合面变得彼此接近，且通过范德瓦耳斯力的接合可变成氢键接合。当接合面在衬底中的一点处彼此接近时，其他点处的接合面也彼此接近以变成氢键接合；因此整个接合面可通过氢键接合而接合。
为了形成良好的结合，可激活表面。例如，可使用原子束或离子束辐照接合面。在使用原子束或离子束的情况下，可使用氩气等等的惰性气体中性原子束或惰性气体离子束。或者，可执行等离子体辐照或基团处理。甚至在200到400℃的温度下，这样的表面处理也可使不同类型的材料之间的接合更容易。
此外，优选执行热处理以提高透光衬底与绝缘层之间的界面的接合强度。例如，在烘箱、炉子等中在70℃到350℃的温度下(例如200℃下2小时)执行热处理。
在图15D中，在透光衬底1101与单晶半导体衬底1108彼此接合之后，执行热处理，以利用脆化层1110作为解理面将单晶半导体衬底1108从透光衬底1101分离。例如，通过400℃到700℃下的热处理，形成于脆化层1110中的微孔隙的体积发生改变，这允许沿脆化层1110的解理。因为绝缘层1104接合至透光衬底1101，且它们之间插入有阻挡层1109，所以具有与单晶半导体衬底1108相同结晶度的单晶半导体层1102保留在透光衬底1101上。
可利用与用于上述提高接合强度的热处理的装置相同的装置来按顺序进行400℃到700℃温度范围内的热处理，或可利用另一装置来执行该热处理。例如，在炉子中在200℃下进行热处理2小时之后，将温度升高至600℃附近并保持2小时，将温度降低至室温到400℃的温度范围，然后将衬底拿出该炉子。或者，可从室温升高该热处理温度。再或者，在炉子中在200℃下进行热处理2小时之后，可利用快速热退火(RTA)装置在600℃到700℃的温度范围下进行热处理1小时到30分钟(例如在600℃下7分钟，或650℃下7分钟)。
通过400℃到700℃的温度范围内的热处理，绝缘层与透光衬底之间的接合从氢键接合变成共价接合，且添加至脆化层的元素被分离出来从而提高了压力，藉此可使该单晶半导体层从单晶半导体衬底分离。在该热处理之后，透光衬底和单晶半导体衬底处于它们中的一个被置于另一个的上方的状态。因此，无需强力就能使透光衬底与单晶半导体衬底彼此分离。例如，通过利用真空卡盘将置于下方的这两个衬底之一举起，能容易地使它们彼此分离。在该情况下，可利用真空卡盘或机械卡盘固定置于下方的这两个衬底之一，从而在无需引起水平位移的情况下可使透光衬底与单晶半导体衬底彼此分离。
注意，图15A到15D以及图16A到16C示出了单晶半导体衬底1108的尺寸小于透光衬底1101的尺寸的示例。然而，本发明不限于该示例，且单晶半导体衬底1108和透光衬底1101可具有相同尺寸，或单晶半导体衬底1108的尺寸可大于透光衬底1101的尺寸。
图16A到16C示出了在透光衬底侧上设置绝缘层并形成单晶半导体层的步骤。在图16A中，将通过电场加速的离子添加至单晶半导体衬底1108的预定深度，其中在该单晶半导体衬底1108上形成了二氧化硅膜作为保护层1121，藉此形成脆化层1110。以与图15A的情况相似的方式进行离子添加。形成于单晶半导体衬底1108的表面上的保护层1121防止该表面被离子添加所损伤，且防止其平坦度降低。此外，保护层1121具有防止杂质扩散到利用单晶半导体衬底1108形成的单晶半导体层1102中的有益效果。
在图16B中，使设置有阻挡层1109和绝缘层1104的透光衬底1101与其上形成有保护层1121的单晶半导体衬底1108的表面紧密接触，藉此形成接合。透光衬底1101上的绝缘层1104和单晶半导体衬底1108上的保护层1121彼此紧密接触，以形成接合。
然后，如图16C所示地分离单晶半导体衬底1108。以与图15D的情况相似的方式进行用于分离单晶半导体层的热处理。因此，如图16C所示，可获得具有SOI结构的半导体衬底，其中单晶半导体层在衬底上形成，且它们之间插入有绝缘层。
由于分离步骤和离子辐照步骤，从单晶半导体衬底分离并转移至透光衬底的单晶半导体层可能具有晶体缺陷，其表面的平坦度可能降低，且形成了凸起和凹陷。在通过利用单晶半导体层制造作为半导体元件的晶体管的情况下，难以在具有凸起和凹陷的这种单晶半导体层的表面上形成具有高耐压的薄栅绝缘层。此外，单晶半导体层中的晶体缺陷不利地影响该晶体管的性能和可靠性；例如，与栅绝缘层形成的局部界面态密度增大。
因此，优选用诸如激光之类的电磁波来辐照该单晶半导体层以减少晶体缺陷。通过用电磁波的辐照，可使该单晶半导体层的至少一部分熔融以减少该单晶半导体层中的晶体缺陷。注意，在用电磁波辐照之前，可利用稀释氢氟酸去除形成于该单晶半导体层的表面上的氧化膜(天然氧化膜或化学氧化膜)。
只要能为该单晶半导体层提供高能量就可使用任何电磁波，且优选使用激光。
也可主要通过辐照等使具有高能量的微粒与单晶半导体层碰撞而引起的热传导来提供该能量。作为用于提供具有高能的微粒的热源，可使用等离子体，且可使用常压等离子体、高压等离子体、热等离子流或气体燃烧器的火焰等。作为另一热源，可使用电子束等。
该电磁波具有可被该单晶半导体层吸收的波长。可考虑电磁波的趋肤深度等来确定该波长。例如，电磁波可具有190nm到600nm的波长。此外，可考虑电磁波的波长、电磁波的趋肤深度、要用电磁波辐照的单晶半导体层的厚度等等来确定电磁波的能量。
作为激光发射激光器，可使用连续波激光器、伪连续波激光器或脉冲式激光器。优选将脉冲式激光器用于部分熔融。例如，可使用诸如KrF激光器之类的准分子激光器、诸如Ar激光器或Kr激光器之类的气体激光器。此外，可使用诸如YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、翠绿宝石激光器、Ti：蓝宝石激光器或Y2O3激光器。注意，准分子激光器是脉冲式激光器，而诸如YAG激光器之类的一些固体激光器可用作连续波激光器、伪连续波激光器或脉冲式激光器。当使用固体激光器时，优选使用基波的二次到五次谐波。或者，也可使用诸如GaN、GaAs、GaAlAs或InGaAsP之类的半导体激光器。
只要能用电磁波的能量辐照该单晶半导体层，就可使用灯光。例如，有可能使用从紫外灯、黑光、卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯发出的光。可利用上述灯光执行快速加热退火。因为优选利用卤素灯、氙灯等执行的快速加热退火工艺仅需要非常短时间，所以可抑制透光衬底的温度升高。
可设置快门、诸如反射镜或半反射镜之类的反射器、或包括圆柱透镜、凸透镜等的光学系统来调节电磁波的形状或路径。
注意，可选择性地发射电磁波，或可在要发射的X-Y方向上执行利用光(电磁波)的扫描。在该情况下，优选在该光学系统中使用多角镜或检流计反射镜。
可在诸如大气之类的含氧气的气氛中、或在诸如氮气气氛之类的惰性气体气氛中进行利用电磁波的辐照。为了在惰性气氛中执行利用电磁波的辐照，可在气密室中发射电磁波，同时控制该室中的气氛。在未使用室的情况下，可通过在要用电磁波辐照的表面上喷射诸如氮气之类的惰性气体来形成氮气气氛。
此外，可对单晶半导体层的表面执行抛光处理，可对其设置诸如电磁波之类的高能以减少晶体缺陷。可通过该抛光处理来提高单晶半导体层的表面的平坦度。
作为该抛光处理，可执行化学机械抛光(CMP)或液体喷射抛光。注意，在抛光处理之前，清洁该单晶半导体层的表面以使其净化。可通过超声清洁、两种液体喷射清洁等来执行清洁，且通过该清洁去除该单晶半导体层的表面上的灰尘等等。此外，优选利用稀释氢氟酸去除该单晶半导体层的表面上的天然氧化物膜等等，以使该单晶半导体层暴露。
此外，在用电磁波辐照之前，还可对该单晶半导体层的表面进行抛光处理(或蚀刻处理)。
此外，当单晶半导体层从单晶半导体衬底转移时，可将该单晶半导体衬底选择性地蚀刻成处理形状，从而将多个单晶半导体层转移至透光衬底。在该情况下，可在透光衬底上设置多个岛状单晶半导体层。因为提前处理了单晶半导体衬底的形状，然后转移单晶半导体层，所以对单晶半导体衬底的尺寸和形状没有限制。因此，可将单晶半导体层更高效地转移至大的透光衬底。
或者，可蚀刻接合至透光衬底的单晶半导体层，从而精确地处理、修改以及控制单晶半导体层的形状。因此，可将该单晶半导体层处理成半导体元件的单晶半导体层的形状。因此有可能校正由形成抗蚀剂掩模时在抗蚀剂掩模周围进行的曝光引起的图案失准、在转移工艺时由接合步骤引起的位置失准导致的单晶半导体层的位置和形状的误差。
因此，可以高生产率在透光衬底上形成分别具有所需形状的多个单晶半导体层。因此，可以高产量和高生产率在大衬底上制造包括更准确和更高性能的半导体元件的半导体器件和集成电路。
或者，可在单晶半导体层接合至透光衬底之前将该单晶半导体层从单晶半导体衬底分离。可将该单晶半导体层接合至透光衬底，以使该单晶半导体层通过解理暴露的表面正对透光衬底，或与栅绝缘膜接触。
在本实施例中，当将单晶硅衬底用作单晶半导体衬底1108时，可获得单晶硅层作为该单晶半导体层1102。此外，可在700℃或更低的处理温度下执行制造本实施例的半导体器件的方法；因此，可将玻璃衬底用作透光衬底1101。即，可在玻璃衬底上形成与常规薄膜晶体管相似的晶体管，且可进一步将单晶硅层用作半导体层。因此，可在诸如玻璃衬底之类的透光衬底上制造能高速工作且具有低亚阈值、高场效应迁移率以及低功耗的高性能和高可靠性的晶体管。
本实施例可酌情与实施例1组合。
(实施例3)
本实施例中描述的是将来自单晶半导体衬底的单晶半导体层接合至透光衬底的工艺的示例，其不同于实施例2中所描述的示例。因此，省略了对具有与实施例2中所描述的功能相似的相同部分或多个部分的描述。
首先，将描述单晶衬底的处理。在本实施例中，对单晶半导体衬底进行脱脂和清洁，以去除其表面的氧化膜，然后执行热氧化。作为该热氧化，优选在添加了卤素的氧化气氛中执行氧化。例如，在700℃或更高温度下在相对于氧气包含0.5％到10％体积(优选3％体积)的HCl的气氛下执行热处理。优选在950℃到1100℃下执行热氧化。可将处理时间设定为0.1到6小时，优选为0.5到3.5小时。要形成的氧化物膜具有10nm到1000nm的厚度(优选为50nm到200nm)，例如100nm。
作为含卤素的物质，可使用从HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等等中选择的一种或多种来代替HCl。
当在这样的温度范围下执行热处理时，可获得卤素的吸气效果。吸气效应尤其具有去除金属杂质的效果。即，通过氯的作用，诸如金属之类的杂质转变成挥发性氯化物，然后扩散到空气中被去除。它对经过化学机械抛光(CMP)处理的单晶半导体衬底的表面具有有益效果。此外，氢具有补偿单晶半导体衬底与在透光衬底上形成的绝缘层之间的界面处的缺陷的效果，以降低该界面处的局部水平密度，藉此使单晶半导体衬底与绝缘层之间的界面失活以使电特性稳定。
卤素可被包含在通过该热处理形成的氧化膜中。当所包含的卤素的浓度为1×1017/cm3到5×1020/cm3时，该氧化膜可起保护层的作用，该保护层俘获诸如金属之类的杂质，并防止单晶半导体衬底的污染。
将离子引入该单晶半导体衬底中以形成脆化层。可根据引入离子的加速能量和入射角来调节形成脆化层的深度。可根据加速电压、剂量等来控制加速能量。
可使用氢气、稀有气体等来引入离子。在本实施例中，优选使用氢气。当利用氢气执行离子掺杂时，产生了H+离子、H2 +离子以及H3 +离子，且优选其中H3 +离子的比例最高。可用高于H+离子、H2 +离子的效率引入H3 +离子，且可缩短引入时间。此外，在后续步骤中容易在脆化层中产生裂缝。
接着，描述了对透光衬底的处理。首先，清洁透光衬底的表面。使用盐酸/过氧化氢混合物(HPM)、硫酸/过氧化氢混合物(SPM)、氢氧化铵/过氧化氢混合物(APM)、稀释氢氟酸(DHF)等通过超声清洁来清洁该表面。在本实施例中，使用盐酸/过氧化氢混合物执行超声清洁。
然后，通过等离子体处理对已被清洁以去除其表面上诸如灰尘之类的杂质的该透光衬底进行平坦化处理。在本实施例中，在真空室中以以下方式执行等离子体处理：使用了诸如氩气(Ar)之类的惰性气体，并对要处理的透光衬底施加偏压，藉此产生等离子体。除惰性气体之外，可引入氧气(O2)和氮气(N2)。
将该透光衬底设定为按照阴极方向，且使等离子体中的Ar的正离子向阴极方向加速以与透光衬底碰撞。通过Ar正离子的碰撞，使透光衬底的表面被溅射蚀刻。因此，透光衬底的表面上的凸起被蚀刻，从而可使透光衬底的表面平坦化。活性气体具有修复由对透光衬底的表面的溅射蚀刻引起的缺陷的有益效果。
接着，在透光衬底上形成绝缘层。在本实施例中，使用了含氧化铝作为其主要组分的氧化物膜，其是除硅基绝缘层之外的绝缘层。含氧化铝作为其主要组分的氧化膜指的是：在氧化膜含100重量百分比的总组分的情况下，该氧化膜至少含10重量百分比的氧化铝。此外，可使用含氧化铝作为其主要组分且含氧化镁和氧化锶中的一种或两种的膜作为绝缘层。此外，也可使用含氮的氧化铝膜。
可通过溅射形成该绝缘层。作为溅射靶，例如，可使用包括铝的金属或诸如氧化铝之类的金属氧化物。注意，可根据要形成的膜来酌情选择靶材料。
在使用金属作为靶的情况下，通过在引入反应气体(诸如氧气)的同时溅射(反应溅射)来形成绝缘层。作为该金属，除铝之外，可使用镁(Mg)、含铝和镁的合金、含铝和锶(Sr)的合金、或含铝、镁以及锶的合金。在这种情况下，可使用直流(DC)电源或射频(RF)电源来执行溅射。
在使用金属氧化物作为靶的情况下，通过溅射(RF溅射)使用射频(RF)电源来形成绝缘层。作为该金属氧化物，除氧化铝之外，可使用氧化镁(Mg)、含铝和镁的氧化物、含铝和锶的氧化物、或含铝、镁以及锶的氧化物。
或者，可通过偏置溅射形成该绝缘层，其允许膜沉积和表面平坦化两者都实现。
含铝作为其主要组分的氧化物膜能防止透光衬底中包含的诸如移动离子或水分之类的杂质扩散到稍后将在透光衬底上形成的单晶半导体膜中。
然后，使该单晶半导体衬底的表面正对透光衬底的表面，藉此使单晶半导体衬底与绝缘层彼此接合。该单晶半导体衬底与绝缘层的表面紧密接触，藉此形成接合。
注意，在单晶半导体衬底与透光衬底彼此接合之前，优选对透光衬底上形成的绝缘层执行表面处理。
随后，与实施例2相似，执行热处理以在脆化层处实现分离(解理)，藉此可将单晶半导体层设置在透光衬底上，且它们之间插入有绝缘层。
可利用设置在透光衬底上的单晶半导体层形成半导体元件层。
接着，将描述重复使用经分离的单晶半导体衬底的过程(用于再处理半导体衬底的处理)。
首先，取出所分离的单晶半导体衬底。在一些情况下，该单晶半导体衬底的边缘由于边缘滑离而未充分接合至透光衬底。因此，该单晶半导体衬底的边缘在一些情况下未沿脆化层分离，从而绝缘层等可能保留。
去除该单晶半导体衬底的边缘上的残留物。可通过湿法蚀刻去除该残留物。具体而言，使用含氢氟酸、氟化铵以及表面活性剂(例如产品名称：LAL500，由Stella Chemifa公司制造)的混合溶液作为蚀刻剂来执行湿法蚀刻。
可使用以氢氧化四甲基铵(TMAH)为代表的有机碱性水溶液通过湿法蚀刻去除引入氢离子的脆化层。通过执行此类处理，减小了由单晶半导体衬底的边缘上的残留物引起的台阶。
然后，单晶半导体衬底在卤素气氛中氧化以形成氧化物膜，且在此之后，去除该氧化物膜。作为该卤素，可使用氯化氢(HCl)。因此，可获得通过卤素的吸气效果。吸气效应尤其具有去除金属杂质的效果。即，通过氯的作用，诸如金属之类的杂质转变成挥发性氯化物，然后扩散到空气中被去除。
接着，对该单晶半导体衬底进行作为抛光处理的CMP处理。因此，可去掉该单晶半导体衬底的边缘上的台阶，从而使该单晶半导体衬底的表面平坦化。此后，将所获得的单晶半导体衬底作为基晶片进行再利用。
如本实施例所述，通过对该单晶半导体衬底的再处理步骤，可重复使用该单晶半导体衬底，由此可实现成本降低。此外，即使在重复使用单晶半导体衬底的情况下，也能通过本实施例中描述的再处理步骤使该单晶半导体衬底的表面充分平坦化。因此，可提高该单晶半导体衬底与透光衬底之间的粘附力，以减少有缺陷的接合。
本实施例可酌情与实施例1和实施例2组合。
(实施例4)
在本实施例中，将参照图7和图8描述半导体器件设置有用于控制光入射方向的外壳的示例。
图7示出一示例，其中在衬底360上的电极361和362分别通过焊料363和364安装在端电极115a和115b上之后图5B中所示的半导体器件设置有外壳601，以使光从透光衬底109侧进入光电转换层371。该外壳601包括在形成透光衬底109侧上的光电转换层371的区域处的开口。
来自透光衬底109侧的光通过透光树脂层114和110透射，并进入光电转换层371以产生光电流，从而被检测。
该外壳601可由任何材料形成，只要它具有阻挡光的功能。例如，可使用金属材料、包括黑色素的树脂材料等。
图8示出外壳601未设置开口，但设置有包括透光材料的透光区域602的示例。
注意，该实施例可与本说明书的其他实施例适当组合而实现。
(实施例5)
在本实施例中，将描述通过本说明书中公开的本发明获得的包括传感器的多种电子设备的示例。作为应用了本说明书中公开的本发明的电子设备，包括计算机、显示器、蜂窝电话、电视机等。在图10A到10C、图11A和11B、图12、图13A和13B以及图14中示出了此类电子设备的特定示例。
图10A到10C示出了蜂窝电话。图10A包括主体(A)701、主体(B)702、外壳703、操作键704、声音输入部705、声音输出部706、电路板707、显示面板(A)708、显示面板(B)709、铰链710、透光材料部分711以及光学传感器712。
该光学传感器712检测透过透光材料部分711的光、根据检测到的外部光的照度控制显示面板(A)708和显示面板(B)709的辉度、以及根据光学传感器712所获得的照度控制操作键704的照明。因此，可抑制蜂窝电话的电流消耗。
图10B和10C示出蜂窝电话的另一示例。图10B和10C包括主体721、外壳722、显示面板723、操作键724、声音输出部725、声音输入部726、光学传感器727以及光学传感器728。
在图10B中所示的蜂窝电话中，可通过设置于主体721中的光学传感器727检测外部光来控制显示面板723和操作键724的辉度。
在图10C中所示的蜂窝电话中，除图10A的结构之外，在主体721内设置了光学传感器728。也可通过光学传感器728检测设置于显示面板723中的背光的辉度。
图11A示出了包括主体731、外壳732、显示部分733、键盘734、外部连接端口735以及指示设备736等的计算机。
图11B示出作为显示设备示例的电视机，其包括外壳741、支承底座742、显示部分743等。
将在图12中详细示出将液晶面板用作图11A中所示计算机的显示部分733和图11B中所示显示设备的显示部分743的一种结构。
图12中所示的液晶面板762被包含在外壳761中，且包括衬底751a、衬底751b、夹在衬底751a与751b之间的液晶层755、偏振滤光片752a、偏振滤光片752b、背光753等。此外，外壳761设置有光学传感器754。
利用本说明书中公开的本发明制造的光学传感器754检测来自背光753的光量，并反馈其信息以控制液晶面板762的辉度。
图13A和13B是示出例如数码相机之类的相机的示图，其包括利用本说明书中公开的本发明的光学传感器810。图13A是从该数码相机的正面观看的立体示图，而图13B是从其背面观看的立体示图。在图13A中，该数码相机包括释放按钮801、主开关802、取景器803、闪光灯804、镜头805、镜头筒806、外壳807以及光学传感器810。
在图13B中，该数码相机包括目镜取景器811、监视器812以及操作按钮813a和813b。
当释放按钮801被按下一半时，聚焦调节机构和曝光调节机构运行，且当释放按钮801被完全按下时，快门打开。
当主开关820被按下或旋转时，该数码相机的电源被接通或切断。
取景器803在该数码相机的正面位于镜头上方，且用于从图13B中所示的目镜取景器811检查拍摄范围和焦点。
闪光灯804位于该数码相机的正面的上部。当对象亮度低时，在按下释放按钮以打开快门的同时，从闪光灯804发出辅助光。
镜头805位于该数码相机前方。该镜头805包括聚焦透镜、变焦透镜等，且与未示出的快门和光圈一起形成摄影光学系统。此外，在镜头后设置了诸如CCD(电荷耦合器件)之类的图像拾取装置。
镜头筒806移动镜头以使聚焦透镜、变焦透镜等等聚焦。在拍摄照片时，将镜头筒806向外滑动以使镜头805向前移动。当携带该数码相机时，使镜头805向后移动以变得紧凑。注意，在本实施例中示出了通过滑出镜头筒放大物体的结构；然而，本发明不限于该结构。该数码相机可具有另一结构，其中在不滑出镜头筒的情况下通过使用外壳807内部的光学系统来缩放该物体。
目镜取景器811位于该数码相机的背面的上部。透过目镜取景器811观看来检查拍摄范围和焦点。
操作按钮813位于数码相机的背面，且具有多种功能，包括设置按钮、菜单按钮、显示按钮、功能按钮、选择按钮等。
当将使用本说明书中公开的本发明的传感器810纳入图13A和13B中所示的照相机中时，传感器810可检测光的存在和强度以调节照相机的曝光量等。因为本说明书中公开的本发明的传感器具有小厚度，所以也能减小安装有传感器的设备的大小。当将诸如传感器之类的部件用于便携式电子设备时，该部件的小型化尤其有效。
本说明书中公开的本发明也可应用于具有声音再现功能的便携式信息终端。图14示出作为音频设备的典型示例的数字播放器。图14中所示的数字播放器包括主体2130、显示部分2131、存储器部分2132、操作按钮2133、耳塞2134、传感器2135、传感器2136、控制部分2137等等。注意，可使用耳机或无线耳机代替耳塞2134。
因为该传感器2135是用于检测光的光学传感器，所以它设置于耳塞的区域中，当使用耳塞时该区域的光被阻挡。另一方面，传感器2136是压力敏感传感器，从而设置在当耳塞被使用时耳塞与耳朵接触的区域中。通过检测传感器2135中的光且检测传感器2136中的压力，可检测耳塞的使用和未使用。基于传感器2135和传感器2136检测到的信息，控制部分2137控制该数字播放器，从而当耳塞在使用时打开该数字播放器，而当耳塞未使用时关闭该数字播放器。因此，无需直接操作主体2130的操作部2133，该数字播放器能根据耳塞的使用或不使用而自动打开或关闭。
此外，通过操作操作部分2133使用存储器部分2132可记录和再现图像或声音(音乐)。注意，通过在黑色背景上显示白色字符，可抑制显示部分2131的功耗。注意，在存储器部分2132中可设置可移动存储器。
本说明书中公开的半导体器件可应用于诸如投影TV和导航系统之类的其他电子设备。换言之，本说明书中公开的半导体器件可应用于需要检测光的任何设备。
注意，该实施例可与本说明书的其他实施例适当组合而实现。
本申请基于2008年1月22向日本专利局提交的日本专利申请No.2008-011139，该申请的全部内容通过引用结合于此。

Claims (18)

1.一种半导体器件，包括：
透光衬底；
第一透光树脂层和第二透光树脂层的叠层，所述叠层覆盖所述透光衬底的一个表面和侧面的一部分；
设置在所述透光衬底的与所述一个表面相反的另一个表面上的半导体元件层；以及
其中所述透光衬底的侧面被弯曲，以使所述透光衬底的上部的宽度小于所述透光衬底的下部的宽度，以及
其中所述第一透光树脂层和所述第二透光树脂层中的一个具有彩色。
2.如权利要求1所述的半导体器件，其特征在于，所述透光衬底的截面具有倒T形。
3.一种半导体器件，包括：
透光衬底，其包括阶梯状梯形的截面；
第一透光树脂层和第二透光树脂层的叠层，所述叠层覆盖所述透光衬底的一个表面和侧面的一部分；
设置在所述透光衬底的与所述一个表面相反的另一个表面上的半导体元件层；以及
其中所述梯形的顶面宽度小于所述梯形的底面宽度，以及
其中所述第一透光树脂层和所述第二透光树脂层中的一个具有彩色。
4.如权利要求3所述的半导体器件，其特征在于，所述梯形从所述上部弯曲到所述下部。
5.如权利要求1或3所述的半导体器件，其特征在于，所述第一透光树脂层具有彩色。
6.如权利要求5所述的半导体器件，其特征在于，所述第二透光树脂层的所述厚度大于所述第一透光树脂层的厚度。
7.如权利要求1所述的半导体器件，其特征在于，与所述第一透光树脂层接触的所述透光衬底的所述侧面向底部弯曲且扩大。
8.如权利要求3所述的半导体器件，其特征在于，与所述第一透光树脂层接触的所述透光衬底的侧面向底部弯曲且扩大。
9.如权利要求1或3所述的半导体器件，其特征在于，
所述半导体元件层具有光电转换元件和用于放大所述光电转换元件的输出的放大器电路；以及
所述光电转换元件具有其中堆叠有p型半导体层、i型半导体层以及n型半导体层的结构。
10.如权利要求1或3所述的半导体器件，其特征在于，所述彩色是红色。
11.如权利要求1或3所述的半导体器件，其特征在于，所述彩色是绿色。
12.如权利要求1或3所述的半导体器件，其特征在于，所述彩色是蓝色。
13.如权利要求1或3所述的半导体器件，其特征在于，所述透光衬底是玻璃衬底。
14.一种制造半导体器件的方法，包括以下步骤：
在透光衬底上形成多个半导体层；
减薄所述透光衬底；
在所述透光衬底中的毗邻半导体元件层之间形成沟槽；
在包括所述沟槽的所述透光衬底上形成第一透光树脂层；
在所述第一透光树脂层上形成第二透光树脂层；以及
在所述沟槽中切割所述透光衬底、所述第一透光树脂层以及所述第二透光树脂层，
其中所述第一透光树脂层和所述第二透光树脂层中的一个包括彩色材料。
15.一种制造半导体器件的方法，包括以下步骤：
在透光衬底上形成多个半导体层；
减薄所述透光衬底；
在所述透光衬底中的毗邻半导体元件层之间形成沟槽；
在包括所述沟槽的所述透光衬底上形成第一透光树脂层；
在所述第一透光树脂层上形成第二透光树脂层；以及
在所述沟槽中从所述透光衬底侧切割所述透光衬底、所述第一透光树脂层以及所述第二透光树脂层，
其中所述第一透光树脂层和所述第二透光树脂层中的一个包括彩色材料。
16.如权利要求14或15所述的制造半导体器件的方法，其特征在于，所述第一透光树脂层包括彩色材料。
17.如权利要求14或15所述的制造半导体器件的方法，其特征在于，用于切割所述透光衬底的所述沟槽、所述第一透光树脂层以及所述第二透光树脂层的切割表面的宽度小于所述沟槽的宽度。
18.如权利要求14或15所述的制造半导体器件的方法，其特征在于，所述沟槽通过使用切片机形成。
CN2009801030533A 2008-01-22 2009-01-15 半导体器件和制造半导体器件的方法 Expired - Fee Related CN101919057B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008011139 2008-01-22
JP2008-011139 2008-01-22
PCT/JP2009/050911 WO2009093623A1 (en) 2008-01-22 2009-01-15 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN101919057A true CN101919057A (zh) 2010-12-15
CN101919057B CN101919057B (zh) 2012-07-04

Family

ID=40875470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801030533A Expired - Fee Related CN101919057B (zh) 2008-01-22 2009-01-15 半导体器件和制造半导体器件的方法

Country Status (5)

Country Link
US (2) US8324079B2 (zh)
JP (1) JP5317712B2 (zh)
CN (1) CN101919057B (zh)
TW (1) TWI427777B (zh)
WO (1) WO2009093623A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651314A (zh) * 2011-02-23 2012-08-29 三菱电机株式会社 半导体装置的制造方法
CN104966737A (zh) * 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN105810586A (zh) * 2014-12-31 2016-07-27 清华大学 N型薄膜晶体管的制备方法
CN105975114A (zh) * 2015-03-10 2016-09-28 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
CN111865429A (zh) * 2019-04-30 2020-10-30 深圳市聚飞光电股份有限公司 光电接收器及光电接收器的制作方法
CN113204066A (zh) * 2017-07-24 2021-08-03 唯亚威通讯技术有限公司 光学滤波器
US20220005790A1 (en) * 2018-09-07 2022-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR20100088833A (ko) * 2009-02-02 2010-08-11 삼성전자주식회사 이어폰 장치 및 그 운용 방법
CN102804388B (zh) * 2009-06-18 2016-08-03 夏普株式会社 半导体装置
TWI505433B (zh) * 2009-10-01 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR20180020327A (ko) 2010-03-08 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011127131A1 (en) * 2010-04-06 2011-10-13 Konarka Technologies, Inc. Novel electrode
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
JP5627399B2 (ja) 2010-11-05 2014-11-19 キヤノン株式会社 保護層付き基板の製造方法および基板加工方法
TWI500118B (zh) * 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
JP2013143426A (ja) * 2012-01-10 2013-07-22 Nitto Denko Corp 導電性接着シートおよび太陽電池モジュール
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6367084B2 (ja) 2014-10-30 2018-08-01 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
CN105513960B (zh) * 2016-01-27 2019-01-11 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN107331610A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 提高硅晶片外延层表面平整度的方法
TWI759441B (zh) * 2018-03-07 2022-04-01 優顯科技股份有限公司 光電半導體裝置的製造方法
JP6616457B2 (ja) * 2018-06-21 2019-12-04 株式会社東芝 チップの接合方法及びチップの接合装置
CN111112808A (zh) * 2018-10-30 2020-05-08 三星钻石工业股份有限公司 基板分断装置及基板分断方法
US11901256B2 (en) * 2021-08-31 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor package, and methods of manufacturing the same

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065760B2 (ja) * 1983-02-14 1994-01-19 三洋電機株式会社 感 光 装 置
JPH0290103A (ja) * 1988-09-28 1990-03-29 Dainippon Printing Co Ltd 色分離フィルター及びその製法
JPH03278458A (ja) * 1990-03-08 1991-12-10 Sharp Corp 薄膜受光装置
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP3278458B2 (ja) * 1992-06-17 2002-04-30 バンドー化学株式会社 高負荷用伝動ベルト
JPH0677510A (ja) 1992-08-24 1994-03-18 Canon Inc 光起電力素子
JP3297953B2 (ja) * 1993-09-16 2002-07-02 大日本印刷株式会社 カラーフィルターの面取り分離加工方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US5910687A (en) 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
US6882012B2 (en) 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2002329576A (ja) 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
US20050009298A1 (en) 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US6607941B2 (en) 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
JP2003255386A (ja) 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004265889A (ja) 2003-01-16 2004-09-24 Tdk Corp 光電変換素子、光電変換装置、及び鉄シリサイド膜
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005026314A (ja) 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JP2006032886A (ja) 2004-06-15 2006-02-02 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法及びカメラモジュール
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
US8704803B2 (en) 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
JP4817636B2 (ja) * 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100785488B1 (ko) * 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
US8153511B2 (en) 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP2006191126A (ja) * 2006-01-30 2006-07-20 Sanyo Electric Co Ltd 半導体装置の製造方法
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US7833881B2 (en) 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US20090004764A1 (en) 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR101401528B1 (ko) 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5437626B2 (ja) 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651314A (zh) * 2011-02-23 2012-08-29 三菱电机株式会社 半导体装置的制造方法
CN105810586B (zh) * 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810586A (zh) * 2014-12-31 2016-07-27 清华大学 N型薄膜晶体管的制备方法
US10152180B2 (en) 2015-03-10 2018-12-11 Xintec Inc. Chip scale sensing chip package and a manufacturing method thereof
CN105975114A (zh) * 2015-03-10 2016-09-28 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
CN105975114B (zh) * 2015-03-10 2019-04-23 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
US9847357B2 (en) 2015-05-07 2017-12-19 Boe Technology Group Co., Ltd. Thin film transistor that includes group VB metal oxide insulating layer
CN104966737A (zh) * 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN113204066A (zh) * 2017-07-24 2021-08-03 唯亚威通讯技术有限公司 光学滤波器
CN113204066B (zh) * 2017-07-24 2024-02-13 唯亚威通讯技术有限公司 光学滤波器
US20220005790A1 (en) * 2018-09-07 2022-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN111865429A (zh) * 2019-04-30 2020-10-30 深圳市聚飞光电股份有限公司 光电接收器及光电接收器的制作方法
CN111865429B (zh) * 2019-04-30 2022-05-27 深圳市聚飞光电股份有限公司 光电接收器及光电接收器的制作方法

Also Published As

Publication number Publication date
JP2009200477A (ja) 2009-09-03
WO2009093623A1 (en) 2009-07-30
JP5317712B2 (ja) 2013-10-16
TW200950068A (en) 2009-12-01
TWI427777B (zh) 2014-02-21
US8324079B2 (en) 2012-12-04
US8610152B2 (en) 2013-12-17
US20130087876A1 (en) 2013-04-11
US20090183766A1 (en) 2009-07-23
CN101919057B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN101919057B (zh) 半导体器件和制造半导体器件的方法
KR101706068B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US8507308B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN101471349B (zh) 半导体装置以及半导体装置的制造方法
CN101471351B (zh) 半导体装置以及其制造方法
TWI729800B (zh) 半導體裝置
US9804080B2 (en) Color sensor and electronic device having the same
JP5587558B2 (ja) 光電変換装置
EP2209140A1 (en) Method for manufacturing solid-state image device
JP5303161B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20220115

CF01 Termination of patent right due to non-payment of annual fee