CN105975114B - 晶片尺寸等级的感测晶片封装体及其制造方法 - Google Patents

晶片尺寸等级的感测晶片封装体及其制造方法 Download PDF

Info

Publication number
CN105975114B
CN105975114B CN201610124502.4A CN201610124502A CN105975114B CN 105975114 B CN105975114 B CN 105975114B CN 201610124502 A CN201610124502 A CN 201610124502A CN 105975114 B CN105975114 B CN 105975114B
Authority
CN
China
Prior art keywords
wafer
sensing
touch panel
packaging body
size grade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610124502.4A
Other languages
English (en)
Other versions
CN105975114A (zh
Inventor
张恕铭
黄玉龙
刘沧宇
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN105975114A publication Critical patent/CN105975114A/zh
Application granted granted Critical
Publication of CN105975114B publication Critical patent/CN105975114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Computer Security & Cryptography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Software Systems (AREA)

Abstract

本发明提供一种晶片尺寸等级的感测晶片封装体及其制造方法，该晶片尺寸等级的感测晶片封装体包括感测晶片、触板以及着色层。感测晶片具有相对的第一上表面与第一下表面，且包括：感测元件以及多个相邻该感测元件的导电垫，位于邻近该第一上表面处；多个硅通孔，位在第一下表面且露出其所对应的导电垫的表面；多个导电结构，设置于第一下表面；及一重布线层，位于第一下表面以及多个硅通孔内，用以分别连接每一导电垫以及每一导电结构。触板具有相对的第二上表面与第二下表面，且设置于感测晶片上。着色层位于感测晶片与触板之间。本发明不需要选择提高电容值所需要的高介质系数材料，由此降低了生产成本，且可使感测晶片封装模组的效率更高。

Description

晶片尺寸等级的感测晶片封装体及其制造方法
技术领域
本发明关于一种感测晶片封装体，且特别是有关于一种晶片尺寸等级的感测晶片封装体及其制造方法。
背景技术
具有感测功能的晶片封装体的感测装置在传统的制作过程中容易受到污染或破坏，造成感测装置的效能降低，进而降低晶片封装体的可靠度或品质。此外，为符合电子产品朝向微型化的发展趋势，有关电子产品封装构造中，用以承载半导体晶片的封装基板如何降低厚度，亦为电子产品研发中一项重要的课题。有关封装基板的制作过程中，其于薄形晶片层上制作线路。若封装基板为符合微型化的要求，而选用厚度过薄的封装基板时，不但封装基板的生产作业性不佳，封装基板也易因厚度过薄，而于封装制程受到环境因素影响会产生变形翘曲或损坏，造成产品不良等问题。
此外，触控面板或具感测功能(例如生物特征辨识)的面板是目前流行的科技趋势，但使用者长期频繁地按压面板的情况下，将使位在面板底下的触控元件故障失效。故，具有硬度9以上的材料，例如蓝宝石基板，乃脱颖而出被选作触控面板表面的触板，通过其仅耐刮的优点，保护面板底下的半导体元件。不过，目前市面上用以保护触控元件或生物特征感测元件的蓝宝石基板，其厚度均大于200μm，由于电容式触控面板或具生物特征辨识感测功能的面板均通过触板的电容变化来传递信号，且众所周知平形板电容器电容方程式如下：
C＝ε*A/d
C：平形板电容器电容
ε：介质电容系数
A：平形板面积
d：两平形板间的距离
如上述平形板电容器电容方程式所示，在介质电容系数与平形板面积不变的情况下，电容的大小与两平形板间的距离成反比，故当平形板的厚度越大时，意味两平形板间的距离越大，导致电容变小。
发明内容
有鉴于此，为了改善如上所述的缺点，增加电容式触控面板或具感测功能的面板的灵敏度，本发明乃提出一种新的晶片尺寸等级的(chip scale)感测晶片封装模组以及其制造方法，通过使用硬度大于七的材料作为触板，且降低其厚度，使得电容式触控面板或具感测功能的面板的电容值可以提高，增加其灵敏度。
此外，本发明乃通过晶圆级封装制程达成，不仅可以使本发明的薄触板可以精确地放置在感测晶片上，且在搭配旋涂制程情况下，使得触板晶圆与具感测元件的晶圆之间的粘着胶厚度降低，故可以不需要再选择提高电容值所需要的高介质系数材料，而改用具中、低介质电容系数的材料即可，不仅降低生产成本，也进而可提供一效率更高的晶片等级的感测晶片封装模组。此外，由于触板在感测晶片的半导体制程中同时结合，因此同时具有晶片尺寸等级，可避免现有技术中感测晶片与触板不匹配的问题。
本发明的一目的是提供一种晶片尺寸等级的感测晶片封装体，包括感测晶片、触板以及着色层。感测晶片具有相对的第一上表面与第一下表面，且包括：一感测元件以及多个相邻该感测元件的导电垫，位于邻近该第一上表面处；多个硅通孔，位在该第一下表面且露出其所对应的导电垫的表面；多个导电结构，设置于该第一下表面；以及一重布线层，位于该第一下表面以及该多个硅通孔内，用以分别连接每一该多个导电垫以及每一该多个导电结构。该触板具有相对的一第二上表面与一第二下表面，且设置于该感测晶片上。该着色层位于该感测晶片与该触板之间。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，且还包括有一粘着层，该粘着层位于该感测晶片与该着色层之间或位于该触板与该着色层之间或掺混于该着色层内。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，其中该粘着层的材料包括中、低电容系数的介质材料。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，其中该触板与该感测晶片的大小相同。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，其中该触板与感测晶片的俯视轮廓均为矩形。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，其中该触板的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，该硅通孔的截面积大小自邻近该第一上表面处往邻近该第一下表面处递增。
本发明的另一目的是提供一如上所述的晶片尺寸等级的感测晶片封装体，其中该导电结构包括焊球、焊接凸块或导电柱。
本发明的另一目的是提供另一种晶片尺寸等级的感测晶片封装体，包括感测晶片、触板以及着色层。该感测晶片具有相对的第一上表面与第一下表面、第一侧壁以及第二侧壁，该第一侧壁以及该第二侧壁分别连接该第一上表面以及该第一下表面的相对两侧，该感测晶片包括：一感测元件以及多个相邻该感测元件的导电垫，位于邻近该第一上表面处，且该第一侧壁以及该第二侧壁分别裸露出其中一该多个导电垫的侧边；多个导电结构，设置于该第一下表面；及一重布线层，位在该第一下表面、该第一侧壁以及该第二侧壁，用以分别连接每一该多个导电垫以及每一该多个导电结构。该触板具有相对的一第二上表面与一第二下表面，且设置于该感测晶片上。该着色层位于该感测晶片与该触板之间。
本发明的另一目的是提供另一种如上所述的晶片尺寸等级的感测晶片封装体，还包括有一粘着层，该粘着层位于设置于该感测晶片与该着色层之间或位于该触板与该着色层之间或掺混于该着色层内。
本发明的另一目的是提供另一种如上所述的晶片尺寸等级的感测晶片封装体，其中该粘着层的材料包括中、低电容系数的介质材料。
本发明的另一目的是提供另一种如上所述的晶片尺寸等级的感测晶片封装体，其中该触板与该感测晶片的大小相同。
本发明的另一目的是提供另一种如上所述的晶片尺寸等级的感测晶片封装体，其中该触板与感测晶片的俯视轮廓均为矩形。
本发明的另一目的是提供另一种如上所述的晶片尺寸等级的感测晶片封装体，其中该触板的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
本发明的另一目的是提供另一种如上所述的晶片尺寸等级的感测晶片封装体，其中该导电结构包括焊球、焊接凸块或导电柱。
本发明的另一目的是提供一种晶片尺寸等级的感测晶片封装体的制造方法，包括：提供一感测元件晶圆，该感测元件晶圆具有相对的一第一上表面和一第一下表面，且该感测元件晶圆包括多个晶片区，每一晶片区包括位于邻近该第一上表面处的一感测元件以及多个相邻该感测元件的导电垫；提供一触板晶圆，该触板晶圆包括多个触板区，其中每一该多个触板区分别对应于一相异的该多个晶片区，且每一该多个触板区均具有相对的一第二上表面与一第二下表面；旋涂一着色层于该感测元件晶圆的该第一上表面或该触板晶圆的该第二下表面；使该感测元件晶圆与该触板晶圆结合成一堆叠结构，且该着色层夹于该感测元件晶圆与该触板晶圆之间；薄化该感测元件晶圆的该第一下表面；在该第一下表面形成多个第一硅通孔，且每一该多个第一硅通孔分别暴露出每一该多个导电垫；形成一绝缘层覆盖于该第一下表面上以及每一该多个第一硅通孔内所暴露的侧壁及该侧壁所围绕的底部，且位在该底部的该绝缘层上形成有多个暴露出该多个导电垫的第二硅通孔，且每一该多个第二硅通孔与该每一该多个第一硅通孔贯通；形成一重布线层于该绝缘层上，并通过该多个第二硅通孔与每一该多个导电垫电性连接；形成一钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第三硅通孔；形成多个导电结构于该第三硅通孔内，且该每一该多个导电结构分别与该重布线层电性连接；以及切割该多个晶片区及其所对应的触板区，以获得多个独立的晶片尺寸等级的感测晶片封装体。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中还包括形成一粘着层，该粘着层旋涂于该感测元件晶圆与该着色层之间，或旋涂于该触板晶圆的该第二下表面上，或掺混于该着色层内。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该粘着层的材料包括中、低电容系数的介质材料。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板区与该晶片区的大小相同。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板区与感测晶片区的俯视轮廓均为矩形。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板晶圆的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，该第一硅通孔的截面积大小自邻近该第一上表面处往邻近该第一下表面处递增。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该导电结构包括焊球、焊接凸块或导电柱。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板晶圆形成于一暂时性基板上，且该暂时性基板在该切割该多个晶片区及其所对应的触板区以获得多个独立的晶片尺寸等级的感测晶片封装体的步骤后被移除。
本发明的另一目的是提供另一种晶片尺寸等级的感测晶片封装体的制造方法，包括：提供一感测元件晶圆，该感测元件晶圆具有相对的一第一上表面和一第一下表面，且该感测元件晶圆包括多个晶片区，每一晶片区包括一感测元件以及多个相邻该感测元件的导电垫位于邻近该第一上表面处；提供一触板晶圆，该触板晶圆包括多个触板区，其中每一该多个触板区分别对应于一相异的该多个晶片区，且每一该多个触板区均具有相对的一第二上表面与一第二下表面；旋涂一着色层于该感测元件晶圆的该第一上表面或该触板晶圆的该第二下表面；使该感测元件晶圆与该触板晶圆结合成一堆叠结构，且该着色层夹于该感测元件晶圆与该触板晶圆之间；薄化该感测元件晶圆的该第一下表面；形成多个贯穿该第一下表面且对应于该多个导电垫的第四硅通孔；形成一绝缘层覆盖于该第一下表面上以及该多个第四硅通孔内；去除邻近该第四硅通孔的该绝缘层、部分该多个感测元件晶圆以及部分该多个导电垫，形成多个凹槽(notch)，其中每一该多个凹槽具有一第一、第二侧壁及一底部，分别连接该第一上表面以及该第一下表面的相对两侧，且该第一、第二侧壁分别裸露出其中一该多个导电垫的侧边；形成一重布线层于该绝缘层上，并且覆盖于该多个凹槽内的该第一、第二侧壁及该底部，用以分别连接每一该多个导电垫以及每一该多个导电结构；形成一钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第五硅通孔；形成多个导电结构于该第五硅通孔内，且该每一该多个导电结构分别与该重布线层电性连接；以及切割该多个晶片区及其所对应的触板区，以获得多个独立的晶片尺寸等级的感测晶片封装体。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，还包括形成一粘着层，该粘着层旋涂于该感测元件晶圆与该着色层之间，或旋涂于该触板晶圆的该第二下表面上，或掺混于该着色层内。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该粘着层的材料包括中、低电容系数的介质材料。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板区与该晶片区的大小相同。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板区与感测晶片区的俯视轮廓均为矩形。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板晶圆的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该导电结构包括焊球、焊接凸块或导电柱。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该触板晶圆形成于一暂时性基板上，且该暂时性基板在该切割该多个晶片区及其所对应的触板区以获得多个独立的晶片尺寸等级的感测晶片封装体的步骤后被移除。
附图说明
图1A～1F显示根据本发明实施例一的晶片尺寸等级的感测晶片封装体的剖面制程。
图2A～2F显示根据本发明实施例二的晶片尺寸等级的感测晶片封装体的剖面制程。
图3A～3F显示根据本发明实施例三的晶片尺寸等级的感测晶片封装体的剖面制程。
图4A～4F显示根据本发明实施例四的晶片尺寸等级的感测晶片封装体的剖面制程。
图5A～5F显示根据本发明实施例五的晶片尺寸等级的感测晶片封装体的剖面制程。
图6A～6F显示根据本发明实施例六的晶片尺寸等级的感测晶片封装体的剖面制程。
其中，附图中符号的简单说明如下：
100 感测元件晶圆
100’ 晶片尺寸等级的感测晶片
100a 第一上表面
100b 第一下表面
110 感测元件
115 导电垫
120 晶片区
130 着色层
140 粘着层
150 含有粘着剂的着色层
160 触板晶圆
170’ 触板
170 暂时性基板
190 第一硅通孔
200 开口
210 绝缘层
220 重布线层
230 钝化保护层
250 导电结构
260 电路板
260a 正面
260b 背面
290 第四硅通孔
295 凹槽(notch)
295a 第一侧壁
295b 第二侧壁
295c 底部
1000 堆叠结构
2000 堆叠结构
3000 堆叠结构
4000 堆叠结构
5000 堆叠结构
6000 堆叠结构
A 晶片尺寸等级的感测晶片封装体
B 晶片尺寸等级的感测晶片封装体
C 晶片尺寸等级的感测晶片封装体
D 晶片尺寸等级的感测晶片封装体
E 晶片尺寸等级的感测晶片封装体
F 晶片尺寸等级的感测晶片封装体。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。
<实施例一>
以下将配合图式图1A～1F，说明根据本发明的实施例一的晶片尺寸等级的感测晶片封装体以及其制造方法。
请先参照图1A，先提供一俯视轮廓为矩形的感测元件晶圆100，其具有相对的一第一上表面100a、第一下表面100b，且包括多个晶片区120，每一晶片区120在邻近第一上表面100a处形成有一感测元件110及多个相邻感测元件110的导电垫115。接着，旋涂一厚度约25μm的着色层130于感测元件晶圆100上。
其次，请参照图1B，提供一俯视轮廓为矩形且厚度约100μm的触板晶圆160，且该触板晶圆160放置于一厚度约为400μm暂时基板170上，触板晶圆160包括多个触板区(未标示)，且每一个触板区分别对应于一个相异的晶片区120。然后，选择一具中、低介质电容系数的材料作为粘着层140，并旋涂于着色层130或触板晶圆160表面，并通过此粘着层140使得触板晶圆160与感测元件晶圆100结合成一堆叠结构1000。其中，触板晶圆160的材料除了玻璃以外，也可选用其他硬度大于或等于七的透明材料例如氮化铝、蓝宝石或陶瓷材料等。
接着，请参照图1C，对感测元件晶圆100的第一下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少感测元件晶圆100的厚度(例如，小于大约100μm)。
然后，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的第一下表面100b内同时形成多个对应于导电垫115的第一硅通孔190及多个位在切割道SC上的开口200。
接着，请参照图1D，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在感测元件晶圆100的第一下表面100b上形成一绝缘层210，并填入第一硅通孔190及开口200内。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
然后，通过微影制程及蚀刻制程，去除部分位在第一硅通孔190底部(未标示)的绝缘层210，形成多个暴露出该等导电垫115的第二硅通孔(未标示)，且每一该等第二硅通孔(未标示)与每一该等第一硅通孔190贯通。然后，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成一图案化的重布线层220。重布线层220顺应性延伸至第一硅通孔190的侧壁(未标示)及底部(未标示)以及第二硅通孔(未标示)内，而未延伸至开口200内。重布线层220可通过绝缘层210与感测元件晶圆100电性隔离，且可经由第一硅通孔190及第二硅通孔(未标示)电性连接露出的导电垫115。在一实施例中，重布线层220的材料可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。此外，重布线层220也可选择为不对称图案，例如在第一硅通孔190内，邻近切割道SC的晶片区120外缘处的重布线层220位于第一硅通孔190内而不延伸至第一下表面100b上。
接着，请参照图1E，通过沉积制程，在感测元件晶圆100的第一下表面100b上形成一钝化保护层230，且填入第一硅通孔190及开口200内，以覆盖重布线层220。在一实施例中，钝化保护层230的材料可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。在本施例中，钝化保护层230仅部分填充第一硅通孔190，使得一孔洞(未标示)形成于第一硅通孔190内的重布线层220与钝化保护层230之间，形成如图1E所示的拱形轮廓。在其他实施例中，钝化保护层230亦可填满第一硅通孔190。
接着，通过微影制程及蚀刻制程，在感测元件晶圆100的第一下表面100b上的钝化保护层230内形成第三硅通孔(未标示)，以露出重布线层220的一部分。接着，通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层230的第三硅通孔(未标示)内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250的材料可包括锡、铅、铜、金、镍其中之一或其组合。
接着，请参照图1F，沿着切割道SC(等同于沿着开口200)切割钝化保护层230、着色层130、粘着层140及触板晶圆160和暂时性基板170。之后，剥除暂时性基板170，进而形成多个独立的晶片尺寸等级的感测晶片封装体A，且每一晶片尺寸等级的感测晶片封装体A均包括一俯视轮廓为矩形的晶片尺寸等级的感测晶片100’，其表面具有一感测元件110以及多个相邻感测元件110的导电垫115，以及一位在感测晶片100’上的触板160’，其俯视轮廓同样为矩形，且其大小与晶片尺寸等级的感测晶片100’相同。
接着，提供一电路板260，其具有一正面260a及相对的一反面260b，然后再将晶片尺寸等级的感测晶片封装体A接合至电路板260的正面260a上，且通过其第一下表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将晶片尺寸等级的感测晶片封装体A放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将晶片尺寸等级的感测晶片封装体A接合至电路板260。再者，在将晶片尺寸等级的感测晶片封装体A接合至电路板260上之前或之后，可通过表面粘着技术(surfacemount technology，SMT)将所需的无源元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将晶片尺寸等级的感测晶片封装体A及上述无源元件同时接合至电路板260上。
<实施例二>
以下将配合图式图2A～2F，说明根据本发明的实施例二的晶片尺寸等级的感测晶片封装体以及其制造方法。
请先参照图2A，先提供一俯视轮廓为矩形的感测元件晶圆100，其具有相对的一第一上表面100a、第一下表面100b，且包括多个晶片区120，每一晶片区120在邻近第一上表面100a处形成有一感测元件110及多个相邻感测元件110的导电垫115。接着，选择一具中、低介质电容系数的材料作为粘着层140，旋涂于感测元件晶圆100的第一上表面100a上。
其次，请参照图2B，提供一俯视轮廓为矩形且厚度约100μm的触板晶圆160，且该触板晶圆160放置于一厚度约为400μm暂时基板170上，触板晶圆160其包括多个触板区(未显示)，且每一个触板区分别对应于一个相异的晶片区120。然后，旋涂一着色层130于触板晶圆160表面，并通过粘着层140使得触板晶圆160与感测元件晶圆100结合成一堆叠结构2000，且着色层130夹于该触板晶圆160与感测元件晶圆100之间。其中，触板晶圆160的材料除了玻璃以外，也可选用其他硬度大于或等于七的透明材料例如氮化铝、蓝宝石或陶瓷材料等。
接着，请参照图2C，对感测元件晶圆100的第一下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少感测元件晶圆100的厚度(例如，小于大约100μm)。然后，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的第一下表面100b内同时形成多个对应于导电垫115的第一硅通孔190及多个位在切割道SC上的开口200。
接着，请参照图2D，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在感测元件晶圆100的第一下表面100b上形成一绝缘层210，并填入第一硅通孔190及开口200内。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。然后，通过微影制程及蚀刻制程，去除部分位在第一硅通孔190底部(未标示)的绝缘层210，而露出对应的导电垫115，形成多个暴露出该等导电垫115的第二硅通孔(未标示)，且每一该等第二硅通孔(未标示)与每一该等第一硅通孔190贯通。
然后，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成一图案化的重布线层220。重布线层220顺应性延伸至第一硅通孔190的侧壁(未标示)及底部(未标示)以及第二硅通孔(未标示)内，而未延伸至开口200内。重布线层220可通过绝缘层210与感测元件晶圆100电性隔离，且可经由第一硅通孔190及第二硅通孔(未标示)电性连接露出的导电垫115。在一实施例中，重布线层220的材料可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。此外，重布线层220也可选择为不对称图案，例如在第一硅通孔190内，邻近切割道SC的晶片区120外缘处的重布线层220位于第一硅通孔190内而不延伸至第一下表面100b上。
接着，请参照图2E，通过沉积制程，在感测元件晶圆100的第一下表面100b上形成一钝化保护层230，且填入第一硅通孔190及开口200内，以覆盖重布线层220。在一实施例中，钝化保护层230的材料可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。在本施例中，钝化保护层230仅部分填充第一硅通孔190，使得一孔洞(未标示)形成于第一硅通孔190内的重布线层220与钝化保护层230之间，形成如图2E所示的拱形轮廓。在其他实施例中，钝化保护层230亦可填满第一硅通孔190。
接着，通过微影制程及蚀刻制程，在感测元件晶圆100的第一下表面100b上的钝化保护层230内形成第三硅通孔(未标示)，以露出图案化的重布线层220的一部分。接着，通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层230的第三硅通孔(未标示)内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250的材料可包括锡、铅、铜、金、镍其中之一或其组合。
然后，请参照图2F，沿着切割道SC(等同于沿着开口200)切割钝化保护层230、粘着层140、着色层130及触板晶圆160和暂时性基板170。之后，剥除暂时性基板170，进而形成多个独立的晶片尺寸等级的感测晶片封装体B，且每一晶片尺寸等级的感测晶片封装体B均包括一俯视轮廓为矩形的晶片尺寸等级的感测晶片100’，其表面具有一感测元件110以及多个相邻感测元件110的导电垫115，以及位一在感测晶片100’上的触板160’，其俯视轮廓同样为矩形，且其大小与晶片尺寸等级的感测晶片100’相同。
接着，先提供一电路板260，其具有一正面260a及相对的一反面260b，然后再将晶片尺寸等级的感测晶片封装体B接合至电路板260的正面260a上，且通过其第一下表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将晶片尺寸等级的感测晶片封装体B放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将晶片尺寸等级的感测晶片封装体B接合至电路板260。再者，在将晶片尺寸等级的感测晶片封装体B接合至电路板260上之前或之后，可通过表面粘着技术(surfacemount technology，SMT)将所需的无源元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将晶片尺寸等级的感测晶片封装体B及上述无源元件同时接合至电路板260上。
<实施例三>
以下将配合图式图3A～3F，说明根据本发明的实施例三的晶片尺寸等级的感测晶片封装体以及其制造方法。
请先参照图3A，先提供一俯视轮廓为矩形的感测元件晶圆100，其具有相对的一第一上表面100a、第一下表面100b，且包括多个晶片区120，每一晶片区120在邻近第一上表面100a处形成有一感测元件110及多个相邻感测元件110的导电垫115。接着，旋涂一含有具中、低介质电容系数的粘着剂的着色层150于感测元件晶圆100的第一上表面100a上。
其次，请参照图3B，提供一俯视轮廓为矩形且厚度约100μm的触板晶圆160，且该触板晶圆160放置于一厚度约为400μm暂时基板170上，触板晶圆160其包括多个触板区(未显示)，且每一个触板区分别对应于一个相异的晶片区120。然后，通过含有粘着剂的着色层150，使得触板晶圆160与感测元件晶圆100结合成一堆叠结构3000，使得含有粘着剂的着色层150被夹于触板晶圆160与感测元件晶圆100之间。其中，根据本发明的其他实施例，含有粘着剂的着色层150也可旋涂于玻璃触版160表面。其中，触板晶圆160的材料除了玻璃以外，也可选用其他硬度大于或等于七的透明材料例如氮化铝、蓝宝石或陶瓷材料等。
接着，请参照图3C，对感测元件晶圆100的第一下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少感测元件晶圆100的厚度(例如，小于大约100μm)。然后，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的第一下表面100b内同时形成多个对应于导电垫115的第一硅通孔190及多个位在切割道SC上的开口200。
接着，请参照图3D，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在感测元件晶圆100的第一下表面100b上形成一绝缘层210，并填入第一硅通孔190及开口200内。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
然后，通过微影制程及蚀刻制程，去除部分位在第一硅通孔190底部的绝缘层210，而露出对应的导电垫115，形成多个暴露出该等导电垫115的第二硅通孔(未标示)，且每一该等第二硅通孔(未标示)与每一该等第一硅通孔190贯通。接着，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成图案化的重布线层220。重布线层220顺应性延伸至第一硅通孔190的侧壁(未标示)及底部(未标示)以及第二硅通孔(未标示)内，而未延伸至开口200内。重布线层220可通过绝缘层210与感测元件晶圆100电性隔离，且可经由第一硅通孔190及第二硅通孔(未标示)电性连接露出的导电垫115。在一实施例中，重布线层220的材料可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。此外，重布线层220也可选择为不对称图案，例如在第一硅通孔190内，邻近切割道SC的晶片区120外缘处的重布线层220位于第一硅通孔190内而不延伸至第一下表面100b上。
接着，请参照图3E，通过沉积制程，在感测元件晶圆100的第一下表面100b上形成一钝化保护层230，且填入第一硅通孔190及开口200内，以覆盖重布线层220。在一实施例中，钝化保护层230的材料可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。在本施例中，钝化保护层230仅部分填充第一硅通孔190，使得一孔洞(未标示)形成于第一硅通孔190内的重布线层220与钝化保护层230之间，形成如图1E所示的拱形轮廓。在其他实施例中，钝化保护层230亦可填满第一硅通孔190。
接着，通过微影制程及蚀刻制程，在感测元件晶圆100的第一下表面100b上的钝化保护层230内形成第三硅通孔(未标示)，以露出图案化的重布线层220的一部分。接着，通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层230的第三硅通孔内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250的材料可包括锡、铅、铜、金、镍其中之一或其组合。
然后，请参照图3F，沿着切割道SC(等同于沿着开口200)切割钝化保护层230、含有粘着剂的着色层150及触板晶圆160和暂时性基板170。之后，剥除暂时性基板170，进而形成多个独立的晶片尺寸等级的感测晶片封装体C，且每一晶片尺寸等级的感测晶片封装体C均包括一俯视轮廓为矩形的晶片尺寸等级的感测晶片100’，其表面具有一感测元件110以及多个相邻感测元件110的导电垫115，以及位一在感测晶片100’上的触板160’，其俯视轮廓同样为矩形，且其大小与晶片尺寸等级的感测晶片100’相同。
接着，提供一电路板260，其具有一正面260a及相对的一反面260b，然后再将晶片尺寸等级的感测晶片封装体C接合至电路板260的正面260a上，且通过其第一下表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将晶片尺寸等级的感测晶片封装体C放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将晶片尺寸等级的感测晶片封装体C接合至电路板260。再者，在将晶片尺寸等级的感测晶片封装体C接合至电路板260上之前或之后，可通过表面粘着技术(surfacemount technology，SMT)将所需的无源元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将晶片尺寸等级的感测晶片封装体C及上述无源元件同时接合至电路板260上。
<实施例四>
以下将配合图式图4A～4F，说明根据本发明的实施例四的晶片尺寸等级的感测晶片封装体以及其制造方法。
请先参照图4A，先提供一俯视轮廓为矩形的感测元件晶圆100，具有相对的一第一上表面100a、第一下表面100b，且感测元件晶圆100包括多个晶片区120，每一晶片区120在邻近第一上表面100a处形成有一感测元件110及多个相邻感测元件110的导电垫115。接着，旋涂一厚度约25μm的着色层130于感测元件晶圆100上。
其次，请参照图4B，提供一俯视轮廓为矩形且厚度约100μm的触板晶圆160，且该触板晶圆160放置于一厚度约为400μm暂时基板170上，触板晶圆160其包括多个触板区(未显示)，且每一个触板区分别对应于一个相异的晶片区120。然后，选择一具中、低介质电容系数的材料作为粘着层140，并旋涂于着色层130或触板晶圆160表面，并通过此粘着层140使得触板晶圆160与感测元件晶圆100结合成一堆叠结构4000。其中，触板晶圆160的材料除了玻璃以外，也可选用其他硬度大于或等于七的透明材料例如氮化铝、蓝宝石或陶瓷材料等。
接着，请参照图4C，对感测元件晶圆100的第一下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少感测元件晶圆100的厚度(例如，小于大约100μm)。然后，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的第一下表面100b内同时形成多个对应于该等导电垫115的第四硅通孔290。
接着，请参照图4D，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，形成一绝缘层210附盖于感测元件晶圆100的第一下表面100b上及该等第四硅通孔内。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
然后，通过刻痕(notching)制程，去除位在各个第四硅通孔290内的绝缘层210以及邻近各个第四硅通孔290的部分导电垫115、部分着色层130以及部分粘着层140，形成多个凹槽(notch)295，其中每一该等凹槽295具有一第一侧壁295a、一第二侧壁295b及一底部295c，且该第一侧壁295a、第二侧壁295b分别裸露出导电垫115的侧边(未标示)。
接着，请参照图4E，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成一图案化的重布线层220。重布线层220顺应性延伸至各个凹槽295的第一侧壁295a、第二侧壁295b及底部295c。重布线层220可通过绝缘层210与感测元件晶圆100电性隔离，且可经由第一侧壁295a与第二侧壁295与露出的导电垫115侧壁(未标示)电性连接。在一实施例中，重布线层220的材料可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。
然后，通过沉积制程，在感测元件晶圆100的第一下表面100b上形成一钝化保护层230，以覆盖重布线层220。在一实施例中，钝化保护层230的材料可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
接着，通过微影制程及蚀刻制程，在感测元件晶圆100的第一下表面100b上的钝化保护层230内形成多个第五硅通孔(未标示)，以露出图案化的重布线层220的一部分。接着，通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层230的第五硅通孔(未标示)内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250的材料可包括锡、铅、铜、金、镍其中之一或其组合。
然后，请参照图4F，先沿着切割道SC(等同于沿着第二硅通孔200)切割钝化保护层230、重布线层220、黏着层140及触板晶圆160和暂时性基板170。之后，剥除暂时性基板170，进而形成多个独立的晶片尺寸等级的感测晶片封装体D，且每一晶片尺寸等级的感测晶片封装体D均包括一俯视轮廓为矩形的晶片尺寸等级的感测晶片100’，其表面具有一感测元件110以及多个相邻感测元件110的导电垫115，以及位一在感测晶片100’上的触板晶圆160’，其俯视轮廓同样为矩形，且其大小与晶片尺寸等级的感测晶片100’相同。
接着，提供一电路板260，其具有一正面260a及相对的一反面260b，然后再将晶片尺寸等级的感测晶片封装体D接合至电路板260的正面260a上，且通过其第一下表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将晶片尺寸等级的感测晶片封装体D放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将晶片尺寸等级的感测晶片封装体D接合至电路板260。再者，在将晶片尺寸等级的感测晶片封装体D接合至电路板260上之前或之后，可通过表面粘着技术(surfacemount technology，SMT)将所需的无源元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将晶片尺寸等级的感测晶片封装体D及上述无源元件同时接合至电路板260上。
<实施例五>
以下将配合图式图5A～5F，说明根据本发明的实施例五的晶片尺寸等级的感测晶片封装体以及其制造方法。
请先参照图5A，先提供一俯视轮廓为矩形的感测元件晶圆100，具有相对的一第一上表面100a、第一下表面100b，且感测元件晶圆100包括多个晶片区120，每一晶片区120在邻近第一上表面100a处形成有一感测元件110及多个相邻感测元件110的导电垫115。接着，选择一具中、低介质电容系数的材料作为粘着层140，旋涂于感测元件晶圆100上。
其次，请参照图5B，提供一俯视轮廓为矩形且厚度约100μm的触板晶圆160，且该触板晶圆160放置于一厚度约为400μm暂时基板170上，触板晶圆160其包括多个触板区(未显示)，且每一个触板区分别对应于一个相异的晶片区120。然后，旋涂一着色层130于触板晶圆160表面，并通过粘着层140使得触板晶圆160与感测元件晶圆100结合成一堆叠结构5000，且着色层130夹于该触板晶圆160与感测元件晶圆100之间。其中，触板晶圆160的材料除了玻璃以外，也可选用其他硬度大于或等于七的透明材料例如氮化铝、蓝宝石或陶瓷材料等。
接着，请参照图5C，对感测元件晶圆100的第一下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少感测元件晶圆100的厚度(例如，小于大约100μm)。然后，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的第一下表面100b内同时形成多个对应于该等导电垫115的第四硅通孔290。
接着，请参照图5D，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，形成一绝缘层210附盖于感测元件晶圆100的第一下表面100b上及该等第四硅通孔290内。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
接着，通过刻痕(notching)制程，去除位在各个第四硅通孔290内的绝缘层210以及邻近各个第四硅通孔290的部分导电垫115、部分粘着层140以及部分着色层130，形成多个凹槽(notch)295，其中每一该等凹槽295具有一第一侧壁295a、一第二侧壁295b及一底部295c，且该第一侧壁295a、第二侧壁295b分别裸露出导电垫115的侧边(未标示)。
接着，请参照图5E，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成一图案化的重布线层220。重布线层220顺应性延伸至各个凹槽295的第一侧壁295a、第二侧壁295b及底部295c。重布线层220可通过绝缘层210与感测元件晶圆100电性隔离，且可经由第一侧壁295a与第二侧壁295与露出的导电垫115侧壁电性连接。在一实施例中，重布线层220的材料可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。
然后，通过沉积制程，在感测元件晶圆100的第一下表面100b上形成一钝化保护层230，以覆盖重布线层220。在一实施例中，钝化保护层230的材料可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
接着，通过微影制程及蚀刻制程，在感测元件晶圆100的第一下表面100b上的钝化保护层230内形成第五硅通孔(未标示)，以露出图案化的重布线层220的一部分。接着，通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层230的第五硅通孔(未标示)内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250的材料可包括锡、铅、铜、金、镍其中之一或其组合。
然后，请参照图5F，先沿着切割道SC(等同于沿着第二硅通孔200)切割钝化保护层230、重布线层220及触板晶圆160和暂时性基板170。之后，剥除暂时性基板170，进而形成多个独立的晶片尺寸等级的感测晶片封装体E，且每一晶片尺寸等级的感测晶片封装体E均包括一俯视轮廓为矩形的晶片尺寸等级的感测晶片100’，其表面具有一感测元件110以及多个相邻感测元件110的导电垫115，以及位一在感测晶片100’上的触板晶圆160’，其俯视轮廓同样为矩形，且其大小与晶片尺寸等级的感测晶片100’相同。
接着，提供一电路板260，其具有一正面260a及相对的一反面260b，然后再将晶片尺寸等级的感测晶片封装体E接合至电路板260的正面260a上，且通过其第一下表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将晶片尺寸等级的感测晶片封装体E放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将晶片尺寸等级的感测晶片封装体E接合至电路板260。再者，在将晶片尺寸等级的感测晶片封装体E接合至电路板260上之前或之后，可通过表面粘着技术(surfacemount technology，SMT)将所需的无源元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将晶片尺寸等级的感测晶片封装体E及上述无源元件同时接合至电路板260上。
<实施例六>
以下将配合图式图6A～6F，说明根据本发明的实施例六的晶片尺寸等级的感测晶片封装体以及其制造方法。
请先参照图6A，先提供一俯视轮廓为矩形的感测元件晶圆100，具有相对的一第一上表面100a、第一下表面100b，且感测元件晶圆100包括多个晶片区120，每一晶片区120在邻近第一上表面100a处形成有一感测元件110及多个相邻感测元件110的导电垫115。接着，旋涂一含有具中、低介质电容系数的粘着剂的着色层150于感测元件晶圆100上。
其次，请参照图6B，提供一俯视轮廓为矩形且厚度约100μm的触板晶圆160，且该触板晶圆160放置于一厚度约为400μm暂时基板170上，触板晶圆160其包括多个触板区(未显示)，且每一个触板区分别对应于一个相异的晶片区120。然后，通过含有粘着剂的着色层150，使得触板晶圆160与感测元件晶圆100结合成一堆叠结构6000，且含有粘着剂的着色层150被夹于触板晶圆160与感测元件晶圆100之间。其中，根据本发明的其他实施例，含有粘着剂的着色层150也可旋涂于玻璃触版160表面。其中，触板晶圆160的材料除了玻璃以外，也可选用其他硬度大于或等于七的透明材料例如氮化铝、蓝宝石或陶瓷材料等。
接着，请参照图6C，对感测元件晶圆100的第一下表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少感测元件晶圆100的厚度(例如，小于大约100μm)。然后，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的第一下表面100b内同时形成多个对应于该等导电垫115的第四硅通孔290。
接着，请参照图6D，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，形成一绝缘层210附盖于感测元件晶圆100的第一下表面100b上及该等第四硅通孔290内。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
接着，通过刻痕(notching)制程，去除位在各个第四硅通孔290内的绝缘层210以及邻近各个第四硅通孔290的部分导电垫115、部分含有粘着剂的着色层150，形成多个凹槽(notch)295，其中每一该等凹槽295具有一第一侧壁295a一第二侧壁295b及一底部295c，且该第一侧壁295a、第二侧壁295b分别裸露出导电垫115的侧边(未标示)。
接着，请参照图6E，通过沉积制程(例如，旋涂制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成图案化的重布线层220。重布线层220顺应性延伸至各个凹槽295的第一侧壁295a、第二侧壁295b及底部295c。重布线层220可通过绝缘层210与感测元件晶圆100电性隔离，且可经由第一侧壁295a与第二侧壁295与露出的导电垫115侧壁(未标示)电性连接。在一实施例中，重布线层220的材料可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。
然后，通过沉积制程，在感测元件晶圆100的第一下表面100b上形成一钝化保护层230，以覆盖重布线层220。在一实施例中，钝化保护层230的材料可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
接着，通过微影制程及蚀刻制程，在感测元件晶圆100的第一下表面100b上的钝化保护层230内形成多个第五硅通孔(未标示)，以露出图案化的重布线层220的一部分。接着，通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层230的第五硅通孔(未标示)内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250的材料可包括锡、铅、铜、金、镍其中之一或其组合。
然后，请参照图6F，先沿着切割道SC(等同于沿着第二硅通孔200)切割钝化保护层230、重布线层220及触板晶圆160和暂时性基板170。之后，剥除暂时性基板170，进而形成多个独立的晶片尺寸等级的感测晶片封装体F，且每一晶片尺寸等级的感测晶片封装体F均包括一俯视轮廓为矩形的晶片尺寸等级的感测晶片100’，其表面具有一感测元件110以及多个相邻感测元件110的导电垫115，以及位一在感测晶片100’上的触板晶圆160’，其俯视轮廓同样为矩形，且其大小与晶片尺寸等级的感测晶片100’相同。
接着，提供一电路板260，其具有一正面260a及相对的一反面260b，然后再将晶片尺寸等级的感测晶片封装体F接合至电路板260的正面260a上，且通过其第一下表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将晶片尺寸等级的感测晶片封装体E放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将晶片尺寸等级的感测晶片封装体F接合至电路板260。再者，在将晶片尺寸等级的感测晶片封装体E接合至电路板260上之前或之后，可通过表面粘着技术(surfacemount technology，SMT)将所需的无源元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将晶片尺寸等级的感测晶片封装体F及上述无源元件同时接合至电路板260上。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (32)

1.一种晶片尺寸等级的感测晶片封装体，其特征在于，包括：
一感测晶片，具有相对的一第一上表面与一第一下表面，且包括：
一感测元件以及相邻该感测元件的多个导电垫，位于邻近该第一上表面处；
多个硅通孔，位在该第一下表面且露出该多个硅通孔所对应的导电垫的表面；
多个导电结构，设置于该第一下表面；及
一重布线层，位于该第一下表面以及该多个硅通孔内，用以分别连接每一该多个导电垫以及每一该多个导电结构；
一触板，具有相对的一第二上表面与一第二下表面，且设置于该感测晶片上；以及
一着色层，位于该感测晶片与该触板之间，该着色层位于该感测晶片的该第一上表面上且覆盖该多个导电垫。
2.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括有一粘着层，该粘着层位于该感测晶片与该着色层之间或位于该触板与该着色层之间或掺混于该着色层内。
3.根据权利要求2所述的晶片尺寸等级的感测晶片封装体，其特征在于，该粘着层的材料包括中、低电容系数的介质材料。
4.根据权利要求3所述的晶片尺寸等级的感测晶片封装体，其特征在于，该触板与该感测晶片的大小相同。
5.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该触板与感测晶片的俯视轮廓均为矩形。
6.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该触板的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
7.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该硅通孔的截面积大小自邻近该第一上表面处往邻近该第一下表面处递增。
8.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该导电结构包括焊球、焊接凸块或导电柱。
9.一种晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，包括：
提供一感测元件晶圆，该感测元件晶圆具有相对的一第一上表面和一第一下表面，且该感测元件晶圆包括多个晶片区，每一晶片区包括位于邻近该第一上表面处的一感测元件以及相邻该感测元件的多个导电垫；
提供一触板晶圆，该触板晶圆包括多个触板区，其中每一该多个触板区分别对应于一相异的该多个晶片区，且每一该多个触板区均具有相对的一第二上表面与一第二下表面；
旋涂一着色层于该感测元件晶圆的该第一上表面或该触板晶圆的该第二下表面；
使该感测元件晶圆与该触板晶圆结合成一堆叠结构，且该着色层夹于该感测元件晶圆与该触板晶圆之间；
薄化该感测元件晶圆的该第一下表面；
在该第一下表面形成多个第一硅通孔，且每一该多个第一硅通孔分别对应于每一该多个导电垫；
形成一绝缘层于该第一下表面以及每一该多个第一硅通孔所暴露的侧壁及该侧壁所围绕的底部，且位在该第一硅通孔底部的该绝缘层上形成有暴露出该多个导电垫的多个第二硅通孔，且每一该多个第二硅通孔与该每一该多个第一硅通孔贯通；
形成一重布线层于该绝缘层上，并通过该多个第二硅通孔与每一该多个导电垫电性连接；
形成一钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第三硅通孔；
形成多个导电结构于该第三硅通孔内，且该每一该多个导电结构分别与该重布线层电性连接；以及
切割该多个晶片区及其所对应的触板区，以获得多个独立的晶片尺寸等级的感测晶片封装体。
10.根据权利要求9所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，还包括形成一粘着层，该粘着层旋涂于该感测元件晶圆与该着色层之间，或旋涂于该触板晶圆的该第二下表面上，或掺混于该着色层内。
11.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该粘着层的材料包括中、低电容系数的介质材料。
12.根据权利要求11所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板区与该晶片区的大小相同。
13.根据权利要求12所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板区与感测晶片区的俯视轮廓均为矩形。
14.根据权利要求9所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板晶圆的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
15.根据权利要求9所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该第一硅通孔的截面积大小自邻近该第一上表面处往邻近该第一下表面处递增。
16.根据权利要求9所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该导电结构包括焊球、焊接凸块或导电柱。
17.根据权利要求9所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板晶圆形成于一暂时性基板上，且该暂时性基板在该切割该多个晶片区及其所对应的触板区以获得多个独立的晶片尺寸等级的感测晶片封装体的步骤后被移除。
18.一种晶片尺寸等级的感测晶片封装体，其特征在于，包括：
一感测晶片，具有相对的一第一上表面与一第一下表面、一第一侧壁以及第二侧壁，该第一侧壁以及该第二侧壁分别连接该第一上表面以及该第一下表面的相对两侧，该感测晶片包括：
一感测元件以及相邻该感测元件的多个导电垫，位于邻近该第一上表面处，且该第一侧壁以及该第二侧壁分别裸露出其中一该多个导电垫的侧边；
多个导电结构，设置于该第一下表面；及
一重布线层，位在该第一下表面以及该第一侧壁以及该第二侧壁，用以分别连接每一该多个导电垫以及每一该多个导电结构；
一触板，具有相对的一第二上表面与一第二下表面，且设置于该感测晶片上；以及
一着色层，位于该感测晶片与该触板之间，该着色层位于该感测晶片的该第一上表面上且覆盖该多个导电垫。
19.根据权利要求18所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括有一粘着层，该粘着层位于设置于该感测晶片与该着色层之间或位于该触板与该着色层之间或掺混于该着色层内。
20.根据权利要求19所述的晶片尺寸等级的感测晶片封装体，其特征在于，该粘着层的材料包括中、低电容系数的介质材料。
21.根据权利要求20所述的晶片尺寸等级的感测晶片封装体，其特征在于，该触板与该感测晶片的大小相同。
22.根据权利要求21所述的晶片尺寸等级的感测晶片封装体，其特征在于，该触板与感测晶片的俯视轮廓均为矩形。
23.根据权利要求18所述的晶片尺寸等级的感测晶片封装体，其特征在于，该触板的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
24.根据权利要求18所述的晶片尺寸等级的感测晶片封装体，其特征在于，该导电结构包括焊球、焊接凸块或导电柱。
25.一种晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，包括：
提供一感测元件晶圆，该感测元件晶圆具有相对的一第一上表面和一第一下表面，且该感测元件晶圆包括多个晶片区，每一晶片区包括位于邻近该第一上表面处的一感测元件以及相邻该感测元件的多个导电垫；
提供一触板晶圆，该触板晶圆包括多个触板区，其中每一该多个触板区分别对应于一相异的该多个晶片区，且每一该多个触板区均具有相对的一第二上表面与一第二下表面；
旋涂一着色层于该感测元件晶圆的该第一上表面或该触板晶圆的该第二下表面；
使该感测元件晶圆与该触板晶圆结合成一堆叠结构，且该着色层夹于该感测元件晶圆与该触板晶圆之间；
薄化该感测元件晶圆的该第一下表面；
形成贯穿该第一下表面且对应于该多个导电垫的多个第四硅通孔；
形成一绝缘层覆盖该第一下表面以及该多个第四硅通孔；
去除邻近该第四硅通孔的该绝缘层、部分该着色层及部分该多个导电垫，形成多个凹槽，其中每一该多个凹槽具有第一侧壁、第二侧壁及底部，且分别裸露出一该多个导电垫侧边；
形成一重布线层于该绝缘层上，并且覆盖于每一该多个凹槽内的该第一侧壁、该第二侧壁及该底部，以分别连接该第一侧壁及该第二侧壁上所裸出的该导电垫侧边；
形成一钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第五硅通孔；
形成多个导电结构于该第五硅通孔内，且该每一该多个导电结构分别与该重布线层电性连接；以及
切割该多个晶片区及其所对应的触板区，以获得多个独立的晶片尺寸等级的感测晶片封装体。
26.根据权利要求25所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，还包括形成一粘着层，该粘着层旋涂于该感测元件晶圆与该着色层之间，或旋涂于该触板晶圆的该第二下表面上，或掺混于该着色层内。
27.根据权利要求26所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该粘着层的材料包括中、低电容系数的介质材料。
28.根据权利要求27所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板区与该晶片区的大小相同。
29.根据权利要求28所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板区与感测晶片区的俯视轮廓均为矩形。
30.根据权利要求25所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板晶圆的材料包括玻璃、蓝宝石、氮化铝或陶瓷材料。
31.根据权利要求25所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该导电结构包括焊球、焊接凸块或导电柱。
32.根据权利要求25所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该触板晶圆形成于一暂时性基板上，且该暂时性基板在该切割该多个晶片区及其所对应的触板区以获得多个独立的晶片尺寸等级的感测晶片封装体的步骤后被移除。
CN201610124502.4A 2015-03-10 2016-03-04 晶片尺寸等级的感测晶片封装体及其制造方法 Active CN105975114B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562131129P 2015-03-10 2015-03-10
US62/131,129 2015-03-10

Publications (2)

Publication Number Publication Date
CN105975114A CN105975114A (zh) 2016-09-28
CN105975114B true CN105975114B (zh) 2019-04-23

Family

ID=56887737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610124502.4A Active CN105975114B (zh) 2015-03-10 2016-03-04 晶片尺寸等级的感测晶片封装体及其制造方法

Country Status (3)

Country Link
US (1) US10152180B2 (zh)
CN (1) CN105975114B (zh)
TW (1) TWI628723B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631716A (zh) * 2015-02-16 2016-09-01 Xintec Inc 一種晶片尺寸等級的感測晶片封裝模組及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWM519281U (zh) * 2015-12-28 2016-03-21 Metrics Technology Co Ltd J 指紋辨識裝置
CN107078068B (zh) * 2017-01-22 2019-11-08 深圳市汇顶科技股份有限公司 晶圆级芯片的封装方法及封装体
TWI727870B (zh) * 2019-07-29 2021-05-11 精材科技股份有限公司 晶片結構及其製造方法
CN111768693A (zh) * 2020-06-24 2020-10-13 武汉华星光电半导体显示技术有限公司 显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444301A (en) * 1993-06-23 1995-08-22 Goldstar Electron Co. Ltd. Semiconductor package and method for manufacturing the same
CN1305120A (zh) * 1999-12-14 2001-07-25 阿尔卑斯电气株式会社 反射型液晶显示装置用彩色滤波器基板和液晶显示装置
CN1839473A (zh) * 2003-08-28 2006-09-27 株式会社藤仓 半导体封装体及其制造方法
CN101919057A (zh) * 2008-01-22 2010-12-15 株式会社半导体能源研究所 半导体器件和制造半导体器件的方法
CN102034778A (zh) * 2009-10-07 2011-04-27 精材科技股份有限公司 芯片封装体及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770482A (en) * 1971-01-18 1973-11-06 Beatrice Foods Co Electrostatic coating method of applying multilayer coating
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
TWI344680B (en) * 2007-04-02 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
US7595220B2 (en) * 2007-06-29 2009-09-29 Visera Technologies Company Limited Image sensor package and fabrication method thereof
US8097929B2 (en) * 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
TWI376623B (en) * 2008-11-19 2012-11-11 Au Optronics Corp Touch panel and touch display panel
TWI473223B (zh) * 2009-08-19 2015-02-11 Xintec Inc 晶片封裝體及其製造方法
US8692358B2 (en) * 2010-08-26 2014-04-08 Yu-Lung Huang Image sensor chip package and method for forming the same
US9785299B2 (en) * 2012-01-03 2017-10-10 Synaptics Incorporated Structures and manufacturing methods for glass covered electronic devices
US9836165B2 (en) * 2014-05-16 2017-12-05 Apple Inc. Integrated silicon-OLED display and touch sensor panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444301A (en) * 1993-06-23 1995-08-22 Goldstar Electron Co. Ltd. Semiconductor package and method for manufacturing the same
CN1305120A (zh) * 1999-12-14 2001-07-25 阿尔卑斯电气株式会社 反射型液晶显示装置用彩色滤波器基板和液晶显示装置
CN1839473A (zh) * 2003-08-28 2006-09-27 株式会社藤仓 半导体封装体及其制造方法
CN101919057A (zh) * 2008-01-22 2010-12-15 株式会社半导体能源研究所 半导体器件和制造半导体器件的方法
CN102034778A (zh) * 2009-10-07 2011-04-27 精材科技股份有限公司 芯片封装体及其制造方法

Also Published As

Publication number Publication date
TWI628723B (zh) 2018-07-01
CN105975114A (zh) 2016-09-28
TW201707095A (zh) 2017-02-16
US20160266680A1 (en) 2016-09-15
US10152180B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
CN105975114B (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
CN104347536B (zh) 晶片封装体及其制造方法
CN204632759U (zh) 一种芯片尺寸等级的感测芯片封装体
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US9437478B2 (en) Chip package and method for forming the same
CN104681516B (zh) 晶片封装体及其制造方法
CN105720040B (zh) 晶片封装体及其制造方法
US8963312B2 (en) Stacked chip package and method for forming the same
CN103426838B (zh) 晶片封装体及其形成方法
CN106356339A (zh) 晶片封装体及其制造方法
US20140332968A1 (en) Chip package
US9355975B2 (en) Chip package and method for forming the same
CN105047619B (zh) 晶片堆叠封装体及其制造方法
CN105810600B (zh) 晶片模组及其制造方法
US10140498B2 (en) Wafer-level packaging sensing device and method for forming the same
US9711425B2 (en) Sensing module and method for forming the same
CN107221540A (zh) 晶片封装体及其制造方法
CN105895590A (zh) 晶片尺寸等级的感测晶片封装模组及其制造方法
CN106560929A (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
TWI593069B (zh) 晶片封裝體及其製造方法
CN105895572B (zh) 晶片封装体及其制造方法
CN105097790B (zh) 晶片封装体及其制造方法
CN103681610B (zh) 芯片叠层结构及其制造方法
US20180166390A1 (en) Planar package structure and manufacturing method thereof
CN102263076A (zh) 封装结构及形成封装结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant