CN100470769C - 半导体封装体及其制造方法 - Google Patents

Abstract

本发明的半导体封装体具有：半导体元件，其在半导体基片的一个面设有电路元件；外部布线区，其设于上述半导体基片的另一个面；支撑基片，其配置于上述半导体基片的一个面；电极焊盘，其配置于上述半导体基片的一个面；以及贯通电极，其从上述电极焊盘到达上述半导体基片的另一个面。

Description

半导体封装体及其制造方法

技术领域

本发明涉及主要具有半导体集成电路、尤其是CCD及CMOS等固体摄像元件且为芯片大小的半导体封装体及其制造方法。

本申请，对2003年8月28日申请的日本专利申请2003—304848、以及2003年12月17日申请的日本专利申请2003—419613主张优先权，并在此引用了其内容。

背景技术

以往，作为半导体集成电路、尤其是CCD(Charge Coupled Device)、及CMOS(Complementary Metal-Oxide Semiconductor)等固体摄像元件的安装方法，一般采用图13所示的方法。即，该安装方法是一种下述方法：将固体摄像元件1001搭载于由陶瓷或树脂等形成的容器1002上，并在与未图示的引线框架之间，进行电连接用引线接合(wire bonding)1003，然后粘接气体密封用玻璃盖1004。符号1005表示外部引线。

近年来，以便携设备为中心，小型化技术不断得到发展，与此相伴，在其壳体及内部电路基片方面也要求进一步小型化。对构成电路基片的作为安装部件之一的半导体元件，当然也同样要求这样的小型化。另外，对作为半导体元件之一的固体摄像元件，也同样要求小型化。图13所示的以往的半导体封装体难以实现这种小型化要求。

为实现半导体元件的小型化要求，兴起了芯片大小的封装体(ChipSize Package，以下称“CSP”)的研究开发。其中，近年来，以进一步实现小型轻薄化为目的的晶片级CSP的开发方兴未艾。

对于晶片级CSP而言，如日本专利第3313547号说明书所述，一般在硅晶片元件表面配有树脂及二次布线，且在硅晶片元件表面的任意位置上还配置有用于软钎料连接的柱状金属或软钎料球等。

然而，要将上述晶片级CSP原样用于固体摄像元件是困难的。其原因在于：在固体摄像元件的制造工序中采用了一般的CSP制造工序的情况下，将因为所形成的二次布线或柱状金属等，而不能确保受光区域，其结果是，不能获得令人满意的元件功能。

为解决上述课题，在日本特开2001—351997号公报中提出了一种CSP，其中，二次布线或软钎料球等，被配置在半导体基片的与半导体元件形成面相反的面上。然而，在日本特开2001—351997号公报的技术中，有可能因为从固体摄像元件的受光区表面侧进行的非贯通深孔蚀刻、或者形成导电层时的等离子体照射而造成损坏。此外，在此后从背面来进行薄形化蚀刻的工序中，为了使导电层均匀地露出，要求高精度的蚀刻技术。因此，需要特殊的制造装置等，因而导致制造成本上扬。此外，为了确保蚀刻后的硅表面与所露出的导电层的电绝缘，需要追加工序。

日本特表平9—511097号公报中提出了解决上述课题的另一种方法。在日本特表平9—511097号公报的技术中，可利用设于硅基片的部分切入部，将来自设于元件形成面一侧的电极焊盘的金属布线，配置到与元件形成面相反侧的表面上。然而，这种CSP，是从半导体元件引出的金属布线的一部分在硅基片端面露出的结构，因而易于发生布线腐蚀等，从而存在着可靠性劣化(下降)的问题。此外，由于需要形成图案，因而需要通过V形沟加工来形成上述切入部。该V形沟，必须形成为等于划线(scribe)宽度或大于划线宽度，其结果是，存在着导致半导体元件的容纳量下降的问题。

发明内容

本发明的目的在于，提供一种廉价的晶片级CSP半导体封装体及其制造方法，其不会引起半导体元件、尤其是固体摄像元件的性能下降，可实现小型化，且具有高可靠性。

本发明涉及的半导体封装体具有：半导体基片，其具有第一面、与第一面相对的第二面、和从第二面通到第一面的贯通孔；半导体元件，其在半导体基片的第一面设有电路元件；外部布线区，其设于上述半导体基片的第二面；连接部，其设于上述外部布线区，用于连接外部端子；支撑基片，其配置于上述半导体基片的第一面；电极焊盘，其设于上述半导体基片的第一面上，且是设于贯通孔的一端；绝缘膜，其设于上述通孔的内壁，且是从上述电极焊盘的底面到达上述半导体基片的第二面；贯通电极，其沿着上述贯通孔的内壁设于上述绝缘膜上，且是从上述电极焊盘到达上述半导体基片的第二面；以及外部布线，其从上述贯通电极开始延伸，连接到上述外部布线区。

根据本发明涉及的半导体封装体，无需以往的引线接合，而且不受在半导体基片的第一面上设置的电极焊盘的配置限制，电极焊盘与其它基片的外部端子，比如可通过外部布线来电连接。因此，可实现半导体封装体的小型化。此外，由于无需V形沟等切入区，因而半导体基片中不再有无效部分，可增加电路元件的容纳量(占有面积)。

而且可以均采用普通的半导体制造装置来加工贯通电极。因此，可实现廉价且小型的半导体封装体。

对于贯通电极而言，可适用在普通的半导体制造工序中采用的光刻技术。由于该贯通电极的加工精度由半导体光刻工序来决定，因而可实现微细加工。这样，本发明的半导体封装体，可与基片的外部端子通过光刻技术形成为窄节距的其它电路基片充分对应，可实现端子彼此间的连接。由此，可提供堆叠了多个半导体元件的、具有所谓三维层叠布线的半导体封装体。

也可以在上述半导体基片的第一面设置粘接层，用该粘接层粘接、固定上述半导体基片的第一面与支撑基片。

上述电极焊盘，在上述半导体基片的第一面上，也可以配置于不存在上述电路元件的区域。

在设置从上述贯通电极延伸并与上述外部布线区连接的外部布线时，对于上述外部布线而言，可适用在普通的半导体制造工序中采用的光刻技术。因此，可与贯通电极同样地进行微细加工。这样，本发明的半导体封装体，可与基片的外部端子通过光刻技术形成为窄节距的其它电路基片充分对应，可实现端子彼此间的连接。

在上述半导体基片的第二面，上述连接部之外的部分也可以全部被保护膜覆盖。此时，成为金属部分在半导体基片的另一面不露出的布线结构，可实现具有高可靠性(高耐湿性)的半导体封装体。尤其是，在具有固体摄像元件的半导体封装体中，可以通过用保护膜全部覆盖金属柱之外的部分，来抑制固体摄像元件的性能劣化。因此，在不引起固体摄像元件的性能下降的情况下，可实现小型且廉价的具有高可靠性的晶片级CSP半导体封装体。

上述支撑基片，也可以由具有透光性的材料来形成。此时，作为电路元件，可以具备具有受光区的固体摄像元件(比如CCD、CMOS等)，或者其它光学元件。因此，可提供一种具备固体摄像元件或者其它光学元件且小型的半导体封装体。

上述粘接层，也可以至少设置于以下区域，该区域是上述半导体基片的第一面中的上述电极焊盘所在的区域。此时，由于与贯通电极连接的电极焊盘所在的区域，通过粘接层来直接与支撑基片相粘接，因而支撑基片对贯通电极进行物理性的增强。从而能以高成品率来提供半导体封装体。

上述外部布线区，也可以配置成与外部端子相对。此时，可容易地使在半导体基片的另一个面设置的外部布线区与外部端子进行电连接。

也可以通过使一个半导体基片的电极焊盘与另一个半导体基片的外部端子电连接，将上述半导体基片层叠二层及其以上。此时，通过层叠二层及其以上的半导体基片，可提供一种高性能的半导体封装体。

用于与其它半导体元件的端子相连接的外部布线，也可以是从上述贯通电极开始延伸的。此时，可使多个半导体基片中的任意一个半导体基片的任意贯通电极具有互边导电物(interposer)功能。

上述贯通电极与上述电极焊盘相接合的部分，也可以配置于上述电极焊盘的面内。此时，即使半导体封装体剖面方向的贯通电极形状是中间粗或中间细(大致中央部比端部粗或细的形状)等异形形状，也可实现贯通电极的整个端面与电极焊盘完全接合的结构。因此，在电极焊盘与贯通电极的连接部，布线电阻较低等，可实现高可靠性的电连接。此外，由于成为贯通电极的整个端面与电极焊盘完全接合的状态，因而可减少热过程造成的特性劣化等，成为环境可靠性高的半导体封装体。

在本发明涉及的半导体封装体的制造方法中，半导体封装体具有：半导体元件，其在半导体基片的第一面设有电路元件；外部布线区，其设于上述半导体基片的与第一面相对的第二面，该制造方法包括：工序A，其在上述半导体基片的第一面上粘接固定支撑基片；工序B，其对上述半导体基片的第二面进行减薄；工序C，其从上述半导体基片的第二面来形成到达在上述半导体基片的第一面上配置的电极焊盘的贯通孔；以及工序D，其在上述贯通孔内形成贯通电极。

根据本发明涉及的半导体封装体的制造方法，无需以往的引线焊接，而且不受电极焊盘的配置制约，比如电极焊盘与其它基片的外部端子可以通过外部布线来电连接。因此，可实现半导体封装体的小型化。

另外，可以均采用普通的半导体制造装置来加工贯通电极。因此，可实现廉价且小型的半导体封装体。

可经由贯通电极，在半导体基片的第二面的任意位置，形成比如外部布线。由此，可提供堆叠了多个基片的、具有所谓三维层叠布线的半导体封装体。

由于无需V形沟等切入区，因而半导体基片中不再有无效部分，可增加电路元件的容纳量(占有面积)。

在半导体基片与支撑基片的粘接固定工序之后的工序中，均从半导体基片的第二面来进行加工。因此，可减轻因采用了等离子体照射的加工等而造成的电路元件损伤。

如上所述，可以在以普通的制造工序制造出的半导体基片上形成贯通电极，而不改变该半导体基片的布线配置及形状。因而，可实现半导体封装体的小型化及高性能化、或高密度化等。

在上述工序C中，也可以使上述贯通孔形成为：至少在其与上述电极焊盘接触的部分，贯通孔的剖面处于上述电极焊盘内。此时，即使将贯通孔形成为：半导体封装体剖面方向的贯通孔形状是中间粗或中间细(大致中央部比端部粗或细的形状)等异形形状，也能使在贯通孔内充填导电性物质而形成的贯通电极的整个端面与电极焊盘完全接合。因此，在电极焊盘与贯通电极的连接部，能降低布线电阻等，可实现高可靠性的电连接。此外，由于可使贯通电极的整个端面与电极焊盘完全接合，因而可减少热过程造成的特性劣化等，可制造出环境可靠性较高的半导体封装体。

此外，通过使贯通孔形成为：至少在其与电极焊盘接触的部分，贯通孔的剖面处于电极焊盘内，能在形成贯通孔时的蚀刻过程中，将电极焊盘用作蚀刻阻挡层。因此，可在电极焊盘的与半导体基片接合一侧的面在贯通孔内露出的时刻，停止贯通孔的形成。因而，可防止发生贯通孔完全贯通到电极焊盘的表面这样的不良情况。此外，不会因形成贯通孔时的蚀刻，而损伤设于半导体基片表面的电路元件。

在上述工序C中，也可以在上述电极焊盘在上述贯通孔内露出的时刻，停止上述贯通孔的形成。

在上述工序D中，也可以在上述贯通孔内形成贯通电极的同时，形成用于连接上述外部布线区与贯通电极的外部布线。

在上述工序D中，也可以在上述外部布线区，设置用于连接外部端子的连接部。

也可以在上述工序A中，准备具有晶片状的半导体基片的半导体元件，在上述工序D之后，具有对上述晶片状的半导体基片进行切片加工的工序E。

作为上述半导体基片，也可以使用上述电极焊盘配置在上述半导体基片的第一面中的不存在上述电路元件的区域内的半导体基片。

在上述工序D之后，也可以具有：在上述半导体基片的第二面，用保护膜全部覆盖上述连接部之外的部分的工序。此时，成为在半导体封装体的背面(第二面)，金属部分不露出的布线结构，可实现具有高可靠性(高耐湿性)的半导体封装体。

附图说明

图1A是表示本发明第一实施方式涉及的半导体封装体的一例的俯视图。

图1B是沿图1A中的X—X线的剖视图。

图1C是本发明第一实施方式涉及的半导体封装体的另一例，是从相当于图1A的底面的部分看去的立体图。

图2是表示本发明第一实施方式涉及的晶片状态的半导体封装体的一例的剖视图。

图3A是表示本发明第一实施方式涉及的、设有粘接层图形的半导体封装体一例的剖视图。

图3B是图3A的俯视图。

图3C是表示不同于图3B的半导体封装体的、设有粘接层图形的半导体封装体的一例的俯视图。

图3D是表示不同于图3B的半导体封装体的、设有另一粘接层图形的半导体封装体的一例的俯视图。

图4A是表示本发明第一实施方式涉及的半导体封装体的制造方法的工序的一例的剖视图。

图4B是表示图4A的下道工序的一例的剖视图。

图4C是表示图4B的下道工序的一例的剖视图。

图4D是表示图4C的下道工序的一例的剖视图。

图5A是表示图4D的下道工序的一例的剖视图。

图5B是表示图5A的下道工序的一例的剖视图。

图5C是表示图5B的下道工序的一例的剖视图。

图6A是表示本发明第一实施方式涉及的、采用了晶片状态的半导体基片的半导体封装体制造方法的一工序的例子的剖视图。

图6B是表示图6A的下道工序的一例的剖视图。

图6C是表示图6B的下道工序的一例的剖视图。

图6D是表示图6C的下道工序的一例的剖视图。

图6E是表示图6D的下道工序的一例的剖视图。

图7A是表示本发明第二实施方式涉及的半导体封装体的一例的剖视图。

图7B是本发明第二实施方式涉及的半导体封装体的另一例，是从相当于图7A的底面的部分看去的立体图。

图8是表示本发明第二实施方式涉及的晶片状态的半导体封装体的一例的剖视图。

图9是表示本发明第二实施方式涉及的、设有粘接层图形的半导体封装体的一例的剖视图。

图10A是表示本发明第二实施方式涉及的半导体封装体制造方法的一工序的例子的剖视图。

图10B是表示图10A的下道工序的一例的剖视图。

图10C是表示图10B的下道工序的一例的剖视图。

图11A是表示本发明第二实施方式涉及的、采用了晶片状态的半导体基片的半导体封装体制造方法的一工序的例子的剖视图。

图11B是表示图11A的下道工序的一例的剖视图。

图11C是表示图11B的下道工序的一例的剖视图。

图11D是表示图11C的下道工序的一例的剖视图。

图12是表示本发明第二实施方式涉及的、设有假(dummy)电极焊盘的半导体封装体的一例的剖视图。

图13是表示以往的半导体封装体的一例的剖视图。

具体实施方式

以下，参照附图来说明本发明的优选实施方式。但本发明并不限于下列各实施方式，比如也可以对这些实施方式的构成要素彼此进行适当组合。

(第一实施方式)

首先，利用图1A～图3D来说明本发明第一实施方式涉及的半导体封装体。

图1A是表示本发明第一实施方式涉及的半导体封装体的一例的俯视图。图1B是沿图1A中的X—X线的剖视图。图1C是本发明第一实施方式涉及的半导体封装体的另一例，是从相当于图1A的底面的部分看去的立体图。该图1A～图1C所示的半导体封装体，通过切片(dicing)加工被切割成单个芯片。图1C所示的半导体封装体，除了未设有保护膜113之外，具有与图1A及图1B所示的半导体封装体相同的结构。

图2是表示切割成单个芯片之前的晶片状态的半导体封装体的一例的剖视图。在此，在本发明中，将用晶片状半导体基片形成且尚未切割成单个芯片的状态的半导体封装体定义为晶片状态的半导体封装体。

在图1A～图1C及图2中，符号100表示半导体封装体，101表示半导体基片，102表示半导体元件，103表示电路元件，104表示支撑基片，105表示粘接层，106表示电极焊盘，107表示电绝缘膜，108表示贯通电极，109表示外部布线，110表示外部布线区，111表示金属柱，112表示贯通孔，113表示保护膜。

在下列说明中，作为半导体元件102，以固体摄像元件为例。省略有关半导体元件本身的构造等的详细说明，而只说明本发明涉及的部分。

如图1B所示，在该半导体封装体100中，半导体元件102，通过粘接层105来与支撑基片104相接合，其中，该半导体元件102在其半导体基片101的一个面101a上，设有包含受光传感器(省略图示)的电路元件103、以及信号处理电路等(省略图示)。

在半导体基片101的一个面101a上的未形成有电路元件103的区域内，设有电极焊盘106。在半导体基片101上，在设有电极焊盘106的部分，形成有贯通孔112，该贯通孔从另一个面101b贯通到一个面101a。

在半导体基片101的另一个面101b及贯通孔112的内侧面，设有电绝缘膜107。在贯通孔112内，隔着电绝缘膜107，在贯通孔112内设有贯通电极108。该贯通电极108中与电极焊盘106相接合的部分108b，配置在电极焊盘106的底面106a的面内。即，贯通电极108中与电极焊盘106相接合的部分108b的截面积，小于等于电极焊盘106的底面106a的面积，而且与电极焊盘106相接合的部分108b不从底面106a突出来地形成有贯通电极108。此外，在图1B中作为一例示出的半导体封装体100中，贯通电极108中与电极焊盘106相接合的部分108b，是半导体基片101的一个面101a附近的端面，而且是与电极焊盘106的接合端面。

半导体封装体100的剖面方向的贯通孔112及贯通电极108的形状，不限于图1所示的形状，也可以是中间粗、中间细(大致中央部比端部粗或细的形状)等异形形状。

从贯通电极108延伸的外部布线109，隔着电绝缘膜107设置在另一个面101b上。

另一个面101b上设有外部布线区110，该外部布线区110与外部布线109的一端部电连接。在外部布线区110，作为连接部设有金属柱111，该金属柱111被设置成从覆盖半导体封装体100的另一个面100b的保护膜113的表面突出来。由于设置有金属柱111，因此可以容易地进行半导体封装体100与其它基片等的外部端子的连接。

半导体基片101的另一个面101b，除金属柱111之外的部分被保护膜113覆盖。

如图1C所示，也可以不设置保护膜113，而成为使贯通电极108及外部布线109露出的这种状态。

作为半导体基片101，采用半导体硅基片等。

作为支撑基片104，采用对作为固体摄像元件的半导体元件102的灵敏度波长区、即有效波长区具有足够实用透过率的材料所构成的基片。尤其是，优选采用与半导体元件102的接合温度下的热膨胀率接近半导体硅基片的材料。

作为构成粘接层105的粘接剂，采用具有电绝缘性且具有足够透过率的材料所形成的粘接剂。作为构成粘接层105的粘接剂，优选采用比如聚酰亚胺树脂、环氧树脂、苯并环丁烯(BCB)树脂等。

在电路元件103所包含的受光传感器上设置有微型透镜(省略图示)的情况下，如图3A及图3B所示，作为粘接层105，也可以设置粘接层图形105a，该粘接层图形105a设置于半导体基片101的一个面101a中电极焊盘106所在的区域，且在电路元件103所在的区域具有开口。利用该粘接层图形105a来接合半导体元件102及支撑基片104，并在电路元件103上设置空隙114。由此，来自外部的光可以不透过粘接层图形105a地入射到微型透镜内，从而可充分获得微型透镜(省略图示)的光学性能。

当在半导体基片101的一个面101a设置的电路元件103上不存在粘接层图形105a的情况下，不需要具有充分的透过率。因此，作为构成粘接层图形105a的粘接剂，可采用普通的热固化型粘接剂、紫外线固化型粘接剂等。

如图3C所示，粘接层图形105a，不必围绕电路元件103的整个周边部来设置，只要在半导体基片101的一个面101a中包含电极焊盘106所在区域的区域设置即可。此外，如图3D所示，粘接层图形105a，也可以设置成覆盖电极焊盘106。

在本发明中，粘接层图形105a不限于这些图形，只要可以物理性上增强贯通孔112，则也可以是任意图形。

作为构成贯通电极108、外部布线109及外部布线区110的材料，在半导体制造工序中可以依标准采用铝、铜等，但只要是作为导电布线对半导体元件102不产生坏影响的金属，则可采用任何材料。

作为构成金属柱111的材料，优选采用与外部端子的连接性良好的材料，一般采用铜、金及软钎料等。

保护膜113，由具有电绝缘性且具有充分的耐热性及耐腐蚀性的材料来构成。作为保护膜113，优选采用利用低温CVD法形成的氮化硅膜、氧化硅膜等。作为构成保护膜113的材料，也可以采用作为高分子树脂材料的聚酰亚胺树脂、环氧树脂、BCB树脂、焊接掩模(solder mask)用树脂等。

接下来，利用图4A～图4D、图5A～图5C、图6A～图6E来说明本发明第一实施方式涉及的半导体封装体的制造方法。

图4A～图4D以及图5A～图5C，是表示用经切片加工后的半导体元件的半导体封装体的大致制造工序的一例的剖视图。图6A～图6E是表示用晶片状的半导体基片的半导体封装体的大致制造工序的一例的剖视图。

这里，主要利用图4A～图4D及图5A～图5C来进行说明。

首先，如图4A所示，准备在半导体基片201的一个面201a上设置含有受光传感器(省略图示)的电路元件203、信号处理电路(省略图示)等而成的半导体元件202；在一个表面204a上设有粘接层205的支撑基片204。

作为支撑基片204，优选选择与半导体元件202的接合时的温度下热膨胀率接近半导体基片201的材料。具体而言，派瑞克斯(注册商标)玻璃，或者一般用于液晶基片的玻璃基片等适于本实施方式的制造方法。在对电路元件203没有光学特性要求的情况下，支撑基片204不必是透明的。

在利用热压接来接合半导体元件202与支撑基片204的情况下，作为构成粘接层205的粘接剂，优选采用聚酰亚胺树脂、环氧树脂、BCB树脂等。

由于半导体元件202是具有受光传感器的固体摄像元件，因而作为所采用的粘接剂，最好采用对固体摄像元件的半导体元件202的灵敏度波长区、即有效波长区具有足够实用的透过率的粘接剂。

由于受到在电路元件203的受光传感器上配置的微型透镜(省略图示)等的制约，因而作为粘接层205，在设置具有开口的粘接层图形，使得在电路元件203的所在区域内不存在粘接剂层的情况下，不要求粘接剂具有透过率，可采用普通的热固化型粘接剂、紫外线固化型粘接剂等。此时，粘接层205的厚度，可以大于等于微型透镜的厚度。

半导体元件202与支撑基片204的接合方法不限于热压接，只要是金属共晶接合或阳极接合等不损害半导体元件的功能的接合方法，则可使用任何方法。

图4B及图6A表示半导体元件202与支撑基片204的接合结束后的状态。

接下来，如图4C及图6B所示，从半导体基片201的另一个面201b一侧来研磨加工半导体基片201，使其变薄。

在该研磨加工中，优选采用标准的减薄装置(backgrinder，BG)及化学机械研磨装置(CMP)等的研磨方法，如果是并用这些装置的研磨方法则更佳。

对于半导体基片201的研磨量而言，电路元件203动作的最大深度(比如阱层、埋入层等的厚度)是上限，在该范围内可任意设定研磨量。在上述上限范围内，根据后续工序的半导体基片201的蚀刻工序及电极焊盘206的配置等，来适当确定该半导体基片201的研磨量。

此外，研磨方法并不限于采用BG或CMP的方法，只要是在不妨碍后续工序中蚀刻掩模形成工序的范围内，能均匀地对半导体基片201的另一个面201b进行薄化处理的方法，则可采用任何方法。作为这种研磨方法，比如可采用使用四甲基氢氧化铵(TMAH)水溶液、氢氧化钾(KOH)水溶液等的湿蚀刻法，或者反应性离子蚀刻(RIE)、化学干蚀刻(CDE)等干蚀刻法。

接下来，如图4D所示，在经薄化处理的半导体基片201的另一个面201c上，形成成为后续工序、即半导体基片201的蚀刻工序的掩模的薄膜207图形。

对于薄膜207而言，优选在半导体元件202的功能不降低的条件下成膜。尤其是，在半导体元件202是固体摄像元件的情况下，优选在半导体元件202所包含的电路元件、即受光传感器上所配置的微型透镜或滤色片(colour filter)等由有机类材料所形成的薄膜的功能不降低的条件下成膜。上述有机类材料的耐热性一般为250℃左右。

作为薄膜207，优选采用比如可在200℃左右成膜的低温PCVD氧化膜、低温PCVD氮化膜、或者旋涂玻璃(SOG)膜、氟树脂等旋转涂敷膜等。

根据后续工序、即半导体基片201的蚀刻工序的蚀刻图形来适当确定薄膜207的图形。一般而言，在用于形成半导体元件的硅(100)基片的情况下，为易于进行后续工序中的半导体基片201的各向异性蚀刻，薄膜207的图形最好为矩形图形。

接下来，如图5A及图6C所示，以薄膜207为掩模，进行半导体基片201的各向异性蚀刻，由此，在电极焊盘206的位置上，从半导体基片201的另一个面201c贯通到一个面201a地形成贯通孔208。由此而成为下列状态：电极焊盘206的另一个面(底面)206a，因贯通孔208而从半导体基片201的另一个面201b侧露出。

这里，在该工序中形成贯通孔208，使得至少在贯通孔208与电极焊盘206相接触的部分，与贯通孔208的深度方向垂直的剖面208b，处于电极焊盘206的另一个面(底面)206a内。即，使贯通孔208形成为：在后续工序中在贯通孔208内充填导电性物质而形成的贯通电极与电极焊盘206的整个接合面，处于电极焊盘206的另一个面(底面)206a内。

在本发明中，半导体基片201剖面方向的贯通孔208的形状，并不限于图5及图6所示的形状，也可以是中间粗、中间细(大致中央部比端部粗或细的形状)等异形形状。

在该工序中，当电极焊盘206的另一个面(底面)206a在贯通孔208内露出的时刻，停止贯通孔208的形成。

这里，所谓在该工序中电极焊盘206的另一个面(底面)206a在贯通孔208内露出，系指电极焊盘206的另一个面(底面)206a中面积与贯通孔208的大小(与贯通孔208的深度方向垂直的剖面208b的面积)几乎相等的部分露出。

作为各向异性蚀刻，优选利用使用了四甲基氢氧化铵(TMAH)水溶液、氢氧化钾(KOH)水溶液等的湿蚀刻法，但也可以采用反应性离子蚀刻(RIE)、化学干蚀刻(CDE)等干蚀刻法。

在该实施方式的制造方法中，在使用干蚀刻法的情况下，由于是从半导体基片201的另一个面201c侧来进行等离子体照射，因而也不会因等离子体照射而损伤电路元件203，造成性能下降。

在该蚀刻工序中，由于在电极焊盘206的另一个面(底面)206a侧所设置的热氧化膜等绝缘膜(省略图示)起蚀刻阻挡层的作用，而且通过粘接层205接合的支撑基片204起电极焊盘206的物理性增强部件的作用，因而可稳定地形成贯通孔208。如果将在电极焊盘206的另一个面(底面)206a侧所设置的绝缘膜用作蚀刻阻挡层，则当电极焊盘206的另一个面(底面)206a在贯通孔208内露出的时刻，便可停止贯通孔208的形成。因此，可防止发生贯通孔208完全贯通电极焊盘206这种不良现象。此外，不会损伤设置于半导体基片201的一个面201a上的电路元件203。

而且，可以容易地形成贯通孔208，使得至少在贯通孔208与电极焊盘206相接触的部分，与贯通孔208的深度方向垂直的剖面208b处于电极焊盘206的另一个面(底面)206a内。因此，可以使在贯通孔208内充填导电性物质而形成的贯通电极的整个端面与电极焊盘206的另一个面(底面)206a完全接合。因而，在电极焊盘206与贯通电极的连接部中，可以降低(减小)布线电阻，可实现高可靠性的电连接。由于可以使贯通电极的整个端面与电极焊盘206完全接合，因而可降低由热过程造成的特性劣化等，可制造出环境可靠性高的半导体封装体。

接下来，为了使设于贯通孔208内的贯通电极及从贯通电极延伸并设置到半导体基片201的另一个面201c之上的外部布线分别与半导体元件202相绝缘，在半导体基片201的另一个面201c上以及贯通孔208内形成电绝缘膜209。

电绝缘膜209与作为蚀刻掩模的薄膜207同样，优选在电路元件203的功能不降低的条件下成膜。尤其是，在电路元件203是固体摄像元件的情况下，优选在电路元件203所包含的受光传感器上所配置的微型透镜或滤色片等由有机类材料所形成的薄膜的功能不降低的条件下成膜。上述有机类材料的耐热性一般为250℃左右。

作为电绝缘膜209，优选采用比如可在200℃左右成膜的低温PCVD氧化膜、低温PCVD氮化膜、或者旋涂玻璃(SOG)膜、氟树脂等旋转涂敷膜等。

接下来，有选择地除去在电极焊盘206的另一个面(底面)206a上形成的电绝缘膜。这里，采用使用了标准抗蚀剂的半导体光刻工序及蚀刻工序。在贯通孔208的深度、即半导体基片201的厚度较大的情况下，利用喷涂法等来涂敷抗蚀剂，并使用具有长焦点深度的投影曝光机等来使抗蚀剂曝光。

接下来，如图5B及图6D所示，以电极焊盘206的另一个面(底面)206a为基端，在贯通孔208内形成由金属薄膜形成的贯通电极210。从该贯通电极210延伸，而在半导体基片201的另一个面201c之上形成外部布线211。在与另一基片的外部端子(省略图示)相对置的位置，形成与外部布线211的一端部连接的外部布线区212。

在利用一般的溅射法及蒸镀法等形成了金属薄膜后，通过半导体光刻工序及蚀刻工序，使金属薄膜形成为任意形状图形，由此，同时进行贯通电极210、外部布线211及外部布线区212的形成。与上述电绝缘膜的去除工序同样，在贯通孔208的深度较大的情况下，利用喷涂法等来涂敷抗蚀剂，并采用具有长焦点深度的投影曝光机等来使抗蚀剂曝光。

此外，从提高可靠性的观点出发，根据需要，优选对图形化了的贯通电极210、外部布线211及外部布线区212的表面进行金及镍等的电镀表面处理。

作为构成贯通电极210、外部布线211及外部布线区212的材料，一般采用铝，但只要是与电极焊盘206的构成材料相同，或者是具有化学性亲合性的材料，则也可以采用铜、镍、金等金属材料。

接下来，为了使贯通电极210、外部布线211及外部布线区212与外部气体(湿气)相隔离，在它们之上形成保护膜213。保护膜213，由具有电绝缘性且具有足够的耐热性及耐腐蚀性的材料来构成。作为保护膜213，优选采用利用低温CVD法形成的氮化硅膜及氧化硅膜等。比如在利用等离子CVD法等形成由成为保护膜213的氮化硅膜及氧化硅膜构成的薄膜之后，通过半导体光刻工序及蚀刻工序，有选择地除去在外部布线区212上形成的部分薄膜，而使外部布线区212的一部分露出。

作为构成保护膜213的材料，也可采用作为高分子树脂材料的聚酰亚胺树脂、环氧树脂、BCB树脂、焊接掩模用树脂等。比如，保护膜213可由焊接掩模用树脂等来形成，同时用作想要与其它基片的外部端子(省略图示)相连接的焊接掩模。

接下来，如图5C及图6E所示，在如上述那样露出的外部布线区212的一部分上形成金属柱214，使得其从保护膜213的表面突出来。

金属柱214的形成，采用电解电镀法、柱状突起(stud bump)法等。

作为构成金属柱214的材料，优选为铜、金、软钎料等，但如果可与其它基片的外部端子(省略图示)相连接，则也可以采用其它材料。

在采用晶片状半导体基片来制造半导体封装体的情况下，最后，沿着切片线(图6E的双点划线)，对晶片状态的半导体封装体进行切片加工。由此，便可获得图5C所示的芯片化了的半导体封装体。

在切片加工中，采用一般的切片装置或蚀刻装置等。

在本发明中，作为半导体元件，除了作为该第一实施方式的一例示出的固体摄像元件之外，还可以适用发光元件、普通的IC芯片或微型机械(micro machine)元件等。

根据该第一实施方式，无需以往的引线焊接，而且不受在半导体基片的一个面上设置的电极焊盘的配置制约，且可通过比如外部布线，来使电极焊盘与其它基片的外部端子进行电连接。因此，可实现半导体封装体的小型化。

在半导体基片的另一个面侧，将金属柱之外的部分全部用保护膜来覆盖，由此，成为在半导体基片的另一个面上金属部分不露出来的布线结构。因而可实现具有高可靠性(高耐湿性)的半导体封装体。

可以采用一般的半导体制造装置，来加工贯通电极及外部布线两者。因此，可实现廉价且小型的半导体封装体。

贯通电极及外部布线可适用在普通的半导体制造工序中使用的光刻技术。由于该贯通电极及外部布线的加工精度由半导体光刻工序来决定，因而可进行微细加工。因此，第一实施方式涉及的半导体封装体，可与基片的外部端子通过光刻技术形成为窄节距的其它电路基片充分对应，可实现端子彼此间的连接。由此，可提供一种堆叠了多个半导体元件的、具有所谓三维层叠布线的半导体封装体。

在该第一实施方式涉及的半导体封装体中，由于无需V形沟等切入区，因而半导体基片中不再有无效部分，可增加电路元件的容纳量(占有面积)。

(第二实施方式)

接下来，利用图7A、图7B、图8及图9来说明本发明第二实施方式涉及的半导体封装体。

图7A是表示本发明第二实施方式涉及的半导体封装体的一例的剖视图。图7B是本发明第二实施方式涉及的半导体封装体的另一例子，是从相当于图7A的底面的部分看去的立体图。该图7A及图7B所示的半导体封装体均经过了切片加工。图7B所示的半导体封装体，除了未设置保护膜413之外，具有与图7A所示的半导体封装体相同的结构。

图8是表示切割成单个芯片之前的晶片状态的半导体封装体的一例的剖视图。

在图7A、图7B及图8中，符号300表示半导体封装体，301表示半导体基片，302表示半导体元件，303表示电路元件，304表示支撑基片，305表示粘接层，306表示电极焊盘，307表示电绝缘膜，308表示贯通电极，309表示外部布线，310表示外部布线区，311表示金属柱，313表示保护膜，401表示半导体基片，402表示半导体元件，406表示电极焊盘，407表示电绝缘膜，408表示贯通电极，409表示外部布线，410表示外部布线区，411表示金属柱，412表示贯通孔，413表示保护膜，500表示层叠状态的半导体封装体。

在下列说明中，作为电路元件303，以固体摄像元件为例进行说明。省略有关半导体元件本身的构造等的详细说明，而只说明本发明涉及的部分。

如图7A所示，在该半导体封装体500中，按第一实施方式所得到的半导体封装体300与具有电路元件(省略图示)的另一半导体基片401层叠起来。设置成从半导体封装体300的另一个面(下面)300b突出来的金属柱311与设于半导体基片401的一个面(上面)401a的电极焊盘406被电连接。

在半导体基片401中，在设有电极焊盘406的部分形成有贯通孔412，该贯通孔412从另一个面401b贯通到一个面401a。在贯通孔412内，以电极焊盘406为基端设置有贯通电极408。从该贯通电极408延伸地在半导体基片401的另一个面401b上设置有外部布线409。

在另一个面401b上设有外部布线区410，该外部布线区410与外部布线409的一个端部被电连接起来。在外部布线区410，作为连接部设有金属柱411，使得其从覆盖半导体基片401的另一个面401b的保护膜413的表面突出来。通过设置金属柱411，可容易地进行半导体基片401与其它基片等的外部端子的连接。

作为构成贯通电极408、外部布线409及外部布线区410的材料，优选采用铝及铜等，但作为电布线，只要是对半导体封装体300及半导体基片401不产生坏影响的金属，则可以采用任何材料。

作为构成金属柱411的材料，优选采用适于与外部端子的连接的材料，一般采用铜、金及软钎料等。

在电路元件303所包含的受光传感器上设置有微型透镜(省略图示)的情况下，如图9所示，可以设置粘接层图形305a，其在电路元件303所在的区域具有开口。利用该粘接层图形305a来接合半导体元件302与支撑基片304，并在电路元件303上设置空隙314。由此，来自外部的光可以不透过粘接层图形305a地入射到微型透镜内，可充分得到微型透镜(省略图示)的光学性能。

在作为其一例所示出的半导体封装体中，所表示的是层叠有两个半导体基片的结构，但本发明的半导体封装体不限于此，也可以是层叠有三个及其以上的半导体基片的结构。

接下来，利用图10A～图10C及图11A～图11D，来说明本发明第二实施方式涉及的半导体封装体的制造方法。

图10A～图10C是表示采用了经切片加工后的半导体基片的半导体封装体的大致制造工序的一例的剖视图。图11A～图11D是表示采用了晶片状态的半导体基片的半导体封装体的大致制造工序的一例的剖视图。

这里，主要利用图10A～图10C来进行说明。

首先，如图10A及图11A所示，准备按上述第一实施方式的制造方法得到的半导体封装体600；在一个面701a上设有电路元件(省略图示)、信号处理电路(省略图示)及电极焊盘706等的半导体基片701。

接下来，如图10B及图11B所示，利用热压接等方法使半导体封装体600与半导体基片701相接合，使得从半导体封装体600的另一个面600b突出来的金属柱611、与设于半导体基片701的一个面701a上的电极焊盘706电连接。

此外，半导体封装体600与半导体基片701的接合方法并不限于热压接，只要是金属共晶接合或阳极接合等不损害半导体元件的功能的接合方法，则可适用任何方法。

接下来，从半导体基片701的另一个面701b侧来研磨加工半导体基片701，使其变薄(参照图10B，图11C)。

在该研磨加工中，优选采用使用标准的减薄装置(BG)及化学机械研磨装置(CMP)等研磨方法，如果是并用这些装置的研磨方法则更佳。

对半导体基片701的研磨量而言，与第一实施方式同样，电路元件(省略图示)动作的最大深度(比如阱层、埋入层等的厚度)是上限，在该范围内可任意设定研磨量。在上述上限范围内，根据作为后续工序的半导体基片701的蚀刻工序及电极焊盘706的配置等来适当确定该半导体基片701的研磨量。

此外，研磨方法并不限于采用BG或CMP的方法，只要是在不妨碍作为后续工序的蚀刻掩模形成工序的范围内，能均匀地对半导体基片701的另一个面701b进行薄化处理的方法，则可采用任何方法。作为这种研磨方法，可采用使用比如四甲基氢氧化铵(TMAH)水溶液、氢氧化钾(KOH)水溶液等的湿蚀刻法，或者反应性离子蚀刻(RIE)、化学干蚀刻(CDE)等干蚀刻法。

接下来，如图10C所示，对经薄化处理后的半导体基片701的另一个面701c，实施与第一实施方式同样的加工，由此设置贯通电极708、外部布线709、外部布线区710、金属柱711及保护膜713。

这里，在形成贯通孔712、贯通电极708、外部布线709、外部布线区710及金属柱711的工序中，半导体封装体600具有作为半导体基片701的支撑基片的作用，因而易于加工。

外部布线区710及金属柱711，优选配置在可进行与其它基片的外部端子(省略图示)的电连接的位置。

在使用晶片状态的半导体基片来制造半导体封装体的情况下，最后，沿着切片线(图11D的双点划线)，对晶片状态的半导体封装体进行切片加工。由此，便可获得图10C所示的芯片化了的半导体封装体。

在切片加工中，采用一般的切片装置或蚀刻装置等。

在本发明中，作为半导体元件，除了作为该第二实施方式的一例示出的固体摄像元件之外，还可以适用发光元件、普通的IC芯片或微型机械元件等。

如图12所示，也可以在半导体基片701上设置用于通孔布线的假电极焊盘715，并经由该假电极焊盘715来电连接半导体封装体600的金属柱611与半导体基片701的贯通电极708。此时，可以通过外部布线709、外部布线区710及金属柱711，直接地将半导体封装体600的外部布线609及外部布线区610引出到半导体封装体的外部。即，也可使半导体基片701的贯通电极708具有互边导电物功能。这种结构，比如可有效地作为用于驱动图10C中的半导体封装体600的电源供给线等。

此外，在该第二实施方式中，如图11A～图11D所示，在以晶片状态来层叠多个半导体基片的情况下，有必要在其它半导体基片上，也设置与最大的半导体基片的电极配置相同的电极配置。

根据该第二实施方式，由于无需以往的引线焊接，就能使电极焊盘与其它基片的外部端子电连接，而且不受在半导体基片的一个面上设置的电极焊盘的配置制约，因而可实现半导体封装体的小型化。

在半导体基片的另一个面，金属柱之外的部分全部被保护膜覆盖起来，由此，成为在半导体基片的另一个面，金属部分不露出的布线结构。因而可实现具有高可靠性(高耐湿性)的半导体封装体。

可以采用一般的半导体制造装置来加工贯通电极及外部布线两者。因此，可实现廉价且小型的半导体封装体。

对于贯通电极及外部布线而言，可适用在普通的半导体制造工序中使用的光刻技术。由于该贯通电极及外部布线的加工精度，由半导体光刻工序来决定，因而可进行微细加工。因此，该第二实施方式涉及的半导体封装体，可与基片的外部端子通过光刻技术形成为窄节距的其它电路基片充分对应，可实现端子彼此间的连接。由此，可提供一种堆叠了多个半导体元件的、具有所谓三维层叠布线的半导体封装体。

在该第二实施方式涉及的半导体封装体中，由于无需V形沟等切入区，因而半导体基片中不再有无效部分，可增加电路元件的容纳量(占有面积)。

以上说明了本发明的优选实施例，但本发明并不限于这些实施例。在不脱离本发明的宗旨的范围内，可进行结构的附加、省略、置换及其它变更。本发明不由上述说明来限定，而只由权利要求书的范围来限定。

工业可利用性

本发明涉及的半导体封装体及其制造方法，可适用于晶片级CSP半导体封装体以及晶片级之外的半导体封装体，可实现一种具有高精度及高可靠性的廉价的半导体封装体。

Claims (17)

1.一种半导体封装体，其特征在于，具有：

半导体基片，其具有第一面、与第一面相对的第二面、和从第二面通到第一面的贯通孔；

半导体元件，其在半导体基片的第一面设有电路元件；

外部布线区，其设于上述半导体基片的第二面；

连接部，其设于上述外部布线区，用于连接外部端子；

支撑基片，其配置于上述半导体基片的第一面；

电极焊盘，其设于上述半导体基片的第一面上，且是设于贯通孔的一端；

绝缘膜，其设于上述贯通孔的内壁，且是从上述电极焊盘的底面到达上述半导体基片的第二面；

贯通电极，其沿着上述贯通孔的内壁形成于上述绝缘膜上，且是从上述电极焊盘到达上述半导体基片的第二面；以及

外部布线，其从上述贯通电极开始延伸，连接到上述外部布线区。

2.根据权利要求1所述的半导体封装体，其特征在于，在上述半导体基片的第一面设有粘接层，由该粘接层粘接、固定上述半导体基片的第一面与支撑基片。

3.根据权利要求1所述的半导体封装体，其特征在于，上述电极焊盘，在上述半导体基片的第一面上被配置于不存在上述电路元件的区域。

4.根据权利要求1所述的半导体封装体，其特征在于，在上述半导体基片的第二面，上述连接部之外的部分全部被保护膜覆盖。

5.根据权利要求1所述的半导体封装体，其特征在于，上述支撑基片由具有透光性的材料形成。

6.根据权利要求2所述的半导体封装体，其特征在于，上述粘接层，至少设置于以下区域，该区域是上述半导体基片的第一面中的上述电极焊盘所在的区域。

7.根据权利要求1所述的半导体封装体，其特征在于，上述外部布线区被配置成与外部端子相对。

8.根据权利要求1所述的半导体封装体，其特征在于，通过使一个半导体基片的电极焊盘与另一个半导体基片的外部端子电连接，可将上述半导体基片层叠二层及其以上。

9.根据权利要求8所述的半导体封装体，其特征在于，用于与其它半导体元件的端子相连接的外部布线，是从上述贯通电极开始延伸的。

10.根据权利要求1所述的半导体封装体，其特征在于，上述贯通电极与上述电极焊盘相接合的部分，配置于上述电极焊盘的面内。

11.一种半导体封装体的制造方法，该半导体封装体具有：半导体元件，其在半导体基片的第一个设有电路元件；以及外部布线区，其设于上述半导体基片的与第一面相对的第二面，该制造方法的特征在于，包括：

工序A，其在上述半导体基片的第一面上粘接固定支撑基片；

工序B，其对上述半导体基片的第二面进行减薄；

工序C，其从上述半导体基片的第二面，来形成到达在上述半导体基片的第一面上配置的电极焊盘的贯通孔；

工序D，其在上述贯通孔内形成贯通电极。

12.根据权利要求11所述的半导体封装体的制造方法，其特征在于，在上述工序C中，使上述贯通孔形成为：至少在其与上述电极焊盘相接触的部分，贯通孔的剖面被配置在上述电极焊盘内。

13.根据权利要求11所述的半导体封装体的制造方法，其特征在于，在上述工序C中，当上述电极焊盘在上述贯通孔内露出的时刻，停止上述贯通孔的形成。

14.根据权利要求11所述的半导体封装体的制造方法，其特征在于，在上述工序D中，在上述贯通孔内形成贯通电极的同时，形成用于连接上述外部布线区和贯通电极的外部布线。

15.根据权利要求11所述的半导体封装体制造方法，其特征在于，在上述工序D中，在上述外部布线区，设置用于连接外部端子的连接部。

16.根据权利要求11所述的半导体封装体的制造方法，其特征在于，

在上述工序A中，准备具有晶片状的半导体基片的半导体元件，

在上述工序D之后，具有工序E，该工序E对上述晶片状的半导体基片进行切片加工。

17根据权利要求11所述的半导体封装体的制造方法，其特征在于，作为上述半导体基片，采用上述电极焊盘在上述半导体基片的第一面上被配置于不存在上述电路元件的区域内的半导体基片。

18.根据权利要求15所述的半导体封装体制造方法，其特征在于，在上述工序D之后，具有：在上述半导体基片的第二面，用保护膜全部覆盖上述连接部之外的部分的工序。

Images